KR980005894A - 반도체 장치의 모스트랜지스터 제조방법 - Google Patents
반도체 장치의 모스트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR980005894A KR980005894A KR1019960023004A KR19960023004A KR980005894A KR 980005894 A KR980005894 A KR 980005894A KR 1019960023004 A KR1019960023004 A KR 1019960023004A KR 19960023004 A KR19960023004 A KR 19960023004A KR 980005894 A KR980005894 A KR 980005894A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon film
- polysilicon
- film
- semiconductor device
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치 제조방법에 있어서, 웰이 형성된 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 제1폴리실리콘막을 형성하는 단계; 상기 제1폴리실리콘막상에 제2폴리실리콘막을 형성하는 단계; 상기 제1 및 제2폴리실리콘막에 불순물을 도핑하는 단계; 포토리쏘그라피 공정을 이용하여 게이트 전극을 형성하는 단계; 및 저농도 드레인 구조의 소오스/드레인 영역을 형성하는 단계를 포함해서 이루어진 반도체 장치의 모스트랜지스터 제조방법에 관한 것으로, 게이트 절연막을 40Å 내지 70Å 정도로 최소한의 두께로 형성한 다음, 게이트 전극용 폴리실리콘막을 그레인이 큰 폴리실리콘막 및 그레인이 작은 폴리실리콘막이 차례로 적층된 막으로 형성하여, 후속 불순물 도핑을 위한 이온주입 공정시 하부 폴리실리콘막의 그레인에 의해 상기 불순물이 하부의 채널 영역으로 침투하는 것을 방지하므로써, 안정한 단채널 특성을 갖는 고집적 소자를 실현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명의 일실시예에 따른 본 발명의 반도체 장치의 모스트랜지스터 제조 공정 단면도이다.
Claims (10)
- 반도체 장치제조방법에 있어서, 웰이 형성된 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 제1 폴리실리콘막을 형성하는 단계; 상기 제1 폴리실리콘막상에 제2 폴리실리콘막을 형성하는 단계; 상기 제1 및 제2 폴리실리콘막에 불순물을 도핑하는 단계; 포토리쏘그라피 공정을 이용하여 게이트 전극을 형성하는 단계; 및 저농도 드레인 구조의 소오스/드레인 영역을 형성하는 단계를 포함해서 이루어진 반도체 장치의 모스트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제1 폴리실리콘막을 형성한 다음, 어닐링을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 2 항에 있어서, 상기 어닐링을 실시하는 단계 600℃ 내지 700℃의 N2가스 분위기에서 2시간 내지 5시간동안 진행하는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 게이트 산화막은 40Å 내지 70Å의 두께로 형성되는 것은 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제1 폴리실리콘막의 그레인 사이즈는 상기 제2 폴리실리콘막 사이즈보다 더 큰 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조 방법.
- 제 5 항에 있어서, 상기 제1 폴리실리콘막은 400℃ 내지 600℃의 Si2H6가스 분위기에서 1.0㎛ 정도의 그레인(Grain) 사이즈를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 제1 폴리실리콘막은 500Å 내지 1500Å의 두께로 형성되는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 제2 폴리실리콘막은 500℃ 내지 700℃의 SiH4가스 분위기에서 0.05㎛정도의 그레인(Grain)사이즈를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 8 항에 있어서, 상기 제2 폴리실리콘막은 1500Å 내지 3500Å의 두께로 형성되는 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.
- 제 9 항에 있어서, 상기 제1 및 제2 폴리실리콘막에 도핑되는 불순물은 P형 불순물인 보론(Boron)인 것을 특징으로 하는 반도체 장치의 모스트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023004A KR980005894A (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치의 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023004A KR980005894A (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치의 모스트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980005894A true KR980005894A (ko) | 1998-03-30 |
Family
ID=66287783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023004A KR980005894A (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치의 모스트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980005894A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549587B1 (ko) * | 2003-07-23 | 2006-02-08 | 매그나칩 반도체 유한회사 | 채널링 방지를 위한 개선된 ｎ-폴리 프리 도핑방법 |
-
1996
- 1996-06-21 KR KR1019960023004A patent/KR980005894A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549587B1 (ko) * | 2003-07-23 | 2006-02-08 | 매그나칩 반도체 유한회사 | 채널링 방지를 위한 개선된 ｎ-폴리 프리 도핑방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294224B2 (en) | Devices and methods to improve carrier mobility | |
| US5612249A (en) | Post-gate LOCOS | |
| US20070212829A1 (en) | Method of manufacturing a semiconductor device | |
| KR960006004A (ko) | 반도체 소자 및 그 제조방법 | |
| US5430318A (en) | BiCMOS SOI structure having vertical BJT and method of fabricating same | |
| KR980005894A (ko) | 반도체 장치의 모스트랜지스터 제조방법 | |
| US6544824B1 (en) | Method to form a vertical transistor by first forming a gate/spacer stack, then using selective epitaxy to form source, drain and channel | |
| US5874344A (en) | Two step source/drain anneal to prevent dopant evaporation | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| KR960039427A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3008929B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH09252135A (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 | |
| JPH0555577A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135801A (ja) | 薄膜トランジスタの製造方法 | |
| KR970030927A (ko) | 박막 트랜지스터의 제조 방법 | |
| US20050079688A1 (en) | Method of passivating semiconductor device | |
| KR970053897A (ko) | 반도체소자의 제조방법 | |
| JPH10308517A (ja) | 薄膜トランジスタの製造方法 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| KR950021415A (ko) | 반도체 장치 제조방법 | |
| KR970053057A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |