KR940008118A - 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법 - Google Patents
게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR940008118A KR940008118A KR1019920016039A KR920016039A KR940008118A KR 940008118 A KR940008118 A KR 940008118A KR 1019920016039 A KR1019920016039 A KR 1019920016039A KR 920016039 A KR920016039 A KR 920016039A KR 940008118 A KR940008118 A KR 940008118A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- polysilicon film
- thin film
- tft
- film transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000010409 thin film Substances 0.000 title claims abstract description 4
- 239000010408 film Substances 0.000 claims abstract 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 239000012535 impurity Substances 0.000 claims abstract 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 230000007423 decrease Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트의 스트레스를 완화시키는 박막트랜지스터(TFT:Thin Film Transistor)제작 방법에 관한 것으로, 폴리실리콘막(6)을 증착하고 소정의 크기로 패턴하여 TFT게이트(1)를 형성하고 폴리실리콘막(6)을 또다시 증착하여 전기적 특성 향상을 위해 불순물을 도칭(doping)하는 제1단계, 상기 제1단계 후에 상기 TFT게이트(1)폴리실리콘막(6)을 이용하여 게이트스페이서(4)를 형성하는 제2단계. 및 상기 제2단계 후에 게이트스페이서(4)가 형성된 상기 TFT게이트(1)상에 게이트산화막(2)과 채널플리실리콘막(3)을 차례로 증착하고 불순물을 주입하여 채널과 온전류(on current)증가 및 오프전류(off current)감소시키는 오프세트(offset)를 형성하는 제3단계를 구비하는 것을 특징으로 하는 게이트의 스트레스를 완화시키는 박막트랜지스터 제작 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 따른 박막트랜지스터 제작 공정도.
Claims (1)
- 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법에 있어서, 폴리실리콘막(6)을 증착하고 소정의 크기로 패턴하여 TFT게이트(1)를 형성하고 폴리실리콘막(6)을 또다시 증착하여 전기적 특성을 향상을 위해 불순물을 도핑(doping)하는 제1단계, 상기 제 1단계 후에 상기 TFT게이트(1)에 폴리실리콘막(6)을 이용하여 게이트 스페이서(4)를 형성하는 제2단계. 및 상기 제2단계 후에 게이트스페이서(4)가 형성된 상기 TFT게이트(1)상에 게이트산화막(2)과 채널플리실리콘막(3)차례로 증착하고 불순물을 주입하여 채널과 온전류(on current)증가 및 오프전류 (off current)감소 시키는 오프세트 (offset)를 형성하는 제3단계로 구비되는 것을 특징으로 하는 게이트의 스트레스를 완화시키는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920016039A KR100237741B1 (ko) | 1992-09-03 | 1992-09-03 | 게이트 가장자리에서의 스트레스 방지를 위한 박막트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920016039A KR100237741B1 (ko) | 1992-09-03 | 1992-09-03 | 게이트 가장자리에서의 스트레스 방지를 위한 박막트랜지스터 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940008118A true KR940008118A (ko) | 1994-04-28 |
KR100237741B1 KR100237741B1 (ko) | 2000-01-15 |
Family
ID=19339017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920016039A KR100237741B1 (ko) | 1992-09-03 | 1992-09-03 | 게이트 가장자리에서의 스트레스 방지를 위한 박막트랜지스터 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100237741B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8963153B2 (en) | 2009-10-27 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor and organic light emitting display device having the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101195544B1 (ko) * | 2011-02-21 | 2012-10-29 | 서울대학교산학협력단 | 라운딩된 게이트를 갖는 박막 트랜지스터의 제조방법 |
-
1992
- 1992-09-03 KR KR1019920016039A patent/KR100237741B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8963153B2 (en) | 2009-10-27 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor and organic light emitting display device having the same |
Also Published As
Publication number | Publication date |
---|---|
KR100237741B1 (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930014944A (ko) | 박막트랜지스터의 구조 | |
KR940008118A (ko) | 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법 | |
KR940016937A (ko) | 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조방법 | |
KR920020594A (ko) | Ldd 트랜지스터의 구조 및 제조방법 | |
KR940003022A (ko) | 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법 | |
KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
KR940012653A (ko) | 박막트랜지스터 제조방법 | |
KR950021106A (ko) | 반도체 소자의 게이트전극 형성방법 | |
KR970030919A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR940022897A (ko) | 박막트랜지스터 제조방법 | |
KR960006078A (ko) | 박막트랜지스터 제조 방법 | |
KR930015111A (ko) | Mos 트랜지스터 제조방법 및 그 구조 | |
KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
KR960002571A (ko) | 반도체소자의 게이트전극 형성방법 | |
KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
KR940020587A (ko) | 이중 게이트 박막트랜지스터 구조 및 그 제조 방법 | |
KR960026952A (ko) | 반도체 소자의 게이트전극 형성방법 | |
KR960005885A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR940016872A (ko) | 상이한 스페이서 길이를 이용한 반도체 소자 형성 방법 | |
KR970054528A (ko) | 에스램(sram) 박막 트랜지스터 제조 방법 | |
KR930011299A (ko) | 박막 트랜지스터 제조방법 | |
KR970018718A (ko) | 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법 | |
KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR920013768A (ko) | 박막형 이중 게이트 구조의 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |