KR970030919A - 박막 트랜지스터 및 그의 제조방법 - Google Patents
박막 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR970030919A KR970030919A KR1019950041692A KR19950041692A KR970030919A KR 970030919 A KR970030919 A KR 970030919A KR 1019950041692 A KR1019950041692 A KR 1019950041692A KR 19950041692 A KR19950041692 A KR 19950041692A KR 970030919 A KR970030919 A KR 970030919A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- gate electrode
- glass substrate
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000010408 film Substances 0.000 claims abstract 11
- 239000011521 glass Substances 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 9
- 239000012535 impurity Substances 0.000 claims abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 전극을 이중층으로 형성하여 게이트의 길이 및 채널 길이를 증가시켜 낮은 오프전류를 얻을 수 있으며, 이에 따라 소정의 특성을 향상시킬 수 있는 SRAM의 부하저항용 박막 트랜지스터에 관한 것이다.
본 발명의 박막 트랜지스터의 제조방법은 유리기판상에 서로 일정간격을 두고 제1도전층을 형성하는 공정과, 제1도전층의 상부 및 이들 사이의 유리기판상에 제1도전층을 연결하는 제2도전층을 형성하여, 제1 및 제2도전층으로 이루어진 게이트 전극을 형성하는 공정과, 게이트 전극을 포함하는 유리기판상에 게이트 절연막을 형성하는 공정과, 게이트 절연막상에 제3도전층을 형성하는 공정과, 게이트 전극 양측의 제3도전층으로 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 공정을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 박막 트랜지스터의 단면 구조도.
제3(a)도-제3(e)도는 본 발명의 실시예에 따른 박막 트랜지스터의 제조공정도.
Claims (4)
- 유리기판(21)상에 서로 일정간격을 두고 형성된 제1도전층(22)과, 제2도전층(22)의 상부 및 이들사이의 유리기판(21)상에 형성되어 제1도전층을 서로 연결시켜 주기 위한 제2도전층(23)으로 구성된 게이트 전극(24)과, 게이트 전극(24)을 포함한 유리기판(21)상에 형성된 게이트 절연막(25)과, 게이트 전극(24) 상부에 게이트 절연막(25)상에 형성된 채널영역(26)과, 게이트 전극(24)양측에 채널영역(26)과 인접하여 형성된 소오스/드레인 영역(27), (28)으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서, 제1 및 제2도전층(22), (23)은 각각 다결정 실리콘막 또는 비정질 실리콘막중 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터.
- 유리기판(21)상에 서로 일정간격을 두고 제1도전층(22)을 형성하는 공정과, 제1도전층(22)의 상부 및 이들 사이의 유리기판(21)상에 제1도전층(22)을 연결하는 제2도전층(23)을 형성하여, 제1 및 제2도전층으로 이루어진 게이트 전극(24)을 형성하는 공정과, 게이트 전극(24)을 포함하는 유리기판(21)상에 게이트 절연막(25)을 형성하는 공정과, 게이트 절연막(25)상에 제3도전층(26)을 형성하는 공정과, 게이트 전극(24) 양측의 제3도전층(26)으로 불순물을 이온주입하여 소오스/드레인 영역(27), (28)을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제3항에 있어서, 제1 내지 제3도전층(22, 23, 26)으로 각각 다결정 실리콘막 또는 비정질 실리콘막중 하나가 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041692A KR970030919A (ko) | 1995-11-16 | 1995-11-16 | 박막 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041692A KR970030919A (ko) | 1995-11-16 | 1995-11-16 | 박막 트랜지스터 및 그의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970030919A true KR970030919A (ko) | 1997-06-26 |
Family
ID=66587821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950041692A KR970030919A (ko) | 1995-11-16 | 1995-11-16 | 박막 트랜지스터 및 그의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970030919A (ko) |
-
1995
- 1995-11-16 KR KR1019950041692A patent/KR970030919A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
KR930017218A (ko) | 박막전계효과 트랜지스터 및 그 제조방법 | |
KR950028198A (ko) | 캐패시터 제조방법 | |
KR930014944A (ko) | 박막트랜지스터의 구조 | |
KR960006042A (ko) | 반도체장치 및 그 제조방법 | |
KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
KR970030919A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
KR940012653A (ko) | 박막트랜지스터 제조방법 | |
KR960026976A (ko) | 티에프티-엘씨디(tet-lcd)의 구조 및 제조방법 | |
KR950033617A (ko) | 액정표시장치의 제조방법 | |
KR970054171A (ko) | 액세스(Access) 트랜지스터에 대한 드라이브(Driver) 트랜지스터의 셀 비율 증대 방법 | |
KR940008118A (ko) | 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법 | |
KR960019611A (ko) | 반도체소자 제조방법 | |
KR970024229A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
KR970054470A (ko) | 디램 셀(DRAM cell) 트랜지스터 및 그 제조방법 | |
KR970054524A (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
KR930011311A (ko) | Cmos 인버터 구조 및 제조방법 | |
KR960005894A (ko) | 박막트랜지스터 제조 방법 | |
KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
KR920013768A (ko) | 박막형 이중 게이트 구조의 트랜지스터 제조방법 | |
KR970003984A (ko) | 반도체 소자의 제조 방법 | |
KR930017217A (ko) | 박막 트랜지스터의 제조방법 | |
KR960012516A (ko) | 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법 | |
KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |