KR950033617A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR950033617A
KR950033617A KR1019940012100A KR19940012100A KR950033617A KR 950033617 A KR950033617 A KR 950033617A KR 1019940012100 A KR1019940012100 A KR 1019940012100A KR 19940012100 A KR19940012100 A KR 19940012100A KR 950033617 A KR950033617 A KR 950033617A
Authority
KR
South Korea
Prior art keywords
forming
layer
gate electrode
contact hole
gate
Prior art date
Application number
KR1019940012100A
Other languages
English (en)
Inventor
김홍규
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940012100A priority Critical patent/KR950033617A/ko
Publication of KR950033617A publication Critical patent/KR950033617A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로, 액정표시장치의 스토리지 커패시터 용량을 증대시키기 위한 것이다.
본 발명은 절연성 투명기판위에 다결정실리콘을 증착하는 단계와, 상기 다결정 실리콘층을 패터닝하여 활성층을 형성하는 단계, 상기 활성층을 포함한 기판 전면에 게이트절연막과 게이트전극 형성용 도전층을 차례로 형성하는 단계, 상기 도전층을 패터닝하여 게이트전극을 형성하는 단계, 상기 활성층의 소정영역에 불순물을 이온주입하여 소오스영역과 드레인영역을 형성하는 단계, 상기 게이트전극의 표면을 산화하여 산화막을 형성하는 단계, 상기 게이트절연막을 선택적으로 식각하여 상기 드레인영역을 노출시키는 제1콘택홀을 형성하는 단계, 상기 게이트절연막 상부에 상기 제1콘택홀을 통해 드레인영역과 접속되는 화소전극을 형성하는 단계, 기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막 및 게이트절연막을 선택적으로 식각하여 상기 소오스영역을 노출시키는 제2콘택홀을 형성하는 단계, 금속을 증착하고 패터닝하여 상기 제2콘택홀을 통해 소오스 영역과 접속되는 소오스라인을 형성하는 단계를 포함하여 구성되는 액정표시장치의 제조방법을 제공한다.

Description

액정표시장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 액정표시장치 평면구조도 및 회로구성도, 제2도는 종래의 액정표시장치 제조방법을 도시한 공정순서도, 제3도는 본 발명의 액정표시장치 제조방법을 도시한 공정순서도, 제4도는 본 발명의 액정표시장치의 스토리지 커패시터 단면구조도.

Claims (4)

  1. 절연성 투명기판위에 다결정실리콘을 증착하는 단계와, 상기 다결정실리콘층을 패턴닝하여 활성층을 형성하는 단계, 상기 활성층을 포함한 기판 전면에 게이트절연막과 게이트전극 형성용 도전층을 차례로 형성하는 단계, 상기 도전층을 패터닝하여 게이트전극을 형성하는 단계, 상기 활성층의 소정영역에 불순물을 이온주입하여 소오스영역과 드레인영역을 형성하는 단계, 상기 게이트전극의 표면을 산화하여 산화막을 형성하는 단계, 상기 게이트절연막을 선택적으로 식각하여 상기 드레인영역을 노출시키는 제1콘택홀을 형성하는 단계, 상기 게이트절연막 상부에 상기 제1콘택홀을 통해 드레인영역과 접속되는 화소전극을 형성하는 단계 기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막 및 게이트절연막을 선택적으로 식각하여 상기 소오스영역을 노출시키는 제2콘택홀을 형성하는 단계, 금속을 증착하고 패터닝하여 상기 제2콘택홀을 통해 소오스영역과 접속되는 소오스라인을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 게이트전극 표면에 형성되는 산화막의 두께는 300∼100Å임을 특징으로 하는 액정표시장치의 제조방법.
  3. 제1항에 있어서, 상기 게이트전극 표면에 형성되는 산화막은 게이트전극 전표면 또는 게이트전극의 표면의 일부분에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제1항에 있어서, 상기 게이트전극의 표면을 산화하여 산화막을 형성하는 단계후에 소오스영역과 드레인영역 형성을 위해 주입된 불순물을 활성화시키기 위한 열처리공정이 더 포함되는 것을 특징으로 하는 액정표시장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012100A 1994-05-31 1994-05-31 액정표시장치의 제조방법 KR950033617A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012100A KR950033617A (ko) 1994-05-31 1994-05-31 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012100A KR950033617A (ko) 1994-05-31 1994-05-31 액정표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR950033617A true KR950033617A (ko) 1995-12-26

Family

ID=55313536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012100A KR950033617A (ko) 1994-05-31 1994-05-31 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR950033617A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291268B1 (ko) * 1998-07-08 2001-07-12 윤종용 액정표시장치
KR100776753B1 (ko) * 2001-07-20 2007-11-19 삼성전자주식회사 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291268B1 (ko) * 1998-07-08 2001-07-12 윤종용 액정표시장치
KR100776753B1 (ko) * 2001-07-20 2007-11-19 삼성전자주식회사 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법

Similar Documents

Publication Publication Date Title
KR980003732A (ko) 액정표시소자의 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR970022414A (ko) 액정표시 소자의 제조방법
KR960001843A (ko) 액정표시장치 및 그 제조방법
EP0487739A4 (en) Method of manufacturing semiconductor device
KR980006437A (ko) 박막 트랜지스터 및 그 제조방법
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR950033617A (ko) 액정표시장치의 제조방법
KR960001841A (ko) 액정표시장치의 제조방법
KR970016714A (ko) 액정표시장치의 제조방법
KR950033616A (ko) 액정표시소자 제조방법
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
KR950007113A (ko) 반도체 메모리 장치 및 그 제조방법
KR100247626B1 (ko) 액정 표시 소자의 제조방법
KR960026976A (ko) 티에프티-엘씨디(tet-lcd)의 구조 및 제조방법
KR950006517A (ko) 회로내장 티에프티-엘씨디(tft-lcd) 제조방법
KR950028014A (ko) 액정표시소자용 박막트랜지스터 제조방법
KR970022415A (ko) 액정표시 소자의 제조방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR970024205A (ko) 반도체 소자의 디램 제조방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR970008499A (ko) 반도체 메모리장치 제조방법
KR960018731A (ko) 액정 디스플레이 박막트랜지스터소자 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application