KR970024305A - 액정표시장치용 박막 트랜지스터 기판의 제조방법 - Google Patents
액정표시장치용 박막 트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR970024305A KR970024305A KR1019950035800A KR19950035800A KR970024305A KR 970024305 A KR970024305 A KR 970024305A KR 1019950035800 A KR1019950035800 A KR 1019950035800A KR 19950035800 A KR19950035800 A KR 19950035800A KR 970024305 A KR970024305 A KR 970024305A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- thermal oxide
- film
- liquid crystal
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 239000010408 film Substances 0.000 claims abstract 22
- 238000005468 ion implantation Methods 0.000 claims abstract 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract 5
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
이 발명은 액티브 레이어 내부에 형성되어 있는 n+ 이온 주입 영역 안쪽에 n- 이온 주입 영역을 형성함으로써, 누설 전류를 억제할 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 박막 트랜지스터의 다결정 실리콘막의 내부에 게이트 전극에 대응하는 위치의 좌우에 제1 불순물 이온 주입 영역이 형성되어 있고, 제1 불순물 이온 주입 영역의 안쪽으로 제2 불순물 이온 주입 영역이 형성되어 있어, 제1 불순물 이온 주입 영역과 제2 불순물 이온 주입 영역의 접합면에 공핍층이 형성되어 누설 전류를 억제하는 특징을 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이다.
Claims (5)
- 기판 위에 액티브층인 다결정 실리콘막을 증착하는 단계, 상기 다결정 산화막 위에 CVD 산화막을 증착하는 단계, 열산화하여 하층 열산화막을 형성하는 단계, 상기 CVD 산화막 위에 절연막을 증착하는 단계, 상기 절연막 위에 상층 열산화막을 형성하는 단계, 상기 상층 열산화막 위에 다결정 실리콘막을 적층한 다음 패터닝하여 게이트 전극을 형성하는 단계, 상기 게이트 전극 둘레에 열산화막을 형성하는 단계, 상기 열산화막을 마스크로하여 상기 CVD막의 일부가 드러나도록 상기 상층 열산화막과 상기 절연막을 패터닝하는 단계, 상기 액티브층에 이온 주입하여 저농도 이온 주입 영역을 형성하는 단계, 스페이서를 적층한 후 상기 CVD막의 일부가 드러나도록 패터닝하는 단계, 이온 주입하여 고농도 이온 주입 영역을 형성하는 단계, 상기 스페이서를 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 절연막 위에 상층 열산화막을 형성할 때 습식 분위기에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 상층 열산화막 위에 다결정 실리콘막을 적층할 때 그 두께를 2000Å 내지 4000Å으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 게이트 전극 둘레에 열산화막을 형성할 때 그 두께를 500Å 내지 700Å으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 열산화막은 마스크로 하여 상기 CVD 산화막의 일부가 드러나도록 패터닝 할 때 건식 식각으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035800A KR0175408B1 (ko) | 1995-10-17 | 1995-10-17 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035800A KR0175408B1 (ko) | 1995-10-17 | 1995-10-17 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970024305A true KR970024305A (ko) | 1997-05-30 |
KR0175408B1 KR0175408B1 (ko) | 1999-02-18 |
Family
ID=19430410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035800A KR0175408B1 (ko) | 1995-10-17 | 1995-10-17 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175408B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7701524B2 (en) | 2004-08-26 | 2010-04-20 | Lg Display Co., Ltd. | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof |
US8049830B2 (en) | 2004-09-09 | 2011-11-01 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043992B1 (ko) | 2004-08-12 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR101037322B1 (ko) | 2004-08-13 | 2011-05-27 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR101192746B1 (ko) | 2004-11-12 | 2012-10-18 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판의 제조방법 |
KR101078360B1 (ko) | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
KR101066489B1 (ko) | 2004-11-12 | 2011-09-21 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101153297B1 (ko) | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101086487B1 (ko) | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
KR101107252B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
KR101125252B1 (ko) | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
KR101107251B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
-
1995
- 1995-10-17 KR KR1019950035800A patent/KR0175408B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7701524B2 (en) | 2004-08-26 | 2010-04-20 | Lg Display Co., Ltd. | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof |
US8049830B2 (en) | 2004-09-09 | 2011-11-01 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR0175408B1 (ko) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960036040A (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
KR960026984A (ko) | 박막트랜지스터 및 그의 제조방법 | |
KR970024305A (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
KR970003688A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JP3587868B2 (ja) | 薄膜トランジスタの製造方法 | |
KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
KR920005296A (ko) | 반도체 소자분리 제조방법 | |
KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
JP3092186B2 (ja) | 薄膜トランジスタの製造方法 | |
KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
KR960019611A (ko) | 반도체소자 제조방법 | |
KR970053362A (ko) | 반도체 장치의 모스 트랜지스터 및 그 제조 방법 | |
JP2002050632A (ja) | Lddを有する薄膜トランジスタの製造方法 | |
KR970054476A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
KR970053016A (ko) | 반도체 소자의 트렌지스터 제조 방법 | |
KR960026958A (ko) | 얇은 접합을 갖는 트랜지스터 및 그 제조방법 | |
KR960019603A (ko) | 박막 트랜지스터의 제조방법 | |
KR970003984A (ko) | 반도체 소자의 제조 방법 | |
KR960015813A (ko) | 모스펫 형성방법 | |
KR960026427A (ko) | 박막트랜지스터의 제조방법 | |
KR970024302A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR970072492A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071029 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |