KR970054476A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR970054476A KR970054476A KR1019950066712A KR19950066712A KR970054476A KR 970054476 A KR970054476 A KR 970054476A KR 1019950066712 A KR1019950066712 A KR 1019950066712A KR 19950066712 A KR19950066712 A KR 19950066712A KR 970054476 A KR970054476 A KR 970054476A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous silicon
- silicon film
- etching
- laminating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
본 발명은 질화막으로 형성된 보호막과 비정질 실리콘막으로 형성된 반도체막 사이에 산화막을 형성함으로써 반도체막이 질화막과 직접 접하지 않고 산화막과 접하게 되어 누설 전류의 발생을 억제하는 효과가 있는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 기판 위에 도전 물질인 알루미늄막을 적층하고 사진 식각하여 게이트 전극 및 저장 용량 하부 전극을 형성한 후 산화하여 게이트 산화막을 형성하는 단계, 절연막과 비정질 실리콘막 그리고 n+비정질 실리콘막을 차례로 적층한 후, n+비정질 실리콘막과 비정질 실리콘막을 동시에 사진 식각하여 패턴을 형성하는 단계, 상기 n+비정질 실리콘막 위에 도전막을 적층한 후, 사진 식각하여 소스/드레인 전극을 형성하고, 이어서, 소스/드레인 전극을 마스크로 n+비정질 실리콘막을 식각하는 단계, 산화막, 보호막을 차례로 적층하는 단계, 상기 소스/드레인 전극의 일부가 드러나도록 상기 보호막 및 상기 산화막을 동시에 식각하여 컨택홀을 형성한 다음, 상기 소스/드레인 전극과 접속되게 투명 도전막을 적층하고 패터닝하여 화소 전극을 형성하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 액정표시 장치용 박막 트랜지스터 기판의 단면도.
Claims (4)
- 기판 위에 도전 물질인 알루미늄막을 적층하고 사진 식각하여 게이트 전극 및 저장 용량 하부 전극을 형성한 후 산화하여 게이트 산화막을 형성하는 단계, 절연막과 비정질 실리콘막 그리고 n+비정질 실리콘막을 차례로 적층한 후, n+비정질 실리콘막과 비정질 실리콘막을 동시에 사진 식각하여 패턴을 형성하는 단계, 상기 n+비정질 실리콘막 위에 도전막을 적층한 후, 사진 식각하여 소스/드레인 전극을 형성하고, 이어서, 소스/드레인 전극을 마스크로 n+비정질 실리콘막을 식각하는 단계, 산화막, 보호막을 차례로 적층하는 단계, 상기 소스/드레인 전극의 일부가 드러나도록 상기 보호막 및 상기 산화막을 동시에 식각하여 컨택홀을 형성한 다음, 상기 소스/드레인 전극과 접속되게 투명 도전막을 적층하고 패터닝하여 화소 전극을 형성하는 단계를 포함하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 산화막은 TEOS 산화막으로 형성하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 산화막은 SiOx막으로 형성하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 보호막은 질화막으로 형성하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066712A KR0175384B1 (ko) | 1995-12-29 | 1995-12-29 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066712A KR0175384B1 (ko) | 1995-12-29 | 1995-12-29 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054476A true KR970054476A (ko) | 1997-07-31 |
KR0175384B1 KR0175384B1 (ko) | 1999-02-18 |
Family
ID=19447424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066712A KR0175384B1 (ko) | 1995-12-29 | 1995-12-29 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175384B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242442B1 (ko) * | 1996-12-27 | 2000-02-01 | 윤종용 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495804B1 (ko) * | 1997-12-23 | 2005-09-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판및그제조방법 |
-
1995
- 1995-12-29 KR KR1019950066712A patent/KR0175384B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242442B1 (ko) * | 1996-12-27 | 2000-02-01 | 윤종용 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0175384B1 (ko) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR960026984A (ko) | 박막트랜지스터 및 그의 제조방법 | |
KR970053623A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR970011969A (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
KR980006440A (ko) | 표시장치 및 그의 제조방법 | |
KR960029865A (ko) | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조방법 | |
KR960001843A (ko) | 액정표시장치 및 그 제조방법 | |
KR960029855A (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
KR970024305A (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
KR970028753A (ko) | 액정 표시 소자의 제조 방법 | |
KR960001851A (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
KR970054476A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR970054502A (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
KR970023624A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JP2007053263A (ja) | 薄膜トランジスタ、液晶表示装置およびそれらの製造方法 | |
KR970016714A (ko) | 액정표시장치의 제조방법 | |
KR970054490A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
KR20000009308A (ko) | 박막트랜지스터 액정 표시 장치의 제조 방법 | |
KR950012754A (ko) | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 | |
KR970075984A (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해 제조되는 액티브매트릭스기판 | |
KR970022415A (ko) | 액정표시 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111017 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |