KR950012754A - 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR950012754A KR950012754A KR1019930021158A KR930021158A KR950012754A KR 950012754 A KR950012754 A KR 950012754A KR 1019930021158 A KR1019930021158 A KR 1019930021158A KR 930021158 A KR930021158 A KR 930021158A KR 950012754 A KR950012754 A KR 950012754A
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- film
- gate
- electrode
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract 4
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000010408 film Substances 0.000 claims abstract 21
- 239000003990 capacitor Substances 0.000 claims abstract 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 7
- 239000011521 glass Substances 0.000 claims 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 4
- 229910052763 palladium Inorganic materials 0.000 claims 4
- 229910004205 SiNX Inorganic materials 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 229910003070 TaOx Inorganic materials 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 종래의 액정 표시 장치용 박막트랜지스터에서의 게이트-소스 간의 단락 및 오믹 접촉 상의 문제점을 제거하고, 박막트랜지스터의 구조를 단순화하여 제조 공정 중 소오되는 마스크 수를 줄이며. 또한 화소의 밀도 및 개구율이 증가하고 게이트 신호지연이 감소한 액정 표시장치용 박막트랜지스터를 제공하기 위한 것이다. 본 발명은 소스/드레인 전극과 게이트 전극 사이에 제2게이트 절연막을 형성하고 이 게이트 절연막이 또한 캐패시터의 유전층으로서 작용하는 박막트랜지스터를 제조함으로써 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(a)는 본 발명의 박막트랜지스터 제조 공정을 나타내는 단면도.
제3도(b)는 본 발명의 소스/드레인 접합을 나타내는 단면도.
제3도(c)는 본 발명의 파막트랜지스터의 배열을 나타내는 평면도.
Claims (7)
- 유리 기판, 상기 유기 기판 위에 형성된 화소 전극, 상기 유기 기판 및 부분적으로 상기 화소 전극 위에 형성된 소스/드레인 전극, 상기 유리 기판 및 부분적으로 상기 소스/드레인 전극 위에 형성된 비정질 실리콘막, 상기 비정질 실리콘 위에 형성된 제1게이트 절연막, 상기 제1게이트 절연막 위에 형성되고. 상기 소스/드레인 전극과 상기 화소 전극위에 형성된 제2게이트 절연막 및 상기 제1게이트 절연막의 바로 위에 배치하도록 상기 제2게이트 절연막 위에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 소스/드레인 전극이 팔라듐(Pb)으로 형성하는 액정 표시 장치용 박막트랜지스터.
- 제1항에 있어서, 상기 게이트 전극이 알루미늄(Al)으로 형성되는 액정 표시 장치용 박막트랜지스터.
- 제2항 또는 제3항에 있어서, 상기 제2게이트 절연막이 SiO2또는 TaOx으로 형성되는 액정 표시 장치용 박막트랜지스터.
- 유리 기판 위에 화소 전극을 형성하는 단계, 상기 유리 기판 및 부분적으로 상기 화소 전극 위에 소스/드레인 전극을 형성하기 위하여 팔라듐막을 형성하는 단계, 상기 유리 기판 및 부분적으로 상기 팔라듐막위에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막 위에 제1게이트 절연막으로서 SiNx막을 형성하는 단계, 상기 SiNx막, 부분적으로 상기 팔라듐막 및 상기 화소 전극 위에 제2게이트 절연막을 형성하는 단계, 상기 제1게이트 절연막의 바로 위에 배치하도록 상기 제2게이트 절연막 위에 게이트 전극을 형성하는 단계 및, 200℃내지 350℃에서 열처리하는 단계로 이루어지는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 제조방법.
- 제5항에 있어서, 상기 화소 전극이 투명 전도막 ITO(indium tin oxide)이고, 상기 제2게이트 절연막은 SiO2또는 Ta0x이며, 상기 게이트 전극은 Al인 액정 표시 장치용 박막트랜지스터 제조 방법.
- 액정 표시 장치용의 상부 게이트형 박막트랜지스터에 있어서, 소스/드레인막과 게이트 전극 사이에 제2게이트 절연막을 포함하며. 상기 제2게이트 절연막이 캐패시터의 유전층으로 되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930021158A KR970000469B1 (ko) | 1993-10-13 | 1993-10-13 | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930021158A KR970000469B1 (ko) | 1993-10-13 | 1993-10-13 | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012754A true KR950012754A (ko) | 1995-05-16 |
KR970000469B1 KR970000469B1 (ko) | 1997-01-11 |
Family
ID=19365719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930021158A KR970000469B1 (ko) | 1993-10-13 | 1993-10-13 | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970000469B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100341655B1 (ko) * | 1993-09-17 | 2002-11-05 | 상꾜 가부시키가이샤 | 제초조성물 |
KR20020089982A (ko) * | 2001-05-25 | 2002-11-30 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 패널의 제조방법 |
-
1993
- 1993-10-13 KR KR1019930021158A patent/KR970000469B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100341655B1 (ko) * | 1993-09-17 | 2002-11-05 | 상꾜 가부시키가이샤 | 제초조성물 |
KR20020089982A (ko) * | 2001-05-25 | 2002-11-30 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 패널의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR970000469B1 (ko) | 1997-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9632382B2 (en) | Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device | |
KR970011969A (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
KR970062778A (ko) | 전기 광학 장치 및 그 제조 방법 | |
EP0157489A3 (en) | Amorphous silicon field-effect transistors, method for their manufacture and their use in liquid crystal display devices | |
KR970048830A (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
KR960001843A (ko) | 액정표시장치 및 그 제조방법 | |
US6545293B2 (en) | Thin film transistor flat display | |
KR100483522B1 (ko) | 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법 | |
JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
KR950012754A (ko) | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 | |
KR970054502A (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
KR890017782A (ko) | 비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조 | |
KR100466392B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
KR100697371B1 (ko) | 박막트랜지스터 구조 | |
KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
KR950011024B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
JPH01281772A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタ | |
KR970054476A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100232180B1 (ko) | 액정 표시 소자 | |
KR0133864B1 (ko) | 액티브 매트릭스 패널용 박막트랜지터 | |
KR970016714A (ko) | 액정표시장치의 제조방법 | |
KR950012122A (ko) | 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법 | |
KR910016090A (ko) | 액정표시소자용 박막 트랜지스터 및 그의 제조방법 | |
KR980003744A (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
JPH1082992A (ja) | アクティブマトリクス液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000107 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |