KR100232180B1 - 액정 표시 소자 - Google Patents

Abstract

본 발명은 액정 표시 소자에 관한 것으로, 특히 스토리지 커패시터의 구조를 달리하여 크로스 토크 및 플리커 특성을 개선한 액정 표시 소자에 관한 것이다.

이와 같은 본 발명의 액정 표시 소자는 서로 수직 교차하는 복수의 게이트 라인 및 데이터 라인을 포함하여 이루어진 액정 표시 소자에 있어서, 하부 전극과, 상기의 하부 전극상에 형성되는 제1절연층과, 상기의 하부 전극 상측의 제1절연층상에 형성되는 반도체층, n⁺반도체층, 데이터 라인 물질층과, 상기 데이터 라인 물질층의 일부가 노출되도록 쓰루홀을 갖고 형성되는 패시베이션층과, 상기 쓰루홀을 통하여 데이터 라인 물질층에 콘택되어 형성되는 상부 전극을 포함하여 스토리지 커패시터가 구성된다.

Description

액정 표시 소자

본 발명은 액정 표시 소자에 관한 것으로, 특히 스토리지 커패시터의 구조를 달리하여 크로스 토크 및 플리커 특성을 개선한 액정 표시 소자에 관한 것이다.

일반적으로 액정 표시 장치는 크게 상판과 하판, 그리고 상판과 하판 사이에 봉입된 액정을 포함하여 구성된다.

상기의 상판은 공통 전극과, 특정 파장의 빛만을 선택적으로 투과시키기 위한 R, G, B의 칼라 필터층등이 구성되고 하판은 매트릭스 형태로 서로 수직 교차되어 구성되는 데이터 라인, 게이트 라인과, 상기의 데이터 라인과 게이트 라인이 서로 교차하는 부분의 픽셀부로 구성된다.

상기의 픽셀부는 게이트 전극과 소오스 전극 및 드레인 전극을 구비한 박막트랜지스터와 그의 드레인 전극에 연결되는 화소 전극으로 구성된다.

이하, 첨부된 도면을 참고로 하여 종래 기술에 따른 액정 표시 장치에 관항 설명하면 다음과 같다.

제1(a)도와 제1(b)도는 종래 기술에 따른 액정 표시 소자의 레이 아웃도이고, 제2(a)도와 제2(b)도는 종래의 액정 표시 소자의 구조 단면도 및 회로 구성도이다.

제1(a)도는 On-Gate 방식의 액정 표시 소자를 나타낸 것이고, 제1(b)도는 On-Common 방식의 액정 표시 소자를 나타낸 것이다.

종래 기술의 액정 표시 소자의 레이 아웃 구성은 먼저, 서로 수직 교차하여 데이터 라인(1) 게이트 라인(2)이 구성되고, 상기의 데이터 라인(1) 게이트 라인(2)이 수직 교차하는 영역에 스위칭 소자로 사용되는 TFT(4)가 구성된다.

그리고 상기의 TFT(4)의 드레인 전극에 콘택되어 화소 전극(3)이 구성된다.

상기와 같은 종래의 액정 표시 소자에 있어서 스토리지 커패시터가 구성되는 부분의 단면 구조는 제2(a)도에서와 같다.

제2(a)도는 제1(a)도의 A-A′선에 따른 구조 단면도이다.

먼저, 투명 절연 기판(5)상에 일정 간격을 갖고 형성되는 게이트 전극(제1도의 TFT부분)과 스토리지 커패시터의 하부 전극(6)(이웃 화소의 게이트 라인)과, 상기의 게이트 전극과 스토리지 커패시터의 하부 전극(6)을 포함하는 기판(5)의 전면에 형성되는 게이트 절연막(7)과, 상기 스토리지 커패시터의 하부 전극(6)을 제외한 게이트 절연막(7)상에 형성되는 패시베이션막(8)과, 상기 패시베이션막(8)이 형성되지 않은 부분(기생 커패시턴스를 줄이기 위하여 패시베이션막을 형성하지 않은 스토리지 커패시터 영역)에 걸쳐서 형성되는 화소 전극(9)을 포함하여 구성된다.

상기와 같이 구성된 종래의 액정 표시 장치에 있어서 게이트 절연막(7)의 유전율(ε₁)은 C₁이 게이트 라인을 따라 병렬로 연결되어 있어 C₁이 커지는 것에 의해 증가한다.

그러므로 게이트 라인을 통한 신호가 a에서 b까지 갈 때 RC 시정수에 의한 신호의 지연이 발생한다.

상기와 같은 유전율의 증가는 수평 크로스 토크의 원인으로 작용한다.

여기서,

이다.

그리고 종래 기술에 따른 액정 표시 소자에 관하여 설명하면 다음과 같다.

제3(a)도와 제3(b)도는 종래의 다른 액정 표시 소자의 구조 단면도 및 회로 구성도이다.

제3(a)도는 제1도의 A-A′선에 따른 구조 단면도이다.

먼저, 투명 절연 기판(5)상에 일정 간격을 갖고 형성되는 게이트 전극(제1도의 TFT부분)과 스토리지 커패시터의 하부 전극(6)(이웃 화소의 게이트 라인)과, 상기의 게이트 전극과 스토리지 커패시터의 하부 전극(6)을 포함하는 기판(5)의 전면에 형성되는 게이트 절연막(8)과, 상기 게이트 절연막(8)상에 형성되는 패시베이션막(9)과, 상기 스토리지 커패시터의 하부 전극(6)상측에 걸쳐서 패시베이션막(9)상에 형성되는 화소 전극(9)을 포함하여 구성된다.

상기와 같은 종래의 다른 액정 표시 장치에 있어서는 ε_{2 ~}ε₁의 유전율을 갖는 보호막을 이중으로 사용하여 스토리지 커패시터를 구성한 것으로 신호 전달 특성은 다음과 같다.

먼저,이므로이다.

그리고,이다.

여기서이고,이다.

그러므로 RC 시정수에 의한 라인 딜레이는 감소한다.

그러나

가 증가하여 플리커 특성이 나빠진다.

상기와 같은 종래 기술의 액정 표시 소자에 있어서 크로스 토크의 원인이되는 라인 딜레이(RC 시정수에 따른)에 영향을 주는 C값은 유전율(ε)이 6~6.5 사이가 되는 SiNx를 유전체로 사용할 경우 다음과 같은 특성 변화를 갖는다.

즉, 단일 절연막 사용시의 C₁과 이중 절연막(게이트 절연막+패시베이션막)(ε₂~ ε₁) 사용시의 C₂사이에는 C₁≒2C₂정도의 차이가 난다.

종래 기술이 액정 표시 장치에 있어서는 절연막의 물성과 그 구조적인 한계로 인하여 다음과 같은 문제점이 있다.

먼저, 단일 절연막을 사용할 경우에는 C값이 커지면 RC 시정수에 의한 신호 지연이 발생하고, 이중 절연막을 사용할 경우에는 △Vp가 커져서 플리커 측면에서 불리하다.

본 발명은 상기와 같은 종래 기술의 액정 표시 소자의 문제점을 해결하기 위하여 안출한 것으로, 게이트 절연막과 패시베이션막 사이에 유전율이 ε ~ 2ε₁이 되는 물질을 삽입하여 크로스 토크 및 플리커 특성을 개선한 액정 표시 소자를 제공하는데 그 목적이 있다.

제1(a)도와 제1(b)도는 종래 기술에 따른 액정 표시 소자의 레이 아웃도.

제2(a)도와 제2(b)도는 종래의 액정 표시 소자의 구조 단면도 및 회로 구성도.

제3(a)도와 제3(b)도는 종래의 다른 액정 표시 소자의 구조 단면도 및 회로 구성도.

제4(a)도와 제4(b)도는 본 발명에 따른 액정 표시 소자의 레이 아웃도.

제5도는 본 발명의 제1실시예에 따른 액정 표시 소자의 구조 단면도.

제6도는 본 발명의 제2실시예에 따른 액정 표시 소자의 구조 단면도.

* 도면의 주요부분에 대한 부호의 설명

30 : 데이터 라인 31 : 게이트 라인

32, 42 : 화소 전극 33 : TFT

34 : 반도체층 35 : 투명 절연 기판

36 : 하부 전극 37 : 게이트 절연막

38 : 반도체층 39 : n+ 반도체층

40 : 데이터 라인 물질층 41 : 패시베이션층

43 : 양극 산화막

상기의 목적을 달성하기 이한 본 발명의 액정 표시 소자는 서로 수직 교차하는 복수이 게이트 라인 및 데이터 라인을 포함하여 이루어진 액정 표시 소자에 있어서, 하부 전극과, 상기의 하부 전극상에 형성되는 제1절연층과, 상기의 하부 전극 상측의 제1절연층상에 형성되는 반도체층, n⁺반도체층, 데이터 라인 물질층과, 상기 데이터 라인 물질층의 일부가 노출되도록 쓰루홀을 갖고 형성되는 패시베이션층과, 상기 쓰루홀을 통하여 데이터 라인 물질층에 콘택되어 형성되는 상부 전극을 포함하여 스토리지 커패시터가 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명의 액정 표시 장치에 관하여 상세히 설명하면 다음과 같다.

제4(a)도와 제4(b)도는 본 발명에 따른 액정 표시 소자의 레이 아웃도이고, 제5도는 본 발명의 제1실시예에 따른 액정 표시 소자의 구조 단면도이다.

제4(a)도는 On-Gate 방식의 액정 표시 소자를 나타낸 것이고, 제4(b)도는 On-Common 방식의 액정 표시 소자를 나타낸 것이다.

본 발명의 액정 표시 소자의 레이 아웃 구성은 먼저, 서로 수직 교차하여 데이터 라인(30) 게이트 라인(31)이 구성되고, 상기의 데이터 라인(30) 게이트 라인(31)이 수직 교차하는 영역에 스위칭 소자로 사용되는 TFT(33)가 구성된다.

그리고 상기의 TFT(33)의 드레인 전극에 콘택되어 화소 전극(32)이 구성된다.

그리고 상기 화소 전극(32)일측의 스토리지 커패시터 영역에는 반도체층(34)이 형성된다.

상기의 반도체층(34)은 유전율이 ε ~ 2ε₁이 되는 물질층이다.

상기와 같은 본 발명의 액정 표시 소자에 있어서 스토리지 커패시터가 구성되는 부분의 단면 구조는 제5도에서와 같다.

제5도는 제4도의 B-B′선에 따른 구조 단면도이다.

먼저, 투명 절연 기판(35)상에 일정 간격을 갖고 형성되는 게이트 전극(제4도의 TFT 부분)과 스토리지 커패시터의 하부 전극(36)(이웃 화소의 게이트 라인)과, 상기의 게이트 전극과 스토리지 커패시터의 하부 전극(36)을 포함하는 기판(35)의 전면에 형성되는 게이트 절연막(37)과, 상기 스토리지 커패시터의 하부 전극(36)의 상측의 게이트 절연막(7)상에만 형성되는 반도체층(38), n⁺반도체층(39), 데이터 라인 물질층(40)과, 상기 스토리지 커패시터의 하부 전극(36)상의 데이터 라인 물질층(40)이 노출되도록 쓰루홀을 갖고 형성되는 패시베이션층(41)과, 상기 쓰루홀을 통하여 데이터 라인 물질층(40)에 콘택되어 형성되는 화소 전극(42)을 포함하여 스토리지 커패시터 영역이 구성된다.

상기와 같은 본 발명의 액정 표시 소자의 유전율이 ε~ 2ε₁정도되는 반도체층(a-Si)을 사용하여 RC 시정수에 영향을 주는 C값이 C₂＜C₃＜C₁를 갖는 커패시터 구조를 구성한 것이다.

상기의 반도체층은 게이트 절연막(37)보다 유전율이 2배 정도 크다.(ε_3~2ε₁)

그러므로 동일 두께에서도 C₁＞C₃＞C₂로써 적절한 RC값 및 △Vp값을 얻을 수 있다.

그리고 본 발명의 제2실시에에 따른 액정 표시 소자에 관하여 설명하면 다음과 같다.

제6도는 본 발명의 제2실시예에 따른 액정 표시 소자의 구조 단면도이다.

본 발명의 제2실시예에 따른 액정 표시 소자는 스토리지 커패시터의 하부 전극(36)으로 사용되는 게이트 물질층의 표면에 양극 산화물(43)을 형성한 것이다.

상기와 같은 본 발명의 액정 표시 소자는 RC = τ 가 줄어들어 게이트 라인의 신호지연을 막을 수 있다.

그러므로 크로스 토크 특성을 좋게 한다.

또한, 이중 절연막을 사용할 때 보다 커패시턴스를 향상시켜 △Vp를 개선할 수 있어 플리커 특성을 좋게 하는 효과가 있다.

Claims (7)

1. 서로 수직 교차하는 복수의 게이트 라인 및 데이터 라인을 포함하여 이루어진 액정 표시 소자에 있어서, 하부 전극과, 상기의 하부 전극상에 형성되는 제1절연층과, 상기의 하부 전극 상측의 제1절연층상에 형성되는 반도체층, n+ 반도체층, 데이터 라인 물질층과, 상기 데이터 라인 물질층의 일부가 노출되도록 쓰루홀을 갖고 형성되는 제2절연층과, 상기 쓰루홀을 통하여 데이터 라인 물질층에 콘택되어 형성되는 상부 전극을 포함하여 스토리지 커패시터가 구성됨을 특징으로 하는 액정 표시 소자.
2. 제1항에 있어서, 하부 전극은 상기의 게이트 라인과 동일 물질로 이루어진 것을 특징으로 하는 액정 표시 소자.
3. 제1항에 있어서, 하부 전극의 표면에는 양극 산화막이 구비되는 것을 특징으로 하는 액정 표시 소자.
4. 제1항에 있어서, 제1절연층은 게이트 라인을 형성한후에 전면에 형성되는 게이트 절연막인 것을 특징으로 하는 액정 표시 소자.
5. 제1항 또는 제4항에 있어서, 반도체층의 유전율은 게이트 절연막의 유전율에 비해 2배 인 것을 특징으로 하는 액정 표시 소자.
6. 제1항에 있어서, 제2절연층은 데이터 라인을 형성한후에 전면에 형성되는 패시베이션층인 것을 특징으로 하는 액정 표시 소자.
7. 제1항에 있어서, 상부 전극은 각각의 게이트 라인과 데이터 라인의 교차 영역에 형성되는 화소 전극인 것을 특징으로 하는 액정 표시 소자.