KR890017782A - 비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조 - Google Patents

비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조 Download PDF

Info

Publication number
KR890017782A
KR890017782A KR1019890006880A KR890006880A KR890017782A KR 890017782 A KR890017782 A KR 890017782A KR 1019890006880 A KR1019890006880 A KR 1019890006880A KR 890006880 A KR890006880 A KR 890006880A KR 890017782 A KR890017782 A KR 890017782A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
deposited
gate electrode
group
conductive material
Prior art date
Application number
KR1019890006880A
Other languages
English (en)
Inventor
조지 파크스 해럴드
딘 킹즈리 잭
Original Assignee
아더 엠.킹
제네럴 일렉트릭 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아더 엠.킹, 제네럴 일렉트릭 컴패니 filed Critical 아더 엠.킹
Publication of KR890017782A publication Critical patent/KR890017782A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/103Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음

Description

비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 최초 처리 단계를 나타내는 측면도로서, 특히, 게이트 전극의 형성을 나타내는 도면. 제 2 도는 제 1 도와유사한 측면도로서, 특히 게ㅐ이트 전극 및 기판 상부에 유전층을 용착시키는 것을 나타낸 도면. 제 7 도는 제 6도와 유사한 측면도로서, 특히 주변 픽셀 전극과 접속된 전계 효과 트랜지스터를 형성하도록 상부 레벨 금속화를 패턴화시키는 것을 나타낸 도면. 제 8 도는 제 7 도와 유사한 측단면도로서, 특히 비활성 물질의 최상부층의 적용상태를 나타낸 도면.

Claims (10)

  1. 액정 디스플레이 장치에 사용하기 위한 전계효과 트랜지스터 및 픽셀 전극 구조물에 있어서, 졀연 기판상에 용착된 게이트 전극과; 상기 게이트 전극 및 상기 기판 상부에 용착된 절연 물질층과 ; 상기 게이트 전극 상부에 용착되도록 상기 절연 물질상에 용착된 투명한 전구 물질 조각과; 상기 비결정 규소 아릴랜드의 상부에 용착된 도프형 비결정 규소층을 구비하는데, 그 층은 내부에 갭을 가지며, 그 갭은 상기 게이트 전극 상부에 용착되며, 또한 상기 도프형 비결정 규소층을 다른 두 부분으로 분할되도록 용착되며; 상기 두개의 도프형 비결정 규소 부분중 첫 부분상에 용착된 제 1 전극과 ; 상기 도프형 비결정 규소 부분중 둘째부분상에 용착된 제 2 전극을 부비하는데, 그 제 2 전극은 또한 상기 투명한 전도 물질과 접촉되도록 용착되는 것을 특징으로 하는 전계효과 트랜지스터 및 픽셀전극 구조물.
  2. 제 1 항에 있어서, 상기 절연 물질은 질소 규소와 산화규소로 구성되는 그룹중에서 선택되는 것을 특징으로 하는 구조물.
  3. 제 1 항에 있어서, 상기 절연기판은 유리 및 세라믹으로 구성되는 그룹중에서 선택되는 물질을 구비하는 것을 특징으로 하는 구조물.
  4. 제 1 항에 있어서, 상기 게이트 전극은 알루미늄, 티타늄, 금, 크롬 및 텅스텐으로 구성되는 그룹중에서 선택된 물질을 구비하는 것을 특징으로 하는 구조물.
  5. 제 1 항에 있어서, 상기 투명한 전도 물질은 산화 인듐주석, 산화주석 및 산화티타늄으로 구성되는 그룹 중에서 선택된 물질을 구비하는 것을 특징으로 하는 구조물.
  6. 액정 디스플레이 장치에 사용하기 위한 전계 효과 트랜지스터 및 픽셀 전극 구조물을 제조하는 방법에 있어서, 절연 기판상에 기이트 전극은 용착시키는 단계와; 상기 게이트 전극 및 상기 기판 상부에 절연 물질층을 용착시키는 단계와; 상기 절연 물질 전체에 비결정 규소, 도프형 비결정 규소 및 전도 물질층을 각각 용착시키는 단계와; 상기 게이트 전극 상부에 아일랜드 구조물을 형성하도록 상기 전도 물질, 상기 도프형 비결정 규소 및 상기 비결정 규소층을 패턴화 시키는 단계와; 상기 아일랜드 근처의 상기 절연 물질상에 투명한 전도물질 조각을 용착시키는 단계와; 상기 아일랜드, 투명한 전도 물질 및 상기 절연 물질 상부에 전도 물질 층을 용착시키는 단계와; 상기 아일랜드 상에 한쌍의 접점을 형성하도록 상기 전도 물질과 상기 도프형 비결정 규소를 패턴화시켜서, 상기 접점은 상기 게이트 전극과 중첩하여 갭을 소유한 상기 도프형 비결정 규소 층의 두 부분상에 용착시키는 단계를 포함하는데, 상기 접점 중 하나는 상기 투명한 전도 조각과 전기적 접촉을 이루는 것을 특징으로 하는 전계효과 트랜지스터 및 픽셀 전극 구조물 제조방법.
  7. 제 6 항에 있어서, 상기 절연 물질은 질화규소 및 산화규소로 구성되는 그룹중에서 선택되는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서, 상기 절연 물질은 유리 및 세라믹으로 구성되는 그룹중에서 선택된 물질을 구비하는 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서, 상기 게이트 전극은 알루미늄, 티타늄, 금 크롬 및 텅스텐으로 구성되는 그룹중에서 선택된 물질을 구비하는 것을 특징으로 하는 방법.
  10. 제 6 항에 있어서, 상기 투명한 전도물질은 산화 인듐주석, 산화주석 및 산화티타늄으로 구성되는 그룹중에서 선택된 물질을 구비하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006880A 1988-05-23 1989-05-23 비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조 KR890017782A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19772288A 1988-05-23 1988-05-23
US197722 1988-05-23

Publications (1)

Publication Number Publication Date
KR890017782A true KR890017782A (ko) 1989-12-18

Family

ID=22730493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006880A KR890017782A (ko) 1988-05-23 1989-05-23 비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조

Country Status (5)

Country Link
JP (1) JPH0235420A (ko)
KR (1) KR890017782A (ko)
DE (1) DE3916534A1 (ko)
FR (1) FR2631743A1 (ko)
GB (1) GB2219136A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523866A (en) * 1992-06-04 1996-06-04 Nec Corporation Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
TW381187B (en) * 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
US6140162A (en) * 1998-06-19 2000-10-31 Lg Electronics Inc. Reduction of masking and doping steps in a method of fabricating a liquid crystal display
JP2010245480A (ja) * 2009-04-10 2010-10-28 Hitachi Displays Ltd 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60224277A (ja) * 1984-04-20 1985-11-08 Sanyo Electric Co Ltd 薄膜トランジスタ
JPS61168262A (ja) * 1985-01-21 1986-07-29 Toshiba Corp 薄膜電界効果トランジスタの製造方法
US4678282A (en) * 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
EP0211402B1 (en) * 1985-08-02 1991-05-08 General Electric Company Process and structure for thin film transistor matrix addressed liquid crystal displays
US4704783A (en) * 1986-05-05 1987-11-10 General Electric Company Method for passivating the back channel of amorphous silicon field effect transistors
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPS63166236A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子装置

Also Published As

Publication number Publication date
FR2631743A1 (fr) 1989-11-24
GB2219136A (en) 1989-11-29
DE3916534A1 (de) 1989-12-07
GB8911718D0 (en) 1989-07-05
JPH0235420A (ja) 1990-02-06

Similar Documents

Publication Publication Date Title
KR970024311A (ko) 반도체 장치, 액티브 매트릭스 기판 및 그의 제조 방법
JPH01291467A (ja) 薄膜トランジスタ
KR970066697A (ko) 액티브 매트릭스형 액정 디스플레이 장치 및 그의 제조 방법
KR910020473A (ko) 액정표시소자의 액티브매트릭스구조
KR970018733A (ko) 반도체장치, 반도체장치를 가진 표시장치, 및 그 제조방법
KR980003722A (ko) 액티브 매트릭스 기판 및 그 제조 방법
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
KR980003732A (ko) 액정표시소자의 제조방법
KR20000070910A (ko) 박막 트랜지스터와 이를 포함하는 전자 장치
KR970048830A (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
KR890017782A (ko) 비결정 규소 박막 트랜지스터 매트릭스 어드레스지정 액정 디스플레이용 비동일 평면 전극 처리 및 구조
KR20020012754A (ko) 액정 표시소자 및 그의 제조방법
KR920010341A (ko) 액티브 매트릭스 표시 장치
KR970059801A (ko) 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법
KR960001841A (ko) 액정표시장치의 제조방법
KR970054502A (ko) 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
KR890007108A (ko) 박막트랜지스터열 및 이것을 이용한 액정표시장치
KR950012754A (ko) 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법
KR930006487A (ko) 액정표시장치의 그 제조방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR940009134B1 (ko) 액정평판 표시장치와 그 제조방법
KR910016090A (ko) 액정표시소자용 박막 트랜지스터 및 그의 제조방법
JPH0393274A (ja) 薄膜トランジスタ
KR980003733A (ko) 액정표시장치의 제조방법
KR890016410A (ko) 액티브 매트릭스 액정표시소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid