KR970059799A - 액정표시장치의 구조 및 제조방법 - Google Patents

액정표시장치의 구조 및 제조방법 Download PDF

Info

Publication number
KR970059799A
KR970059799A KR1019960000674A KR19960000674A KR970059799A KR 970059799 A KR970059799 A KR 970059799A KR 1019960000674 A KR1019960000674 A KR 1019960000674A KR 19960000674 A KR19960000674 A KR 19960000674A KR 970059799 A KR970059799 A KR 970059799A
Authority
KR
South Korea
Prior art keywords
forming
region
pixel region
gate
semiconductor layer
Prior art date
Application number
KR1019960000674A
Other languages
English (en)
Other versions
KR100192234B1 (ko
Inventor
김홍규
Original Assignee
구자홍
Lg 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자 주식회사 filed Critical 구자홍
Priority to KR1019960000674A priority Critical patent/KR100192234B1/ko
Publication of KR970059799A publication Critical patent/KR970059799A/ko
Application granted granted Critical
Publication of KR100192234B1 publication Critical patent/KR100192234B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시장치(LiquidCrystal Display)에 관한 것으로, 특히 개구율을 향상시키기에 적당한 액정표시장치의 구조 및 제조방법에 관한 것이다.
이와같은 본 발명의 액정표시장치는 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 복수개의 게이트 라인과 데이타 라인이 형성되는 액정표시장치에 있어서, 각 화소영역의 기판상에 소오스/드레인 불순물 영역을 갖고 섬 모양으로 형성되는 복수개의 제1반도체층; 각 화소영역의 기판상에 섬 모양으로 형성되어 스토리지 커패시터의 하부전극으로 사용되는 복수개의제2반도체층; 상기 제1반도체층을 활성영역으로 하고 상기 게이트 라인을 기이트 전극으로 하며 상기 데이타 라인을 소오스 전극으로 하여 형성되는 박막트랜지스터; 상기 제2반도체층에 연결되어 상기 데이타 라인 하측에 형성되는 제1금속라인; 상기 게이트 라인에 교차되도록 형성되어 이웃하는 제1금속라인들과 제2반도체층을 연결하는 제2금속라인; 상기 박막트랜지스터의 드레인 불순물 영역에 연결되어 상기 제2반도체층과 겹치도록 화소영역에 형성되는 화소전극을 포함하여 구성된 것이다.

Description

액정표시장치의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 액정표시장치의 레이아웃도,
제6도는 본 발명의 액정표시장치의 스토리지 커패시터 부분의 상세 단면도.

Claims (6)

  1. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 설오히려 수직한 방향으로 복수개의 게이트 라인과 데이타라인이 형성되는 액정표시장치에 있어서, 각 화소영역의 기판상에 소오스, 드레인 불순물 영역을 갖 섬 모양으로 형성되는 복수개의 제1반도체층; 각 화소영역의 기판상에 섬 모양으로 형성되어 스토리지 커패시터의 하부전극으로 사용되는 복수개이러 제2반도체층; 상기 제1반도체층을 활성영역으로 하고 상기 게이트 라인을 게이트전극으로 하며 상기 데이타 라인을 소오스 전극으로 하여 형성되는 박막트랜지스터; 상기 제2반도체층에 연결되어 상기 데이타라인 하측에 형성되는 제1금속라인; 상기 게이트 라인에 교차되도록 형성되어 이웃하는 제1금속라인들과 제2반도체층을 연결하는 제2금속라인; 상기 박막트랜지스터의 드레인 불순물 영역에 연결되어 상기 제2반도체층과 겹치도록 화소 영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치의 구조.
  2. 제1항에 있어서, 제1금속라인은 게이트 라인과 동일한 물질로 형성되고, 제2금속라인은 데이타 라인과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치의 구조.
  3. 제1항에 있어서, 제2반도체층은 게이트 라인 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성됨을 특징으로 하는 액정표시장치의 구조.
  4. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 복수개의 게이트 라인과 데이타라인이 형성되는 액정표시장치의 제조방법에 있어서, 기판을 준비하는 단계; 상기 각 화소영역의 박막트랜지스터 형성영역과 스토리지 커패시터 형성영역에 섬 모양으로 복수개의 제1반도체층과 제2반도체층을 형성하는 단계; 상기 각 제1, 제2반도체층을 포함한 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막 위에 복수개의 게이트 라인 및 상기 제2반도체층에 연결되도록 데이타 라인 형성영역에 복수개의 제1금라인을 형성하는 단계; 상기 게이트라인 및 제1금속라인을 마스크로 이용하여 상기 제1, 제2반도체층(2,2)에 불순물을 이온주입하여 박막트랜지스터이러 소오스/드레인 영역 및 스토리지 커패시터의 하부전극을 형성하는 단계; 상기 기판전면에 제1층간 절연막을 형성한 후, 상기 소오스 영역, 제2반도체 및 제1금속랑니위에 콘택홀을 형성하는 단계; 상기 소오스 영역에 연결되도록 데이타 라인을 형성함과 동시에 상기 동일열의 제2반도체층 및 제1금속라인(5a)이 서로 연결되도록 제2금속라인을 형성하는 단계; 상기 기판전면에 제2층간 절연막을 형성하고, 화소영역상의 제1, 2층간절연막을 제거하는 단계; 상기 드레인 영역상이러 게이트 절연막을 일부분 제거하여 콘택홀을 형성하는 단계; 상기 드레인 영역에 콘택 홀을 갖도록 화소영역을 제외한 부분에 제2층간절연막을 형성하는 단계; 그리고 상기 드레인 영역과 연결되고 상기 제2반도체층에 겹치도록 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  5. 제4항에 있어서, 게이트 절연막과 제1, 제2층간절연막은 식각 선택비가 큰 절연막을 사용함을 특징으로 하는 액정표시장치의 제조방법.
  6. 제5항에 있어서, 게이트 절연막으로 질화말을 사용하고 제1, 제2층간 절연막으로 산화막을 사용하거나 그 반대로 사용함을 특징으로 하는 액정표시장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000674A 1996-01-15 1996-01-15 액정표시장치의 구조 및 제조방법 KR100192234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000674A KR100192234B1 (ko) 1996-01-15 1996-01-15 액정표시장치의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000674A KR100192234B1 (ko) 1996-01-15 1996-01-15 액정표시장치의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR970059799A true KR970059799A (ko) 1997-08-12
KR100192234B1 KR100192234B1 (ko) 1999-06-15

Family

ID=19449435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000674A KR100192234B1 (ko) 1996-01-15 1996-01-15 액정표시장치의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR100192234B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305524B1 (ko) * 1997-09-18 2002-10-04 가부시끼가이샤 도시바 플랫패널의제조방법
KR100493976B1 (ko) * 1996-06-18 2005-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터
KR100837884B1 (ko) * 2001-12-31 2008-06-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR101254227B1 (ko) * 2006-08-29 2013-04-19 삼성디스플레이 주식회사 표시패널

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493976B1 (ko) * 1996-06-18 2005-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터
KR100305524B1 (ko) * 1997-09-18 2002-10-04 가부시끼가이샤 도시바 플랫패널의제조방법
KR100837884B1 (ko) * 2001-12-31 2008-06-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR101254227B1 (ko) * 2006-08-29 2013-04-19 삼성디스플레이 주식회사 표시패널

Also Published As

Publication number Publication date
KR100192234B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR960015929A (ko) 반도체장치 및 그 제조공정
KR950019870A (ko) 신호 라인과 픽셀 전극 사이의 단락 회로를 방지할 수 있는 액정표시(lcd) 장치 및 이의 제조 방법
KR970011969A (ko) 박막트랜지스터-액정표시장치 및 제조방법
KR970076033A (ko) 액정표시장치의 제조방법
US7170092B2 (en) Flat panel display and fabrication method thereof
KR940015576A (ko) 액정표시장치 제조방법
KR860003658A (ko) 반도체 기억장치의 제조방법
KR970059797A (ko) 액정표시장치의 제조방법
KR970007423A (ko) 액정표시소자의 리페어구조 및 이의 형성방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR970059801A (ko) 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법
KR890012400A (ko) 트랜치를 갖는 반도체 장치와 그의 제조방법
KR960001851A (ko) 박막트랜지스터 어레이 및 액정표시장치
KR960001841A (ko) 액정표시장치의 제조방법
KR970054502A (ko) 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR970060521A (ko) 티에프티-엘씨디(tft-lcd) 제조방법
JPH05249485A (ja) スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ
KR970016715A (ko) 액정표시장치의 구조 및 제조방법
KR970016714A (ko) 액정표시장치의 제조방법
KR960024590A (ko) 배선간 쇼트 회로 방지 기능을 갖는 액정 디스플레이 및 그 제조 방법
KR940000911A (ko) 액정표시소자 및 제조방법
KR970022415A (ko) 액정표시 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee