KR20020089982A - 액정표시소자 패널의 제조방법 - Google Patents
액정표시소자 패널의 제조방법 Download PDFInfo
- Publication number
- KR20020089982A KR20020089982A KR1020010029092A KR20010029092A KR20020089982A KR 20020089982 A KR20020089982 A KR 20020089982A KR 1020010029092 A KR1020010029092 A KR 1020010029092A KR 20010029092 A KR20010029092 A KR 20010029092A KR 20020089982 A KR20020089982 A KR 20020089982A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- forming
- gate
- source
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 20
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 62
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229910052779 Neodymium Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000006722 reduction reaction Methods 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000011651 chromium Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Abstract
본 발명은 알루미늄 전극과 투명전도막의 접촉저항을 감소시킬 수 있는 액정표시소자 패널의 제조방법에 관한 것이다.
본 발명의 액정표시소자 패널의 제조방법은 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와, 상기 게이트 전극상에 게이트 절연막을 형성하고, 상기 박막트랜지스터 영역에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와, 상기 기판 전면에 보호막을 형성한 후, 상기 게이트 패드 영역의 게이트 전극 및 박막트랜지스터 영역의 소오스/드레인 전극이 소정부분 노출되도록 콘택홀을 형성하는 단계와, 상기 기판을 노블 금속이 포함된 용액에 담가 상기 노출된 게이트 전극 및 소오스/드레인 전극에 베리어층을 형성하는 단계와, 상기 베리어층을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 액정표시소자 패널의 제조방법에 관한 것으로, 특히 알루미늄 전극과 투명전도막의 접촉저항을 감소시킬 수 있는 액정표시소자 패널의 제조방법에 관한 것이다.
평판표시장치(Flat Panel Display)의 일종인 LCD(Liquid Crystal Display)는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치로서, 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전성(Ferro Electric) LCD 등으로 나누어지고, 화소의 스위칭 소자인 TFT를 각 화소마다 내장하는 TFT LCD 등이 사용되고 있다.
이러한 LCD는 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 TFT-LCD가 주목받고 있다.
상기의 LCD는 각각 투명전극 패턴들이 형성되어 있는 상·하측 기판의 사이에 액정이 밀봉되어 있는 형태로 구성되는데, 상기의 LCD는 석영이나 유리 또는 플라스틱 필름 등과 같은 투명 재질의 상·하측 기판상에 ITO(Indium Thin Oxide)나 SnO2등의 화소전극과 공통전극이 되는 투명전극 패턴과, 상기 투명전극 패턴의 단락을 방지하기 위한 보호막과, 액정을 일정 방향으로 배열시키기 위한 배향막이 형성되어 있다. 여기서 상기 배향막은 방향성을 주기 위하여 원통형의 코아에 천이 감겨 있는 러빙 롤로 러빙을 실시하여 일정 방향의 골들이 형성되어 있으며, 상기하측 액정기판에는 칼라 필터가 형성되어 있다.
또한 상기 상·하측 기판은 일정한 셀갭을 갖고 실 패턴에 의해 봉합되어 있으며, 상기 상·하측 기판 사이의 셀갭에는 액정이 밀봉되어 있다.
상기의 LCD는 독립적으로 화면을 나타내지 못하고 발광소자 예를 들어, EL(Electro Luminescence) 소자나 발광 다이오드(Light Emitting Diode) 판넬 또는 냉음극선관(Cold Cathode Fluorescence Lamp) 등의 광원을 구비하는 모듈의 형태로 사용되며, 바탕색과 액정 구동 시의 색으로 화면을 구성한다.
여기서, TFT-LCD는 하측기판에 형성되어 있는 각 화소전극의 일측에 화소전극을 스위칭하는 TFT가 형성되어 있으며, 상기 TFT는 실리콘을 채널층으로하여 게이트가 채널층의 하부에 형성되는 저부 게이트형과 그 반대인 상부 게이트형이 있다.
이하, 첨부된 도면을 참조하여 종래의 액정표시소자 패널의 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1e는 종래의 BCE 타입의 박막 트랜지스터의 어레이를 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 투명한 하부 절연기판(10)상에 제 1 마스크 공정을 이용하여 박막 트랜지스터 영역 및 게이트 패드 영역에 게이트 전극(11a,11b)을 형성한다. 이때, 상기 게이트 전극(11a,11b)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
즉, MoW를 사용한 게이트 전극은 최근 대화면 및 고화질화의 경향에 따른 RC타임 딜레이(RC time delay) 문제로 소자의 게이트 전극으로 적용이 불가능하다. 즉, 비저항이 주요 원인인 RC 타임 딜레이 문제를 해결할 수 있는 대체 금속으로 구리(Cu), 은(Ag) 및 알루미늄(Al) 등이 제시되었으나, Cu와 Ag은 식각 및 단가 측면에서 부적합하여 알루미늄 또는 알루미늄 합금을 사용한다.
도 1b에 도시한 바와 같이 상기 게이트 전극(11a,11b)을 포함한 기판(10) 전면에 게이트 절연막(12)을 형성한 후, 상기 게이트 절연막(12)상에 비정질 실리콘 재질의 반도체층(13)과 n+반도체층(예컨대, n+비정질 실리콘층이나 미세 결정질 실리콘층)(14)을 순차적으로 증착한다.
이어, 제 2 마스크 공정을 이용하여 상기 박막 트랜지스터 영역에만 남도록 상기 반도체층(13)과 n+반도체층(14)을 선택적으로 식각 제거하고, 상기 반도체층(13)이 소정부분 노출되도록 n+반도체층(14)을 선택적으로 식각하여 액티브 패턴을 형성한다.
도 1c에 도시한 바와 같이 상기 n+반도체층(14)을 포함한 전면에 제 1 금속층을 증착한 후, 제 3 마스크를 공정을 이용하여 상기 박막 트랜지스터 영역의 n+반도체층(14)상에 남도록 상기 제 1 금속층을 식각하여 소오스/드레인 전극(15)을 형성한다. 이때, 상기 소오스/드레인 전극(15)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
도 1d에 도시한 바와 같이 상기 소오스/드레인 전극(15)을 포함한 전면에 보호막(16)을 형성하고, 제 4 마스크 공정을 이용하여 상기 소오스 전극(15) 및 게이트 패드 영역의 게이트 전극(11b)이 노출되도록 상기 보호막(16)과 게이트 절연막(12)을 선택적으로 식각하여 복수개의 콘택홀(17a,17b)을 형성한다.
이어, 상기 콘택홀(17a,17b)을 포함한 전면에 제 2 금속층을 증착하고, 상기 콘택홀(17a,17b)내부에만 남도록 선택적으로 식각 제거하여 베리어층(18)을 형성한다. 이때, 상기 베리어층(18)은 몰리브덴(Mo) 또는 크롬(Cr)이다.
도 1e에 도시한 바와 같이 상기 콘택홀(17a,17b)에 형성된 상기 베리어층(18)을 포함한 보호막(16)상에 ITO 물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 ITO 물질을 선택적으로 식각하여 픽셀전극(19)을 형성한다.
그러나 상기와 같은 종래의 액정표시소자 패널의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
게이트 전극과 소오스/드레인 전극상에 Mo 또는 Cr과 같은 베리어층을 형성하므로 습식 또는 건식식각시 단일막보다 우수한 식각 프로파일(profile)을 가지기 어렵고, 건식식각시 여러 번에 걸쳐 식각 해야한다.
따라서, 단일막 게이트 전극을 사용할 때보다 단가 및 생산성 측면에서 매우 비효율적인다.
그리고 Mo 또는 Cr과 같은 금속층은 저항력이 높아 게이트 전극과 소오스/드레인 전극의 사이즈를 크게 형성해야하므로 개구율이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 알루미늄또는 알루미늄 합금의 단일막 게이트 전극 및 소오스/드레인 전극을 사용하여 투명전도막과의 접합 특성을 향상시켜 접합저항을 감소시킬 수 있는 액정표시소자 패널의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 BCE 타입의 박막 트랜지스터의 어레이를 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 BCE 타입의 박막트랜지스터 어레이를 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 101a,101b : 게이트 전극
102 : 게이트 절연막 103 : 반도체층
104 : n+반도체층 105 : 소오스/드레인 전극
106 : 보호막 107a,107b : 콘택홀
108 : 베리어층 109 : 픽셀전극
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자 패널의 제조방법은 BCE 타입의 액정표시소자 패널의 제조방법에 있어서, 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와, 상기 게이트 전극상에 게이트 절연막을 형성하고, 상기 박막트랜지스터 영역에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와, 상기 기판 전면에 보호막을 형성한 후, 상기 게이트 패드 영역의 게이트 전극 및 박막트랜지스터 영역의 소오스/드레인 전극이 소정부분 노출되도록 콘택홀을 형성하는 단계와, 상기 기판을 노블 금속이 포함된 용액에 담가 상기 노출된 게이트 전극 및 소오스/드레인 전극에 베리어층을 형성하는 단계와, 상기 베리어층을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 게이트 전극 및 소오스/드레인 전극은 알루미늄 또는 알루미늄 합금인 것이 바람직하다.
또한, 상기 게이트 전극과 소오스/드레인 전극은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것이 바람직하다.
또한, 상기 게이트 전극과 소오스/드레인 전극은 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 하나라도 포함한 것이 바람직하다.
또한, 상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 at％ 이하의 합금을 사용하는 것이 바람직하다.
또한, 상기 노블 금속이 포함된 용액은 팔라듐인 것이 바람직하다.
또한, 상기 노블 금속이 포함된 용액에 의해 용해질의 온도는 25∼80℃인 것이 바람직하다.
또한, 상기 노블 금속이 포함된 용액의 농도는 0.05∼0.5mole／ℓ인 것이 바람직하다.
또한, 상기 베리어층 형성후, 열처리 공정을 실시하는 것을 더 포함하는 것이 바람직하다.
또한, 상기 픽셀전극은 결정질 ITO, 비정질 ITO, IXO(IZO) 막을 사용하는 것이 바람직하다.
또한, 상기 픽셀전극의 두께는 100∼2000Å인 것이 바람직하다.
또한, 상기 픽셀전극의 형성온도는 25∼230℃인 것이 바람직하다.
또한, 상기 픽셀전극 형성 후, 열처리 공정을 실시하는 것이 바람직하다.
또한, 상기 열처리 공정은 280℃ 이하로 실시하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 액정표시소자 패널의 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 BCE 타입의 박막트랜지스터 어레이를 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 투명한 하부 절연기판(100)상에 제 1 마스크 공정을 이용하여 박막 트랜지스터 영역 및 게이트 패드 영역에 게이트 전극(101a,101b)을 형성한다. 이때, 상기 게이트 전극(101a,101b)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
여기서, 상기 알루미늄 합금은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나를 사용한다.
또한, 상기 알루미늄 합금이 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 하나라도 포함한다.
한편, 상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 at％ 이하의 합금을 사용한다.
도 2b에 도시한 바와 같이 상기 게이트 전극(101a,101b)을 포함한 기판(100) 전면에 게이트 절연막(102)을 형성한 후, 상기 게이트 절연막(102)상에 비정질 실리콘 재질의 반도체층(103)과 n+반도체층(예컨대, n+비정질 실리콘층이나 미세 결정질 실리콘층)(104)을 순차적으로 증착한다.
이어, 제 2 마스크 공정을 이용하여 상기 박막 트랜지스터 영역에만 남도록상기 반도체층(103)과 n+반도체층(104)을 선택적으로 식각 제거하고, 상기 반도체층(103)이 소정부분 노출되도록 n+반도체층(104)을 선택적으로 식각하여 액티브 패턴을 형성한다.
도 2c에 도시한 바와 같이 상기 n+반도체층(104)을 포함한 전면에 제 1 금속층을 증착한 후, 제 3 마스크를 공정을 이용하여 상기 박막 트랜지스터 영역의 n+반도체층(104)상에 남도록 상기 제 1 금속층을 식각하여 소오스/드레인 전극(105)을 형성한다. 이때, 상기 소오스/드레인 전극(105)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
여기서, 상기 알루미늄 합금은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나를 사용한다.
또한, 상기 알루미늄 합금이 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 하나라도 포함한다.
한편, 상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 at％ 이하의 합금을 사용한다.
도 2d에 도시한 바와 같이 상기 소오스/드레인 전극(105)을 포함한 전면에 보호막(106)을 형성하고, 제 4 마스크 공정을 이용하여 상기 소오스 전극(105) 및게이트 패드 영역의 게이트 전극(101b)이 노출되도록 상기 보호막(106)과 게이트 절연막(102)을 선택적으로 식각하여 복수개의 콘택홀(107a,107b)을 형성한다.
이어, 상기와 같이 형성된 기판(100)을 노블 금속(Noble metal)이 포함된 용액(Solution)에 담가 상기 콘택홀(107a,107b)에 의해 노출된 게이트 전극(101b)과 소오스/드레인 전극(105)에 베리어층(108)을 형성한 후, 열처리 공정을 실시한다. 이때, 상기 노블 금속이 포함된 용액은 팔라듐이고, 농도는 0.05∼0.5mole／ℓ이다.
그리고 상기 노블 금속을 포함하는 용액에 의한 용해질의 온도는 25∼80℃이고, 상기 기판(100)을 노블 금속이 포함된 용액에 담그는 시간은 1∼10분이다.
즉, 상기 알루미늄 또는 알루미늄 합금의 게이트 전극(101b) 및 소오스/드레인 전극(105)은 노블 금속 이온보다 전자를 방출하려는 경향이 크므로, 상기 게이트 전극(101b) 및 소오스/드레인 전극(105)은 산화되어 노블 금속 용액으로 녹아 들어가는 반면, 노블 금속 이온은 알루미늄으로부터 방출된 전자를 받아 환원된다.
이는 알루미늄 이온화도가 노블 금속보다 크므로 알루미늄 전극을 노블 금속이 포함한 용액에 담글 때, 노블 금속 이온과 알루미늄 금속의 반응이 알루미늄 전극 표면에서 일어난다. 따라서, 이러한 반응에 의해 상기 게이트 전극(101b) 및 소오스/드레인 전극(105)에 베리어층(108)이 형성된다.
도 2e에 도시한 바와 같이 상기 베리어층(108)을 포함한 보호막(106)상에 ITO 물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 ITO 물질을 선택적으로 식각하여 픽셀전극(109)을 형성한다.
이때, 상기 픽셀전극(109)은 결정질 ITO, 비정질 ITO, IXO(IZO) 막을 사용하고, 두께는 100∼2000Å이다.
그리고 상기 픽셀전극(109)의 형성온도는 25∼230℃이다.
한편, 상기 픽셀전극(109) 형성 후, 열처리 공정을 280℃ 이하로 실시한다.
이상에서 설명한 바와 같이 본 발명의 액정표시소자 패널의 제조방법에 의하면, 저저항 금속인 알루미늄 또느 알루미늄 합금 계열을 전극상에 산화/환원 반응을 이용하여 베리어층을 형성하므로 투명전도막과의 접합 특성을 향상시킬 수 있다.
따라서, 저저항 금속 계열의 전극과 투명전도막의 접합저항을 감소시킨 단일막 구조의 전극을 형성할 수 있으므로 공정을 단순화할 수 있다.
Claims (15)
- 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와;상기 게이트 전극상에 게이트 절연막을 형성하고, 상기 박막트랜지스터 영역에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와;상기 기판 전면에 보호막을 형성한 후, 상기 게이트 패드 영역의 게이트 전극 및 박막트랜지스터 영역의 소오스/드레인 전극이 소정부분 노출되도록 콘택홀을 형성하는 단계와;상기 기판을 노블 금속이 포함된 용액에 담가 상기 노출된 게이트 전극 및 소오스/드레인 전극에 베리어층을 형성하는 단계와;상기 베리어층을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극 및 소오스/드레인 전극은 알루미늄 및 알루미늄 합금중 어느 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극과 소오스/드레인 전극은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극과 소오스/드레인 전극은 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 3 항 내지 제 4 항에 있어서,상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 wt％ 이하의 합금을 사용하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 노블 금속이 포함된 용액은 팔라듐인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항과 제 6 항에 있어서,상기 노블 금속이 포함된 용액에 의해 용해질의 온도는 25∼80℃인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항과 제 6 항에 있어서,상기 노블 금속이 포함된 용액의 농도는 0.05∼0.5mole／ℓ인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 기판을 노블 금속이 포함된 용액에 담그는 시간은 1∼10분인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 베리어층 형성후, 추가로 열처리 공정을 실시하는 것을 더 포함하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극은 결정질 ITO, 비정질 ITO 및 IXO(IZO)막 중의 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극의 두께는 100∼2000Å인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극의 형성온도는 25∼230℃인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극 형성 후, 추가로 열처리 공정을 실시하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 14 항에 있어서,상기 열처리 공정은 280℃ 이하로 실시하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029092A KR20020089982A (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029092A KR20020089982A (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020089982A true KR20020089982A (ko) | 2002-11-30 |
Family
ID=27706538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010029092A KR20020089982A (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020089982A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100845705B1 (ko) * | 2006-05-31 | 2008-07-10 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| KR100857480B1 (ko) * | 2006-05-26 | 2008-09-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스 및 액티브 매트릭스형 표시장치 |
| US8088259B2 (en) | 2005-02-17 | 2012-01-03 | Kabushiki Kaisha Kobe Seiko Sho | Display device and sputtering target for producing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
| KR950012754A (ko) * | 1993-10-13 | 1995-05-16 | 이주현 | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
| KR20000043044A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| JP2000315727A (ja) * | 1999-03-02 | 2000-11-14 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR20010004710A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| KR20010004973A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
-
2001
- 2001-05-25 KR KR1020010029092A patent/KR20020089982A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
| KR950012754A (ko) * | 1993-10-13 | 1995-05-16 | 이주현 | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
| KR20000043044A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| JP2000315727A (ja) * | 1999-03-02 | 2000-11-14 | Rohm Co Ltd | 半導体装置の製造方法 |
| KR20010004710A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| KR20010004973A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8088259B2 (en) | 2005-02-17 | 2012-01-03 | Kabushiki Kaisha Kobe Seiko Sho | Display device and sputtering target for producing the same |
| US8350303B2 (en) | 2005-02-17 | 2013-01-08 | Kobe Steel, Ltd. | Display device and sputtering target for producing the same |
| KR100857480B1 (ko) * | 2006-05-26 | 2008-09-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스 및 액티브 매트릭스형 표시장치 |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| KR100845705B1 (ko) * | 2006-05-31 | 2008-07-10 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| US7781767B2 (en) | 2006-05-31 | 2010-08-24 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101002521B1 (ko) | Ａｌ합금막을 이용한 저접촉 전기 저항형 전극 및 그 제조방법 및 표시 장치 | |
| US7336324B2 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
| JP2014067057A (ja) | 表示装置 | |
| JP2798066B2 (ja) | 薄膜トランジスター、その製造方法および表示装置 | |
| KR20010046141A (ko) | 박막 트랜지스터 및 배선 제조방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| KR100487899B1 (ko) | 반투과형 액정표시장치 및 그 제조방법 | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050064400A (ko) | 액정표시소자 및 그 제조방법 | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| KR20020089982A (ko) | 액정표시소자 패널의 제조방법 | |
| US6869833B1 (en) | Method of manufacturing a thin film transistor of a liquid crystal display | |
| KR100303711B1 (ko) | 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및 | |
| KR100701657B1 (ko) | 액정표시소자 패널의 제조방법 | |
| KR100446384B1 (ko) | 박막트랜지스터 어레이의 제조방법 | |
| KR19980023377A (ko) | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 | |
| JP4112168B2 (ja) | 半導体装置およびその作製方法 | |
| KR100412121B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR19980023376A (ko) | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 | |
| KR100928493B1 (ko) | 박막트랜지스터의 형성방법 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20040013209A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100803565B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| CN114497079A (zh) | 薄膜晶体管、制作方法、驱动方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |