KR19980023376A - 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 - Google Patents

박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR19980023376A
KR19980023376A KR1019960042860A KR19960042860A KR19980023376A KR 19980023376 A KR19980023376 A KR 19980023376A KR 1019960042860 A KR1019960042860 A KR 1019960042860A KR 19960042860 A KR19960042860 A KR 19960042860A KR 19980023376 A KR19980023376 A KR 19980023376A
Authority
KR
South Korea
Prior art keywords
tft
metal layer
metal
silicide
lcd according
Prior art date
Application number
KR1019960042860A
Other languages
English (en)
Inventor
김철하
Original Assignee
엄길용
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄길용, 오리온전기 주식회사 filed Critical 엄길용
Priority to KR1019960042860A priority Critical patent/KR19980023376A/ko
Publication of KR19980023376A publication Critical patent/KR19980023376A/ko

Links

Abstract

본 발명은 TFT-LCD의 TFT 제조방법에 관한 것으로, 상부 게이트형 TFT에서 채널이 되는 반도체층 패턴 상에 게이트전극이 되는 도전층 패턴을 형성하되, 이중으로 형성하며, 상부는 실리사이드 가능한 금속으로 형성하며, 상부 금속을 실리사이드화시켜 부피를 증가시킨 후, 이를 이온주입 마스크로 하여 그 양측의 반도체층 패턴에 소오스/드레인 영역을 형성하였으므로, 실리사이드에 의해 상측 금속층의 부피가 증가되어 이를 이온주입 마스크로 형성되는 소오스/드레인 영역에서 오프셋 영역이 형성되어 채널 영역에서의 누설 전류가 감소되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
본 발명은 박막 트랜지스터(Thin Film Transistor; 이하 TFT라 칭함)를 화소의 스위칭 소자로 사용하는 TFT형 액정표시장치(Liquid Crystal Display; 이하 LCD라 칭함)의 TFT 제조방법에 관한 것으로서, 특히 게이트전극이 채널의 상측에 형성되는 상부 게이트(top gate)형 TFT에서 게이트 전극을 이중 금속층으로 형성하되, 상부 금속층은 실리사이드 가능한 금속으로 형성하고, 이를 실리사이드화시켜 부피를 증가시킨 후, 게이트전극 양측의 반도체층 패턴에 소오스/드레인 영역을 형성하므로서 채널 영역의 양측으로 저농도로 불순물을 포함하는 오프셋(off-set) 영역을 형성하여 소자의 누설 전류를 감소시켜 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 TFT-LCD의 TFT 제조방법에 관하 것이다.
평판표시장치(Flat Panel Display)의 일종인 LCD는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정(Liquid Crystal)에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치로서, 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전성 LCD(Ferroelectric LCD) 등으로 나누어지고, 화소의 스위칭 소자인 TFT를 각 화소마다 내장하는 TFT LCD 등이 사용되고 있다.
이러한 LCD는 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 TFT-LCD가 주목받고 있다.
상기의 LCD는 각각 투명전극 패턴들이 형성되어 있는 상. 하측 기판의 사이에 액정이 밀봉되어 있는 형태로 구성되는데, 상기의 LCD는 석영이나 유리 또는 플라스틱 필름 등과 같은 투명 재질의 상.하측기판 상에 인듐.틴.옥사이드(indium thin oxide; 이하 ITO라 칭함)나 SnO2등으로된 화소전극과 공통전극이 되는 투명전극 패턴과, 상기 투명전극 패턴의 단락을 방지하기 위한 보호막과, 액정을 일정 방향으로 배열시키기 위한 배향막이 형성되어 있다. 여기서 상기 배향막은 방향성을 주기 위하여 원통형의 코아에 천이 감겨 있는 러빙 롤로 러빙을 실시하여 일정 방향의 골들이 형성되어 있으며, 상기 하측 액정기판에는 칼라 필터가 형성되어 있다.
또한 상기 상.하측기판은 일정한 셀갭을 갖고 실패턴에 의해 봉합되어 있으며, 상기 상.하측기판 사이의 셀갭에는 액정이 밀봉되어 있다.
상기의 LCD는 독립적으로 화면을 나타내지 못하고 발광 소자, 예를 들어 이.엘(electroluminescence; EL) 소자나 발광 다이오드(light emitting diode) 판넬 또는 냉음극선관(Cold Cathode Fluorescence Lamp) 등의 광원을 구비하는 모듈의 형태로 사용되며, 바탕색과 액정 구동 시의 색으로 화면을 구성한다.
여기서 TFT-LCD는 하측기판에 형성되어 있는 각 화소전극의 일측에 화소전극을 스위칭하는 TFT가 형성되어 있으며, 상기의 TFT는 실리콘을 채널층으로하여 게이트가 채널 층의 하부에 형성되는 저부 게이트형과 그 반대인 상부 게이트형이 있다.
도 1은 종래 기술에 따른 TFT-LCD의 TFT 부분 단면도로서, 상부 게이트형의 예이다.
먼저, 투명한 기판(10)상에 채널이 되는 반도체층 패턴(11)이 형성되어 있고, 상기 구조의 전표면에 게이트 절연막(12)이 형성되어 있고, 상기 반도체층 패턴(11)의 중앙 부분 상측에 금속 재질의 게이트전극(13)이 형성되어 있으며, 상기 게이트전극(13) 양측의 반도체층 패턴(11)에 소오스/드레인 영역(14)이 형성되어 있다.
또한 상기 구조의 전표면에는 상기 소오스/드레인 영역(14)을 노출시키는 콘택홀(16)을 구비하는 층간절연막(15)이 형성되어 있고, 상기 콘택홀(16)을 통하여 소오스/드레인 영역(14)과 접촉되는 소오스/드레인전극(17)이 형성되어 있으며, 상기 구조의 전표면에 보호막(18)이 형성되어 있다.
상기와 같은 종래 기술에 따른 TFT-LCD용 TFT는 게이트전극 하부의 채널 영역이 게이트전극 양단과 인접되어 있어 이 부분에서의 누설 전류로 인하여 소자 동작의 신뢰성이 떨어지고, 심한 경우에는 불량 처리되어 수율이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 상부 게이트형 TFT에서 게이트 전극을 이중 금속층 패턴으로 형성하되, 상부 금속층은 실리사이드가 가능한 금속으로 형성하여 실라사이드에 의한 부피 증가를 이용하여 게이트전극 양측의 채널 영역에 오프셋 영역을 형성하여 게이트전극 하부에서의 누설 전류를 감소시켜 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 TFT-LCD의 TFT 제조방법을 제공함에 있다.
도1은 종래 기술에 따른 TFT-LCD의 TFT 부분 단면도.
도2a 내지 도2e는 본 발명에 따른 TFT-LCD의 TFT 제조 공정도.
*도면의 주요 부분에 대한 부호의 설명*
10: 기판11: 반도체층 패턴
12: 게이트 절연막13: 게이트전극
14: 소오스/드레인 영역15: 층간절연막
16: 콘택홀18: 보호막
17: 소오스/드레인 전극19: 제1금속층
20: 제2금속층21: 감광막 패턴
22: 실리콘층23: 실리사이드층
24: 오프셋 영역
상기와 같은 목적을 달성하기 위한 본 발명에 따른 TFT-LCD의 TFT 제조 방법의 특징은, 투명기판 상에 채널이 되는 반도체층 패턴을 형성하는 공정과, 상기 구조의 전표면에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 실리사이드가 되지 않는 금속으로 제1금속층을 형성하는 공정과, 상기 제1금속층상에 실리사이드 가능한 금속으로 제2금속층을 형성하는 공정과, 상기 제2 및 제1금속층을 패턴닝하여 제1 및 제2금속층 패턴으로 된 게이트 전극을 형성하는 공정과, 상기 제2금속층 패턴을 실리사이드화시켜 부피가 증가된 실리사이드층을 형성하는 공정과, 상기 실리사이드층을 마스크로 그 양측 하부의 반도체층 패턴에 소오스/드레인 영역을 형성하되, 상기 제1금속층 패턴에 대해서는 오프셋 영역을 갖도록 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 TFT-LCD의 TFT 제조방법을 관하여 첨부 도면을 참조하여 상세히 설명한다.
도2a 내지 도2e는 본 발명에 따른 TFT-LCD의 TFT 제조 공정도로서, 상부 게이트형 TFT의 예이다.
먼저, 투명 재질, 예를 들어 석영이나 유리 또는 플라스틱 등으로 된 기판(10)상에 채널이 되는 반도체층 패턴(11)을 다결정이나 비정질 또는 마이크로 크리스탈(μ-C) 실리콘으로 소정 형상, 예를 들어 직사각 형상으로 형성한 후, 상기 구조의 전표면에 게이트 절연막(12)을 산화막 또는 질화막 등으로 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 방법으로 형성하고, 상기 게이트 절연막(12)상에 게이트전극이 되는 제1 및 제2금속층(19), (20)을 순차적으로 형성한다. 이때 상기 제1금속층(19)은 실리사이드가 되지 않은 금속, 예를 들어 Al, Cu, Ag 또는 Pb 등의 합금으로 1000∼3000Å 정도 두께로 형성하며, 상기 제2 금속층(20)은 실리사이드가 가능한 금속, 예를 들어 Cr, W, Ti, Ta, Mo, Nb 등의 금속 재질로 스퍼터링 등의 방법으로 3000∼5000Å 정도 두께로 형성한다. (도2a 참조).
그 다음 상기 제2금속층(20)상에 게이트전극 패턴닝용 마스크인 감광막 패턴(21)을 형성하고, 상기 감광막 패턴(21)에 의해 노출되어 있는 제2 및 제1금속층(20), (19)을 건식 또는 습식 식각 방법으로 제거하여 제1 및 제2금속층(19), (20) 패턴을 형성한다. (도2b 참조).
그 후, 상기 감광막 패턴(21)을 제거하고, 상기 구조의 전표면에 실리사이드용 실리콘층(22)을 다결정 또는 비정질로 형성한다. 이때 상기 실리콘층(22)의 두께는 상기 제2금속층(20)과 반응하는 정도의 두께를 고려하여 형성한다. (도2c 참조).
그 다음 상기 구조의 기판(10)을 소정의 온도, 예를 들어 300∼1000℃까지 열처리하여 상기 실리콘층(22)과 제2금속층(20) 패턴을 실리사이드화 반응시켜 실리사이드층(23)을 형성하고, 나머지 부분의 실리콘층(22)을 제거한다. 이때 상기 실리사이드층(23)은 실리사이드화 공정에서 부피가 증가되어 제1금속층(19) 패턴의 상부에서 버섯 머리 형상을 이룬다.
그 후, 상기 실리사이드층(23)을 마스크로 그 양측 하부의 반도체층 패턴(11)에 As나 P 또는 B 등의 불순물을 이온주입하여 소오스/드레인 영역(14)을 형성한다. 이때 상기 실리사이드(23)이 제1금속층(19) 패턴에 비해 부피가 증가되어 있으므로 상기 소오스/드레인 영역(14) 양측으로 오프셋 영역(24)이 형성되어 TFT의 누설 전류가 감소되는데, 상기 오프셋 영역(24)의 폭은 실리사이드층(23)의 팽창된 부피 만큼으로서 그 폭은, 예를 들어 100Å∼3μm 정도 되도록 한다. (도2d 참조).
그 다음 상기 소오스/드레인 영역(14)을 노출시키는 콘택홀(16)을 구비하는 층간절연막(15)을 형성하고, 상기 콘택홀(16)을 통하여 소오스/드레인 영역(14)과 접촉되는 소오스/드레인전극(17)을 형성한 후, 상기 구조의 전표면에 보호막(18)을 형성한다. (도2e 참조).
그 후, 도시되어 있지는 않으나, 상기 보호막상에 칼라 필터와 배향막 등을 형성하여 TFT-LCD의 하측기판을 완성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 TFT-LCD의 TFT 제조방법은 상부 게이트형 TFT에서 채널이 되는 반도체층 패턴 상에 게이트 전극을 이중막으로 형성하되 상부 금속층은 실리사이드 가능한 금속으로 형성하고, 이중 금속층을 게이트전극 마스크로 패턴닝한 후에 상부 금속층을 실리사이드 반응시켜 부피를 팽창시킨 후, 이를 마스크로 반도체층 패턴에 이온을 주입하여 소오스/드레인 영역을 형성하여 채널 양측에 불순물 농도가 낮은 오프셋 영역을 형성하였으므로, 채널 영역에서의 누설 전류가 감소되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (10)

  1. 투명기판 상에 채널이 되는 반도체층 패턴을 형성하는 공정과,
    상기 구조의 전표면에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막상에 실리사이드가 되지 않는 금속으로 제1금속층을 형성하는 공정과,
    상기 제1금속층상에 실리사이드 가능한 금속으로 제2금속층을 형성하는 공정과,
    상기 제2 및 제1금속층을 패턴닝하여 제1 및 제2금속층 패턴으로된 게이트 전극을 형성하는 공정과,
    상기 제2금속층 패턴을 실리사이드화시켜 부피가 증가된 실리사이드층을 형성하는 공정과,
    상기 실리사이드층을 마스크로 그 양측 하부의 반도체층 패턴에 소오스/드레인 영역을 형성하되, 상기 제1금속층 패턴에 대해서는 오프셋 영역을 갖도록 형성하는 공정을 구비하는 TFT-LCD의 TFT 제조방법.
  2. 제1항에 있어서, 상기 기판을 석영이나 유리 또는 플라스틱으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로하는 TFT-LCD의 TFT 제조방법.
  3. 제1항에 있어서, 상기 반도체층 패턴을 다결정이나 비정질 또는 마이크로 크리스탈 실리콘으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  4. 제1항에 있어서, 상기 게이트 절연막을 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  5. 제1항에 있어서, 상기 제1금속층을 Al, W, Ag, Pb 합금으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  6. 제1항에 있어서, 상기 제1금속층을 1000∼3000Å 두께로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  7. 제1항에 있어서, 상기 제2금속층을 Cr, W, Ti, Ta, Mo, Nb로 이루어지는 군에서 임의로 선택되는 하나의 금속으로 형성되는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  8. 제1항에 있어서, 상기 제2금속층을 1000∼3000Å 두께로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  9. 제1항에 있어서, 상기 소오스/드레인 영역을 As, P 또는 B 중 어느 하나의 불순물로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
  10. 제1항에 있어서, 상기 오프셋 영역을 100Å∼3㎛ 폭으로 형성하는 것을 특징으로 하는 TFT-LCD의 TFT 제조방법.
KR1019960042860A 1996-09-30 1996-09-30 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 KR19980023376A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960042860A KR19980023376A (ko) 1996-09-30 1996-09-30 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960042860A KR19980023376A (ko) 1996-09-30 1996-09-30 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR19980023376A true KR19980023376A (ko) 1998-07-06

Family

ID=66325902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042860A KR19980023376A (ko) 1996-09-30 1996-09-30 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR19980023376A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612987B1 (ko) * 1998-07-21 2007-03-02 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100720445B1 (ko) * 2002-08-23 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자의 콘택 배선 및 그 형성방법
US7642143B2 (en) 2006-12-07 2010-01-05 Electronics And Telecommunications Research Institute Method of fabricating thin film transistor having multilayer structure and active matrix display device including the thin film transistor
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10580800B2 (en) 2013-05-31 2020-03-03 Samsung Display Co., Ltd. Thin film transistor and organic light emitting diode display including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612987B1 (ko) * 1998-07-21 2007-03-02 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100720445B1 (ko) * 2002-08-23 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자의 콘택 배선 및 그 형성방법
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8373166B2 (en) 2003-07-14 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8735896B2 (en) 2003-07-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7642143B2 (en) 2006-12-07 2010-01-05 Electronics And Telecommunications Research Institute Method of fabricating thin film transistor having multilayer structure and active matrix display device including the thin film transistor
US10580800B2 (en) 2013-05-31 2020-03-03 Samsung Display Co., Ltd. Thin film transistor and organic light emitting diode display including the same

Similar Documents

Publication Publication Date Title
US8013946B2 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
US8889446B2 (en) Polysilicon thin film transistor device and method of fabricating the same
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
US7754541B2 (en) Display device and method of producing the same
KR20000075031A (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP2002134756A (ja) 半導体装置およびその製造方法
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
KR19980023377A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980023376A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980041087A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR100412121B1 (ko) 박막 트랜지스터의 제조방법
KR19980041088A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100390457B1 (ko) 박막트랜지스터의 구조 및 제조 방법
KR19980041089A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
US20030096463A1 (en) Thin-film semiconductor element and method of producing same
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR19980023375A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR0174032B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR19980041090A (ko) 박막트랜지스터 액정표시장치의 박막트랜지스터 제조방법
KR0146249B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Submission of document of abandonment before or after decision of registration