KR19980041087A - 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 TFT-LCD의 TFT 제조방법에 관한 것으로, 상부 게이트형 TFT에서 반도체층 패턴의 표면에 소오스/드레인 영역이 되는 고농도 불순물영역을 형성하고, 상기 반도체층 패턴의 양측과 중첩되어 고농도 불순물영역과 접촉되는 소오스 전극 및 드레인 전극을 먼저 패턴닝한 후, 게이트전극을 형성하며, 상기 게이트전극을 게이트 식각마스크에 대고 식각마스크를 이온주입 마스크로 하여 반도체층 패턴에 불순물 이온을 주입하여 상기 게이트전극의 양측에 저농도 불순물의 옵셋 영역을 형성하였으므로, TFT의 형성 공정이 간단해지고, 오정렬에 따른 불량발생이 방지되며, 토폴로지가 양호해지고, 누설전류가 감소되어 공정수율 및 수자 동작의 신뢰성을 향상시킬 수 있다.

Description

박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법

본 발명은 박막 트랜지스터(Thin Film Transistor; 이하 TFT라 칭함)를 화소의 스위칭 소자로 사용되는 TFT형 액정표시장치(Liquid Crystal Display; 이하 LCD라 칭함)에서의 TFT 제조방법에 관한 것으로서, 특히 게이트전극이 채널의 상측에 형성되는 상부 게이트(top gate)형 TFT에서 채널용 반도체층 패턴의 양측에 접촉되는 소오스/드레인전극을 먼저 정의하여 TFT의 제조 공정을 간단하게 하고, 게이트 전극을 감광막 패턴의 하부로 언더컷이 지도록 형성하여 채널 영역의 양측으로 저농도로 불순물을 포함하는 옵셋(off-set) 영역을 형성하여 누설 전류를 감소시킴과 동시에 게이트전극의 표면을 양극 산화시켜 게이트와 후속 도전층간의 절연특성을 향상시켜 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 TFT-LCD에서의 TFT 제조방법에 관한 것이다.

평판표시장치(Flat Panel Display)의 일종인 LCD는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정(Liquid Crystal)에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치로서, 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전선(Ferroelectric) LCD 등으로 나누어지고, 화소의 스위칭 소자인 TFT를 각 화소마다 내장하는 TFT LCD 등이 사용되고 있다.

이러한 LCD는 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 TFT-LCD가 주목받고 있다.

상기의 LCD는 각각 투명전극 패턴들이 형성되어 있는 상.하측 기판의 사이에 액정이 밀봉되어 있는 형태로 구성되는데, 상기의 LCD는 석영이나 유리 또는 플라스틱 필름 등과 같은 투명 재질의 상.하측기판 상에 인듐.틴.옥사이드(indium thin oxide; 이하 ITO라 칭함)나 SnO₂등으로된 화소전극과 공통전극이 되는 투명전극 패턴과, 상기 투명전극 패턴의 단락을 방지하기 위한 보호막과, 액정을 일정 방향으로 배열시키기 위한 배향막이 형성되어 있다. 여기서 상기 배향막은 방향성을 주기 위하여 원통형의 코아에 천이 감겨 있는 러빙 롤로 러빙을 실시하여 일정 방향의 골들이 형성되어 있으며, 상기 하측 액정기판에는 칼라 필터가 형성되어 있다.

또한 상기 상.하측기판은 일정한 셀갭을 갖고 실패턴에 의해 봉합되어 있으며, 상기 상.하측기판 사이의 셀갭에는 액정이 밀봉되어 있다.

상기의 LCD는 독립적으로 화면을 나타내지 못하고 발광 소자, 예를 들어 이.엘(electroluminescence; EL) 소자나 발광 다이오드(light emitting diode) 판넬 또는 냉음극선관(Cold Cathode Fluorescence Lamp) 등의 광원을 구비하는 모듈의 형태로 사용되며, 바탕색과 액정 구동 시의 색으로 화면을 구성한다.

여기서 TFT-LCD는 하측기판에 형성되어 있는 각 화소전극의 일측에 화소전극을 스위칭하는 TFT가 형성되어 있으며, 상기의 TFT는 실리콘을 채널층으로 하여 게이트가 채널 층의 하부에 형성되는 저부 게이트형과 그 반대인 상부 게이트형이 있다.

도 1은 종래 기술에 따른 TFT-LCD에서의 TFT 부분의 단면도로서, 상부 게이트형의 예이다.

먼저, 투명한 기판(10)상에 채널이 되는 반도체층 패턴(11)이 형성되어 있고, 상기 구조의 전표면에 게이트 절연막(12)이 형성되어 있으며, 상기 반도체층 패턴(11)의 중앙 부분 상측에 금속 재질의 게이트전극(13)이 형성되어 있고, 상기 게이트전극(13) 양측의 반도체층 패턴(11)에 소오스/드레인 영역(14)이 형성되어 있다.

또한 상기 구조의 전표면에는 상기 소오스/드레인 영역(14)을 노출시키는 콘택홀(16)을 구비하는 층간절연막(15)이 형성되어 있고, 상기 콘택홀(16)을 통하여 소오스/드레인 영역(14)과 접촉되는 소오스/드레인 전극(17)이 형성되어 있으며, 상기 구조의 전표면에 보호막(18)이 형성되어 있다.

상기와 같은 종래 기술에 따른 TFT-LCD용 TFT는 반도체층 패턴닝과 게이트전극 패턴닝, 소오스/드레인 콘택, 소오스/드레인 전극 패턴닝 등의 단계를 거치므로 제조 공정이 복잡하여 수율이 떨어지고, 제조단가가 상승하는 문제점이 있다.

또한 게이트전극 양측에 형성되는 소오스/드레인 전극의 콘택 형성시 오정렬에 의해 배선간 단락이 일어나기 쉬워 공정수율이 떨어지는 다른 문제점이 있다.

또한 종래에는 게이트전극 하부의 채널 영역이 게이트전극 양단과 인접되어 있어 이 부분에서의 누설 전류로 인하여 소자 동작의 신뢰성이 떨어지고, 심한 경우에는 불량 처리되어 수율이 저하되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 상부 게이트형 TFT에서 반도체층 패턴의 양측과 접촉되는 소오스/드레인전극을 일차로 정의하여 공정을 단순화시키고, 양극 산화 가능한 금속으로 게이트 전극을 형성하되, 감광막 패턴의 하부로 언더컷이 지도록 형성하여 게이트전극 양측의 채널영역에 옵셋 영역을 형성한 후, 상기 게이트전극 표면에 양극 산화막을 형성하여 게이트전극 하부에서의 누설 전류를 감소시키고, 상부 도전층과의 절연 특성을 향상시키며, 오정렬에 따른 배선간 단락을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 TFT-LCD에서의 TFT 제조방법을 제공함에 있다.

도 1은 종래 기술에 따른 TFT-LCD에서의 TFT 부분 단면도.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 TFT-LCD에서의 TFT의 제조 공정도.

도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 TFT-LCD에서의 TFT이 제조 공정도.

*도면의 주요부분에 대한 부호의 설명*

10 : 기판11 : 반도체층 패턴

12 : 게이트 절연막13 : 게이트전극

14 : 소오스/드레인 영역15 : 층간절연막

16 : 콘택홀18 : 보호막

17 : 소오스/드레인 전극17A : 소오스전극

17B : 드레인전극19 : 도전층

20 : 감광막 패턴22 : 고농도불순물영역

24 : 채널 영역26 : 옵셋 영역

28 : 양측 산화막

상기와 같은 목적을 달성하기 위한 본 발명에 따른 TFT-LCD에서의 TFT제조방법의 특징은,

투명기판 상에 반도체층 패턴을 형성하는 공정과,

상기 반도체층 패턴의 표면에 고농도불순영역을 형성하는 공정과,

상기 반도체층 패턴의 양측에 중첩되어 고농도 불순물 영역과 접촉되는 소오스전극과 드레인전극을 형성하는 공정과,

상기 소오스전극과 드레인 전극에 의해 노출되는 반도체층 패턴 표면의 고농도 불순물영역을 제거하는 공정과,

상기 구조의 전표면에 게이트 절연막을 형성하는 공정과,

상기 게이트 절연막상에 게이트 전극을 형성하는 공정과,

상기 게이트전극 양측 하부의 반도체층 패턴에 불순물을 이온주입하여 채널을 형성하는 공정을 구비함에 있다.

본 발명에 따른 TFT-LCD에서의 TFT 제조 방법의 다른 특징은,

투명기판 상에 반도체층 패턴을 형성하는 공정과,

상기 반도체층 패턴의 양측에 소오스/드레인전극을 형성하는 공정과,

상기 구조의 전표면에 게이트 절연막을 형성하는 공정과,

상기 게이트 절연막상에 게이트전극이 되는 도전층을 형성하는 공정과,

상기 도전층상에 게이트전극 패턴닝을 위한 감광막 패턴을 형성하는 공정과,

상기 감광막 패턴에 의해 노출되어 있는 도전층을 제거하되 언더컷이 지도록 식각하여 도전층 패턴으로된 게이트 전극을 형성하는 공정과,

상기 감광막 패턴을 마스크로 그 양측 하부의 반도체층 패턴에 불순물을 이온주입하여 상기 소오스전극과 드레인전극을 게이트전극 하부의 채널까지 연장시키되, 반도체층 패턴에서 게이트전극 측으로 불순물 농도가 낮은 옵셋 영역이 형성되도록 하는 공정과,

상기 감광막 패턴을 제거하고, 게이트전극의 표면을 양극 산화시켜 양극 산화막을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 TFT-LCD에서 TFT 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

도 2a 내지 도 2c는 본 발명의 제1실시예에 따른 TFT-LCD에서의 TFT 제조공정도로서, 상부 게이트형 TFT이다.

먼저, 투명 재질, 예를 들어 석영이나 유리 또는 플라스틱 등으로된 기판(10)상에 채널이 되는 반도체층 패턴(11)을 다결정이나 비정질 또는 마이크로 크리스탈 실리콘으로 소정 형상, 예를 들어 직사각 형상으로 형성한 후, 상기 반도체층 패턴(11)의 표면에 As, P 또는 B 등의 불순물을 주입하여 오옴믹 접촉을 위한 고농도 불순물 영역(22)을 형성한다. (도 2a 참조).

그다음 상기 반도체층 패턴(11)의 양측과 중첩되어 접촉되는 소오스전극(17A)과 드레인 전극(17B)을 형성하고, 상기 소오스전극(17A) 및 드레인 전극(17B)의 식각 마스크(도시되지 않음)를 이용하여 노출되는 반도체층 패턴(11) 상부의 고농도 불순물 영역(22)을 제거한 후, 상기 구조의 전표면에 게이트 절연막(12)을 산화막 또는 질화막 등으로 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 방법으로 형성한다. 여기서 상기 소오스전극(17A)과 드레인 전극(17B) 하부의 고농도 불순물영역(22)이 종래의 소오스/드레인 영역이 된다. (도 2b 참조).

그 후, 상기 게이트 절연막(12)상에 게이트전극(13)을 Al, Cr, W, Ti 합금 등으로 스퍼터링 등의 방법으로 형성하고, 그 양측 하부의 반도체층 패턴(11)표면에 불순물을 이온주입하여 소오스/드레인 영역을 상기 게이트전극(13) 하부의 채널까지 연장시킨 후, 열처리하여 이온 주입된 불순물들을 활성화시킨다. 이때 열처리는 배면에서의 레이저 조사나 전면 열처리 등을 사용할 수 있다. (도 2c 참조).

상기 실시예의 TFT는 종래에 비하여 소오스전극과 드레인전극을 먼저 패턴닝 하므로 마스크 수가 감소되고, 오정렬이 감소되며, 토폴로지가 양호해진다.

도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 TFT-LCD에서의 TFT 제조 공정도이다.

먼저, 게이트 절연막(12)을 형성하는 도 2b까지의 공정을 순차적으로 진행한 후, 상기 게이트 절연막(12)상에 게이트전극이 되는 도전층(19)을 양극 산화 가능한 금속, 예를 들어 Ta, Cr, Mo, Nb, Al, Ti 합금 등의 금속 재질로 스퍼터링 등의 방법으로 형성한다.

그다음 상기 도전층(19)상에 게이트전극 패턴닝용 마스크인 감광막 패턴(20)을 형성하되, 형성하고자 하는 게이트 전극에 비해 폭이 100~30000Å 정도 넓게 형성한 후, 상기 감광막 패턴(20)에 의해 노출되어 있는 도전층(19)을 건식 또는 습식 식각 방법으로 제거하여 도전층(19) 패턴으로된 게이트전극(13)을 형성하되, 상기 감광막 패턴(20)의 하부로 언더컷이 지도록 형성한다. (도 3a 참조).

그 후, 상기 감광막 패턴(20)을 이온주입 마스크로 하여 그 양측 하부의 반도체층 패턴(11)표면에 불순물을 이온주입하여 채널 영역(24)을 형성한다. 이때 상기 게이트전극(13)의 언더컷이 진 부분만큼의 깊이 100~30000Å에 대해서는 불순물 이온이 주입되지 않아 옵셋 영역(26)이 되며, 후에 실시하는 양극 산화 공정에 대비하여 게이트전극(13)의 두께 및 폭을 조절한다.

그다음 상기 감광막 패턴(20)을 제거하고, 상기 게이트전극(13)의 표면을 양극 산화시켜 양측 산화막(28)을 형성하여 후속 공정에서의 절연막으로 사용한다. (도 3b 참조).

상기의 실시예는 공정이 간단해지고, 채널의 양측으로 옵셋 영역이 형성되어 누설전류가 감소되고, 게이트전극이 양극 산화되어 절연막으로 감싸이므로 후속 공정시의 절연성이 양호해진다.

이상에서 설명한 바와 같이, 본 발명에 따른 TFT-LCD의 TFT 제조방법은 상부 게이트형 TFT에서 반도체층 패턴의 표면에 소오스/드레인 영역이 되는 고농도 불순물영역을 형성하고, 상기 반도체층 패턴의 양측과 중첩되어 고농도 불순물영역과 접촉되는 소오스전극 및 드레인전극을 먼저 패턴닝한 후, 게이트 전극을 형성하며, 상기 게이트 전극을 게이트 식각마스크에 대고 식각마스크를 이온주입 마스크로 하여 반도체층 패턴에 불순물 이온을 주입하여 상기 게이트전극의 양측에 저농도 불순물의 옵셋 영역을 형성하였으므로, TFT의 형성 공정이 간단해지고, 오정렬에 따른 불량발생이 방지되며, 토폴로지가 양호해지고, 누설전류가 감소되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (9)

1. 투명기판 상에 반도체층 패턴을 형성하는 공정과,

   상기 반도체층 패턴의 표면에 고농도불순영역을 형성하는 공정과,

   상기 반도체층 패턴의 양측에 중첩되어 고농도 불순물 영역과 접촉되는 소오스전극과 드레인전극을 형성하는 공정과,

   상기 소오스전극과 드레인 전극에 의해 노출되는 반도체층 패턴 표면의 고농도 불순물영역을 제거하는 공정과,

   상기 구조의 전표면에 게이트 절연막을 형성하는 공정과,

   상기 게이트 절연막상에 게이트 전극을 형성하는 공정과,

   상기 게이트전극 양측 하부의 반도체층 패턴에 불순물을 이온주입하여 채널을 형성하는 공정을 구비하는 TFT-LCD에서의 TFT 제조방법.
2. 제1항에 있어서, 상기 기판을 석영이나 유리 또는 플라스틱으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.`
3. 제1항에 있어서, 상기 반도체층 패턴을 다결정이나 비정질 또는 마이크로크리스탈 실리콘으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.
4. 제1항에 있어서, 상기 게이트 절연막을 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.
5. 제1항에 있어서, 상기 게이트 전극을 Al, Cr, W, Ti 합금으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.
6. 제1항에 있어서, 상기 소오스/드레인 영역을 As, P 또는 B 중 어느 하나의 불순물로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.
7. 투명기판 상에 반도체층 패턴을 형성하는 공정과,

   상기 반도체층 패턴의 양측에 소오스/드레인전극을 형성하는 공정과,

   상기 구조의 전표면에 게이트 절연막을 형성하는 공정과,

   상기 게이트 절연막상에 게이트전극이 되는 도전층을 형성하는 공정과,

   상기 도전층상에 게이트전극 패턴닝을 위한 감광막 패턴을 형성하는 공정과,

   상기 감광막 패턴에 의해 노출되어 있는 도전층을 제거하되 언더컷이 지도록 식각하여 도전층 패턴으로된 게이트 전극을 형성하는 공정과,

   상기 감광막 패턴을 마스크로 그 양측 하부의 반도체층 패턴에 불순물을 이온주입하여 상기 소오스전극과 드레인전극을 게이트전극 하부의 채널까지 연장시키되, 반도체층 패턴에서 게이트전극 측으로 불순물 농도가 낮은 옵셋 영역이 형성되도록 하는 공정과,

   상기 감광막 패턴을 제거하고, 게이트전극의 표면을 양극 산화시켜 양극 산화막을 형성하는 공정을 구비하는 TFT-LCD에서의 TFT 제조방법.
8. 제7항에 있어서, 상기 게이트 전극을 Ta, Cr, Mo, Nb, Al, Ti로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.
9. 제7항에 있어서,

   상기 언더컷을 100~30000Å 폭으로 형성하는 것을 특징으로 하는 TFT-LCD에서의 TFT 제조방법.