KR101232061B1 - 금속 배선의 제조 방법 및 표시 기판의 제조 방법 - Google Patents

금속 배선의 제조 방법 및 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR101232061B1
KR101232061B1 KR1020060036745A KR20060036745A KR101232061B1 KR 101232061 B1 KR101232061 B1 KR 101232061B1 KR 1020060036745 A KR1020060036745 A KR 1020060036745A KR 20060036745 A KR20060036745 A KR 20060036745A KR 101232061 B1 KR101232061 B1 KR 101232061B1
Authority
KR
South Korea
Prior art keywords
pattern
electrode
metal
wiring
forming
Prior art date
Application number
KR1020060036745A
Other languages
English (en)
Other versions
KR20070104732A (ko
Inventor
김장수
김상갑
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060036745A priority Critical patent/KR101232061B1/ko
Priority to US11/669,653 priority patent/US7575945B2/en
Priority to US11/669,639 priority patent/US20070249150A1/en
Priority to US11/669,551 priority patent/US20070249096A1/en
Priority to US11/669,572 priority patent/US20070249097A1/en
Priority to JP2007096858A priority patent/JP5311758B2/ja
Priority to CN2007101008462A priority patent/CN101063755B/zh
Publication of KR20070104732A publication Critical patent/KR20070104732A/ko
Application granted granted Critical
Publication of KR101232061B1 publication Critical patent/KR101232061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표시 품질을 향상시키기 위한 금속 배선의 제조 방법 및 표시 기판의 제조 방법이 개시된다. 금속 배선의 제조 방법은 베이스 기판 위에 채널층과 금속층을 순차적으로 형성하고, 배선영역에 포토패턴을 형성하고, 포토패턴을 이용해 금속층을 식각하여 금속 배선을 형성하고, 포토패턴을 일정두께 제거하여 금속 배선 위에 잔류포토패턴을 형성하고, 금속 배선을 이용해 금속 배선의 아래에 언더컷이 형성되도록 채널층을 식각하고, 잔류포토패턴을 이용해 언더컷에 의해 돌출된 금속 배선의 돌출부를 제거한다. 이에 따라, 개구율 향상, 잔상 제거 및 화질 향상을 도모할 수 있다.
Figure R1020060036745
채널층, 소스 금속층, 언더컷, 개구율 향상, 잔상 제거

Description

금속 배선의 제조 방법 및 표시 기판의 제조 방법{METHOD OF MANUFACTURING METAL LINE AND DISPLAY SUBSTRATE}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
P : 화소부 GL : 게이트 배선
DL : 소스 배선 C1,C2,C3 : 제1,제2,제3 콘택부
TFT : 스위칭 소자 STL : 스토리지 배선
GE : 게이트 전극 SE : 소스 전극
DE : 드레인 전극
본 발명은 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display; LCD)는 표시 기판과 상기 표시 기판과 결합하여 액정층을 수용하는 대향 기판(Counter Substrate)을 포함한다. 상기 표시 기판에는 게이트 배선들 및 게이트 배선들과 교차하는 소스 배선들이 형성되며, 게이트 배선들과 소스 배선들에 연결된 스위칭 소자들과, 상기 스위칭 소자들에 연결된 화소 전극들이 형성된다. 각 스위칭 소자는 게이트 배선으로부터 연장된 게이트 전극, 게이트 전극과 절연되며 게이트 전극과 오버랩된 채널, 소스 배선으로부터 형성되어 채널과 전기적으로 연결된 소스 전극 및 소스 전극과 이격되며 채널과 전기적으로 연결된 드레인 전극을 포함한다.
상기 표시 기판을 제조하기 위해서는 마스크가 필요하며, 최근 공정 시간의 단축 및 극저원가 구현을 위해 상기 마스크의 개수를 줄이는 공정이 개발되고 있다. 예컨대, 5매 마스크 공정은 게이트 배선을 포함하는 게이트 금속 패턴 공정, 채널 패턴 공정, 소스 금속 패턴 공정, 콘택부 패턴 공정 및 화소 전극 패턴 공정에 각각 1매 마스크를 사용한다. 4매 마스크 공정은 상기 5매 마스크 공정에서 채널 패턴 공정 및 소스 금속 패턴 공정을 1매 마스크로 구현함으로써 총 4매 마스크를 사용한다.
상기 4매 마스크 공정에 의해 제조된 표시 기판은 소스 금속 패턴과 채널 패 턴이 하나의 마스크로 패터닝 됨에 따라서 상기 채널 패턴이 소스 금속 패턴보다 돌출되게 형성된다. 상기 돌출된 채널 패턴은 개구율을 저하시키고, 광 누설 전류에 의한 화소 전극과의 커플링 커패시턴스를 변화시켜 물흐름(Waterfall) 노이즈 및 스위칭 소자의 동작 특성을 변화시켜 잔상 불량 등과 같은 문제점을 야기한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 표시 품질을 향상시키기 위한 금속 배선의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 금속 배선을 포함하는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 금속 배선의 제조 방법은 베이스 기판 위에 채널층과 금속층을 순차적으로 형성하고, 배선영역에 포토패턴을 형성하고, 상기 포토패턴을 이용해 상기 금속층을 식각하여 상기 금속 배선을 형성하고, 상기 포토패턴을 일정두께 제거하여 상기 금속 배선 위에 잔류포토패턴을 형성하고, 상기 금속 배선을 이용해 상기 금속 배선의 아래에 언더컷이 형성되도록 상기 채널층을 식각하고, 상기 잔류포토패턴을 이용해 상기 언더컷에 의해 돌출된 상기 금속 배선의 돌출부를 제거한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은 게이트 배선 및 스위칭 소자의 게이트 전극이 형성된 베이스 기판 위에 채널층 및 소스 금속층을 순차적으로 형성하고, 소스배선영역과, 상기 스위칭 소자의 소스 및 드레인 전극이 형성되는 제1 영역에 제1 포토패턴을 형성하고, 상기 스위칭 소자의 채널부가 형성되는 제2 영역에 제2 포토패턴을 형성하고, 상기 제1 및 제2 포토패턴을 이용해 상기 소스 금속층을 패터닝하여, 상기 제1 및 제2 영역에 전극 금속 패턴을 형성하고, 상기 소스배선영역에 소스 배선을 형성하고, 상기 제1 영역의 전극 금속 패턴 위에 잔류포토패턴을 형성하고 상기 제2 영역의 전극 금속 패턴이 노출되도록 상기 제1 및 제2 포토패턴을 일정두께 제거하고, 상기 잔류포토패턴을 이용해 상기 전극 금속 패턴 및 소스 배선의 아래에 언더컷이 형성되도록 채널층을 식각하고, 상기 제2 영역의 전극 금속 패턴을 식각하여 상기 소스 전극과 드레인 전극을 형성하고, 상기 스위칭 소자의 드레인 전극과 연결된 화소 전극을 형성한다.
이러한 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 의하면, 소스 배선, 소스 전극 및 드레인 전극 아래에 돌출된 채널 패턴을 제거함으로써 개구율 향상, 잔상 제거 및 화질 향상을 도모할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 표시 기판은 복수의 게이트 배선(GL)들, 복수의 소스 배선(DL)들, 복수의 스위칭 소자(TFT)들, 복수의 화소 전극(PE)들 및 스토리지 배선(STL)이 형성된다.
상기 게이트 배선(GL)들은 제1 방향으로 연장되어 형성된다. 상기 게이트 배선(GL)들은 구리(Cu) 또는 구리 합금 등의 구리 계열 금속, 알루미늄(Al) 또는 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag) 또는 은 합금 등의 은 계열의 금속, 몰리브덴(Mo) 또는 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 또는 티타늄(Ti)을 포함하는 금속으로 형성되며, 단층 구조 또는 다층 구조로 형성된다.
각 게이트 배선(GL)의 단부에는 게이트 신호가 인가되는 게이트 패드부(GP)가 형성된다. 상기 게이트 패드부(GP)는 상기 게이트 배선(GL)의 단부와 전기적으로 접촉되는 제1 패드 패턴(미도시)을 포함한다.
상기 소스 배선(DL)들은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된다. 상기 소스 배선(DL)들은 구리(Cu) 또는 구리 합금 등의 구리 계열 금속, 알루미늄(Al) 또는 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag) 또는 은 합금 등의 은 계열의 금속, 몰리브덴(Mo) 또는 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 또는 티타늄(Ti)을 포함하는 금속으로 형성되며, 단층 구조 또는 다층 구조로 형성된다.
각 소스 배선(DL)의 단부에는 소스 신호가 인가되는 소스 패드부(DP)가 형성된다. 상기 소스 패드부(DP)는 상기 소스 배선(DL)의 단부와 전기적으로 접촉되는 제2 패드 패턴(미도시)을 포함한다.
상기 스위칭 소자(TFT)들은 상기 게이트 배선들과 소스 배선들에 의해 정의된 복수의 화소부들에 각각 형성된다. 각 스위칭 소자(TFT)는 해당하는 게이트 배 선(GL)과 연결된 게이트 전극(GE)과, 해당하는 소스 배선(DL)과 연결된 소스 전극(SE) 및 상기 소스 전극(SE)과 이격되어 채널부(미도시)를 통해 전기적으로 연결된 드레인 전극(DE)을 포함한다.
상기 화소 전극(PE)들은 상기 스위칭 소자(TFT)들과 전기적으로 연결된다. 즉, 각 화소 전극(PE)은 해당하는 스위칭 소자(TFT)의 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(PE)은 투명 도전성 물질로 형성되며, 상기 투명 도전성 물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산화물질 또는 질산화물질이다.
상기 스토리지 배선(STL)은 상기 화소 전극(PE)과 오버랩 되어 형성되어 공통전압이 인가된다. 상기 스토리지 배선(STL)과 화소 전극(PE)에 의해 스토리지 캐패시터가 정의된다. 여기서는 독립 배선 방식의 스토리지 배선(STL)을 예로 하였으나, 전단 게이트 방식으로 스토리지 배선을 형성할 수도 있다. 상기 독립 배선 방식의 스토리지 배선은 독립적으로 공통전압이 인가되는 방식이며, 상기 전단 게이트 방식의 스토리지 배선은 전단의 게이트 배선과 연결되어 전단 게이트 배선에 인가되는 게이트 오프 전압을 공통전압으로 사용하는 방식이다.
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 1 및 도 2a를 참조하면, 베이스 기판(101) 위에 게이트 금속층을 증착하고, 상기 게이트 금속층을 제1 포토레지스트 패턴(미도시)을 이용해 게이트 배선(GL), 게이트 전극(GE) 및 스토리지 배선(STL)을 형성한다. 상기 게이트 배 선(GL), 게이트 전극(GE) 및 스토리지 배선(STL)이 형성된 베이스 기판(101) 위에 게이트 절연층(102)을 형성한다. 상기 게이트 절연층(102) 위에 채널층(110)을 형성한다. 상기 채널층(110)은 순차적으로 적층된 비정질 실리콘(a-Si)으로 형성된 활성층(110a)과, n+ 이온이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 형성된 저항성 접촉층(110b)을 포함한다.
도 1 및 도 2b를 참조하면, 상기 채널층(110)이 형성된 베이스 기판(101) 위에 소스 금속층(미도시)을 증착하고, 상기 소스 금속층 위에 제2 포토레지스트 패턴(PR1, PR2)을 형성한다. 상기 제2 포토레지스트 패턴은 상기 소스전극영역(SEA), 드레인전극영역(DEA) 및 소스배선영역(DLA)에 제1 두께(t1)로 형성된 제1 포토패턴(PR1)과, 채널영역(CHA)에 제2 두께(t2)로 형성된 제2 포토패턴(PR2)을 포함한다. 상기 제2 포토패턴(PR2)은 슬릿 마스크 또는 하프톤 마스크를 통해서 패터닝되어 상기 제1 두께(t1) 보다 얇은 상기 제2 두께(t2)로 형성된다.
상기 제1 포토패턴(PR1)의 경사각(θ1)은 60도 이상, 바람직하게는 90도를 가지며, 상기 제1 포토패턴(PR1)과 제2 포토패턴(PR2)의 단차 경사각(θ2)은 공정 특성상 대략 60도 정도로 형성된다. 아울러, 상기 제2 두께(t2)는 필요에 따라 조절할 수 있으나, 5000Å 이하로 형성할 수 있다. 상기 제1 및 제2 포토패턴(PR1, PR2)을 이용해 상기 소스 금속층을 습식 식각하여 전극 금속 패턴(121)과 소스 배선(DL)을 형성한다.
도 1 및 도 2c를 참조하면, 상기 에치 백 공정을 통해 상기 제1 및 제2 포토패턴(PR1, PR2)을 일정두께 제거하여 상기 전극 금속 패턴(121) 및 소스 배선(DL) 위에 각각 제1 잔류포토패턴(PR1')을 형성한다. 상기 제1 잔류포토패턴(PR1')은 상기 전극 금속 패턴(121) 및 소스 배선(DL)의 에지 부분(a)을 각각 노출시키도록 형성되고, 상기 전극 금속 패턴(121)의 상기 채널영역(CH)을 노출시키도록 형성된다. 이때, 상기 노출된 에지 부분(a)은 대략 0.5 ㎛ 이하가 되도록 상기 에치 백 공정의 조건을 설정한다.
여기서는 상기 제1 잔류포토패턴(PR1')이 상기 전극 금속 패턴(121) 및 소스 배선(DL)의 에지 부분(a)을 노출시키도록 형성하는 것을 도시하였으나, 상기 제1 잔류포토패턴(PR1')은 상기 전극 금속 패턴(121) 및 소스 배선(DL)의 에지 부분을 노출시키지 않고 에지까지 확장되어 형성될 수도 있고, 상기 에지를 약간 덮도록 형성될 수도 있다. 바람직하게 상기 에지 부분(a)의 길이는 0㎛ 내지 0.5 ㎛ 정도이다. 상기 채널층(110)을 패터닝하여 언더컷(b)을 형성할 때, 언더컷(b)의 길이가 에지 부분(a)의 길이보다 길어야 돌출된 채널층(110)을 용이하게 제거할 수 있는데, 에지 부분(a)의 길이가 0.5 ㎛ 이상인 경우 언더컷(b)의 길이가 길어져야 하며, 이러한 공정 조건을 얻기가 어려울 수 있다.
일반적으로 제1 포토패턴(PR1)의 경사각(θ1)이 45도에서 제1 포토패턴(PR1)의 길이(L) 감소량과 제1 두께(t1) 감소량의 비율을 대략 1:1로 가정할 경우, 상기 경사각(θ1)이 45도 이상에서는 상기 제1 두께(t1)의 감소량에 비해 상기 길이(L)의 감소량이 적다. 반면, 상기 경사각(θ1)이 45도 이하에서는 상기 제1 두께(t1)의 감소량에 비해 상기 길이(L)의 감소량이 크다. 상기 경사각(θ1)에 대한 두께 및 길이의 감소량을 고려하여 에치 백 공정을 수행하여 상기 제2 포토레지스트 패 턴(PR1, PR2)을 일부 제거한다.
따라서 에지 부분(a)의 길이를 0㎛ 내지 0.5㎛로 유지하기 위해서 상기 제1 포토패턴(PR1)의 경사각(θ1)은 60도 이상, 바람직하게는 90도를 갖도록 형성할 수 있다.
또한 제1 포토패턴(PR1)의 경사각(θ1)이 45도라고 가정할 때, 제1 및 제2 포토패턴 제거 시, 제1 포토패턴의 길이(L)방향 감소량은 제1 및 제2 두께 감소량과 대략 1:1일 수 있으므로, 제2 포토패턴(PR2)의 제2 두께(t2)를 적절하게 유지하면, 에지 부분(a)의 길이를 조절할 수 있다. 제2 포토패턴(PR2)의 제2 두께(t2)를 5000Å이하로 하는 경우 에지 부분(a)의 길이를 0㎛ 내지 0.5㎛로 유지할 수 있다.
도 1 및 도 2d를 참조하면, 상기 전극 금속 패턴(121) 및 소스 배선(DL)을 이용해 아래에 형성된 상기 채널층(110)을 건식 식각 공정으로 식각한다. 상기 건식 식각 공정은 등방성 모드를 적용하여 상기 전극 금속 패턴(121) 및 소스 배선(DL)의 아래에 충분한 언더컷(b)이 형성되도록 상기 채널층(110)을 식각한다.
일예로, PE 모드의 설비에서 SF6/Cl2 기체를 베이스로 하여 상기 채널층(110)을 등방성 건식 식각할 수 있다. 이때, 상기 채널층(110) 즉, 비정질 실리콘층의 식각 속도(etch rate)가 상대적으로 큰 조건으로 설정하고, 오버 에치량을 증가시키는 것이 바람직하다. 상기 오버 에치량은 상기 채널층(110)이 다 제거된 후, 하부 게이트 절연층(102)이 노출되는 시점으로부터 추가적으로 에치되는 양을 의미한다. 상기 비정질 실리콘층의 식각 속도가 상대적으로 큰 조건에서 오버 에치 량을 증가시키면, 하부 게이트 절연층(102)은 잘 식각되지 않고, 측면의 비정질 실리콘층이 식각되어 언더컷이 형성된다. 한편, SF6/Cl2 기체에 O2 기체를 혼합하게 되면, 상기 비정질 실리콘층의 표면이 SiOx 로 산화되므로 상기 비정질 실리콘층의 식각 속도가 감소된다. 따라서, SF6/Cl2 기체에서 O2 기체는 대략 20% 이하로 포함되는 것이 바람직하다.
구체적으로, 상기 전극 금속 패턴(121)의 아래에는 상기 전극 금속 패턴(121)의 에지로부터 대략 0.5 ㎛ 내지 1 ㎛ 오버 에칭된 제1 채널 패턴(111)을 형성하고, 상기 소스 배선(DL) 아래에는 상기 소스 배선(DL)의 에지로부터 대략 0.5 ㎛ 내지 1 ㎛ 오버 에칭된 제2 채널 패턴(113)을 형성한다. 이때, 상기 제1 및 제2 채널 패턴(111, 113)의 돌출부를 제거하기 위해서, 상기 전극 금속 패턴(121)의 아래에 형성된 언더컷(b)의 길이는 상기 에지 부분(a)의 길이 보다 크거나 같은 것이 바람직하다.
도 1 및 도 2e를 참조하면, 상기 언더컷(b)에 의해 상기 전극 금속 패턴(121)은 상기 제1 채널 패턴(111)에 비해 상대적으로 돌출된 제1 돌출부(131)를 가지며, 상기 소스 배선(DL)은 상기 제2 채널 패턴(113)에 비해 상대적으로 돌출된 제2 돌출부(133)를 가진다.
상기 제1 잔류포토패턴(PR1')을 이용해 건식 식각 공정으로 노출된 상기 채널영역(CHA)의 전극 금속 패턴(121)을 제거한다. 이에 의해 스위칭 소자(TFT)의 소스 전극(SE) 및 드레인 전극(DE)이 형성된다. 이때, 상기 제1 및 제2 돌출부(131, 133)가 제거되어 상기 소스 전극(SE), 드레인 전극 및 소스 배선(DL)은 오버 에칭 된 상기 제1 및 제2 채널 패턴(111, 113)과 동일한 식각면을 갖거나 미세하게 돌출되도록 식각된다. 바람직하게는 상기 소스 전극(SE), 드레인 전극 및 소스 배선(DL)은 상기 제1 및 제2 채널 패턴(111, 113)과 동일한 식각면을 가지도록 식각한다.
한편, 건식 식각 공정은 공정의 특성상 채널영역의 금속 패턴(121) 제거시에 제1 및 제2 돌출부들(131, 133)만이 제거된다. 반면, 습식 식각 공정으로 진행시 제1 및 제2 돌출부(131, 133)와 제1 및 제2 채널 패턴(111,113) 사이에 식각액이 침투하여, 제1 및 제2 돌출부들(131, 133)이 식각되므로 상기 제1 및 제2 돌출부들(131, 133)이 여전히 존재할 가능성이 있다.
다시 말하면, 종래 4매 마스크 공정과 비교할 때, 소스 전극, 드레인 전극 및 소스 배선의 아래에 돌출된 채널 패턴이 형성되지 않는다. 이에 의해 개구율 저하, 잔상 불량 및 화질 불량 등과 같은 종래의 문제점을 개선할 수 있다.
이 후, 상기 소스 전극(SE) 및 드레인 전극(DE)을 마스크로 노출된 저항성 접촉층(110a)을 제거하여 상기 스위칭 소자(TFT)의 채널부(CH)를 형성한다.
도 1 및 도 2f를 참조하면, 상기 채널부(CH)가 형성된 베이스 기판(101) 위에 보호 절연층(103)을 형성한다. 상기 보호 절연층(103)이 형성된 베이스 기판(101) 위에 제3 포토레지스트 패턴(미도시)을 형성한다. 상기 제3 포토레지스트 패턴을 이용해 상기 드레인 전극(DE)을 노출시키는 제1 콘택부(C1)와, 상기 게이트 배선(GL)의 단부를 노출시키는 제2 콘택부(C2) 및 상기 소스 배선(DL)의 단부를 노출시키는 제3 콘택부(C3)를 형성한다.
도 1 및 도 2g를 참조하면, 상기 제1 내지 제3 콘택부들(C1, C2, C3)이 형성된 베이스 기판(101) 위에 투명 전극층(미도시)을 증착한다. 상기 투명 전극층은 상기 제1 내지 제3 콘택부들(C1, C2, C3)을 통해 상기 드레인 전극(DE), 상기 게이트 배선(GL)의 단부 및 상기 소스 배선(DL)의 단부와 각각 접촉된다.
제4 포토레지스트 패턴(미도시)을 이용해 상기 투명 전극층을 패터닝하여 상기 드레인 전극(DE)과 전기적으로 연결된 화소 전극(PE)과, 상기 게이트 배선(GL)의 단부와 전기적으로 연결된 제1 패드 패턴(141) 및 상기 소스 배선(DL)의 단부와 전기적으로 연결된 제2 패드 패턴(142)을 형성한다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
상기 제2 실시예에 따른 표시 기판의 제조 방법은 상기 제1 실시예에 따른 표시 기판의 제조 방법에서 제1 포토레지스트 패턴을 이용해 게이트 배선(GL), 게이트 전극(GE) 및 스토리지 배선(STL)을 형성하고, 제2 포토레지스트 패턴을 이용해 소스 전극(SE), 드레인 전극(DE) 및 소스 배선(DL)을 형성하는 공정은 실질적으로 동일하므로 상세한 설명은 생략한다. 도 3a 내지 도 3d를 참조하여 소스 전극(SE), 드레인 전극(DE) 및 소스 배선(DL)이 형성된 베이스 기판(101) 위에 보호 절연층(103)이 형성되는 공정 이후부터 상세하게 설명하며, 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
도 1 및 도 3a를 참조하면, 상기 보호 절연층(103)이 형성된 베이스 기판(101) 위에 제3 포토레지스트 패턴(PR3, PR4)을 형성한다. 상기 제3 포토레지스 트 패턴은 상기 스위칭 소자(TFT)가 형성되는 스위칭소자영역(SWA)과, 게이트 배선(GL) 및 소스 배선(DL)이 형성되는 배선영역(미도시)에 제3 두께(t3)로 형성된 제3 포토패턴(PR3)과, 스토리지 배선(STL)이 형성된 스토리지영역(STA)에 제4 두께(t4)로 형성된 제4 포토패턴(PR4)을 포함한다. 상기 제4 포토패턴(PR4)은 슬릿 마스크 또는 하프톤 마스크를 통해서 패터닝되어 상기 제3 두께(t3) 보다 얇은 상기 제4 두께(t4)로 형성된다.
반면, 상기 제3 포토레지스트 패턴(PR3, PR4)은 상기 드레인 전극(DE)의 단부에 대응하는 제1 콘택영역(CA1)과, 상기 게이트 배선(GL)의 단부에 대응하는 제2 콘택영역(CA2) 및 상기 소스 배선(DL)의 단부에 대응하는 제3 콘택영역(CA3)에는 형성되지 않는다. 또한, 상기 스토리지영역(STA)을 제외한 화소전극영역(PEA)에는 형성되지 않는다.
도 1 및 도 3b를 참조하면, 상기 제3 포토레지스트 패턴(PR3, PR4)을 마스크로 제1 건식 식각 공정을 통해 상기 게이트 절연층(102) 및 보호 절연층(103)을 제거한다. 이에 의해 상기 스토리지영역(STA)을 제외한 상기 화소전극영역(PEA)은 상기 베이스 기판(101)이 노출된다. 또한, 상기 드레인 전극(DE)의 단부가 노출되고, 상기 게이트 배선(GL)의 단부가 노출되며, 상기 소스 배선(DL)의 단부가 노출된다.
이어, 제2 건식 식각 공정을 통해 노출된 상기 드레인 전극(DE)의 단부, 상기 게이트 배선(GL)의 단부 및 상기 소스 배선(DL)의 단부를 식각하여, 제1 콘택부(C1), 제2 콘택부(C2) 및 제3 콘택부(C3)를 형성한다.
도 1 및 도 3c를 참조하면, 상기 제3 포토레지스트 패턴(PA3, PR4)을 에치 백 공정을 통해 일부 제거한다. 이에 의해 제4 포토패턴(PR4)은 제거되어 상기 스토리지 배선(STL) 위에 보호 절연층(103)이 노출되고, 상기 제3 포토패턴(PR3)은 일정두께 제거되어 상기 스위칭소자영역(SWA) 및 배선영역(미도시) 위에 제2 잔류포토패턴(PR3')이 형성된다.
상기 제2 잔류포토패턴(PR3')이 형성된 베이스 기판(101) 위에 투명 전극층(140)을 증착한다. 상기 투명 전극층(140)은 제1 콘택부(C1)에 의해 상기 드레인 전극(DE)의 측면과 접촉되고, 상기 제2 콘택부(C2)에 의해 상기 게이트 배선(GL)의 측면과 접촉되며, 상기 제3 콘택부(C3)에 의해 상기 소스 배선(DL)의 측면과 접촉된다.
도 1 및 도 3d를 참조하면, 상기 제2 잔류포토패턴(PR3')을 스트립 공정을 통해 제거한다. 이에 따라서, 상기 투명 전극층(140)은 상기 드레인 전극(DE)과 전기적으로 연결된 화소 전극(PE), 상기 게이트 배선(GL)과 전기적으로 연결된 제1 패드 패턴(141) 및 상기 소스 배선(DL)과 전기적으로 연결된 제2 패드 패턴(142)으로 패터닝 된다.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
상기 제3 실시예에 따른 표시 기판의 제조 방법은 상기 제1 실시예에 따른 표시 기판의 제조 방법에서 제2 포토레지스트 패턴을 이용해 소스 전극(SE), 드레인 전극(DE) 및 소스 배선(DL)을 형성하는 공정에서 스토리지 배선(STL)을 커버하는 커버 금속 패턴을 더 형성하고, 이후, 보호 절연층 및 투명 전극층을 제3 포토 레지스트 패턴을 이용해 패터닝하는 공정은 상기 제2 실시예와 유사하다. 도 4a 내지 도 4f를 참조하여 상기 제3 실시예에 따른 표시 기판의 제조 방법은 간단하게 설명하고, 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
도 1 및 도 4a를 참조하면, 게이트 배선(GL), 게이트 전극(GE) 및 스토리지 배선(STL)이 형성된 베이스 기판(101) 위에 게이트 절연층(102) 및 채널층(110)을 순차적으로 형성한다. 상기 채널층(110)이 형성된 베이스 기판(101)위에 소스 금속층(미도시)을 증착하고, 상기 소스 금속층 위에 제2 포토레지스트 패턴(PR1, PR2)을 형성한다. 상기 소스전극영역(SEA), 드레인전극영역(DEA), 스토리지영역(STA) 및 소스배선영역(DLA)에 제1 포토패턴(PR1)을 형성하고, 채널영역(CHA)에 제2 포토패턴(PR2)을 형성한다.
도 1 및 도 4b를 참조하면, 상기 에치 백 공정을 통해 상기 제1 및 제2 포토패턴(PR1, PR2)을 일정두께 제거한다. 이에 의해 상기 채널영역(CHA)의 상기 전극 금속 패턴(121)은 노출되고, 상기 전극 금속 패턴(121), 소스 배선(DL) 및 커버 전극 패턴(123) 위에 제1 잔류포토패턴(PR1')이 형성된다. 상기 제1 잔류포토패턴(PR1')은 상기 전극 금속 패턴(121), 소스 배선(DL) 및 커버 전극 패턴(123)의 에지 부분(a)을 각각 노출시킨다.
도 1 및 도 4c를 참조하면, 상기 채널층(110)을 식각하여 상기 전극 금속 패턴(121), 소스 배선(DL) 및 커버 전극 패턴(123) 아래에 언더컷(b)이 형성된 제1, 제2 및 제3 채널 패턴들(111, 113, 115)을 형성한다.
도 1 및 도 4d를 참조하면, 상기 전극 금속 패턴(121), 소스 배선(DL) 및 커 버 전극 패턴(123)은 상기 언더컷(b)에 의해 상기 제1, 제2 및 제3 채널 패턴들(111, 113, 115)에 비해 상대적으로 돌출된 제1, 제2 및 제3 돌출부들(131, 133, 135)을 각각 가진다.
상기 제1 잔류포토패턴(PR1')을 이용한 식각 공정을 통해 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 또한, 상기 제1, 제2 및 제3 돌출부들(131, 133, 135)을 제거하여 상기 제1, 제2, 및 제3 채널 패턴들(111, 113, 115)과 실질적으로 동일한 식각면을 가지는 상기 소스 전극(SE), 드레인 전극(DE), 소스 배선(DL) 및 커버 금속 패턴(123)을 형성한다.
도 1 및 도 4e를 참조하면, 상기 소스 전극(SE), 드레인 전극(DE), 소스 배선(DL) 및 커버 금속 패턴(123)이 형성된 베이스 기판(101) 위에 보호 절연층(103)을 형성한다. 상기 보호 절연층(103)이 형성된 베이스 기판(101) 위에 제3 포토레지스트 패턴(PR3)을 형성한다. 상기 제3 포토레지스트 패턴(PR3)은 상기 스위칭 소자(TFT)가 형성되는 스위칭소자영역(SWA)과, 게이트 배선(GL) 및 소스 배선(DL)이 형성되는 배선영역(미도시)에 형성된다.
반면, 상기 제3 포토레지스트 패턴(PR3)은 상기 드레인 전극(DE)의 단부에 대응하는 제1 콘택영역(CA1)과, 상기 게이트 배선(GL)의 단부에 대응하는 제2 콘택영역(CA2), 상기 소스 배선(DL)의 단부에 대응하는 제3 콘택영역(CA3) 및 화소 전극(PE)이 형성되는 화소전극영역(PEA)에는 형성되지 않는다.
상기 제3 포토레지스트 패턴(PR3)을 마스크로 제1 식각 공정을 통해 상기 게이트 절연층(102) 및 보호 절연층(103)을 제거한다. 이어, 제2 식각 공정을 통해 상기 드레인 전극(DE)의 단부, 상기 게이트 배선(GL)의 단부 및 상기 소스 배선(DL)의 단부를 식각하여, 제1, 제2 및 제3 콘택부(C1, C2, C3)를 형성한다. 상기 제2 식각 공정에서 상기 커버 금속 패턴(123)이 제거되어 상기 스토리지 배선(STL) 위에 제3 채널 패턴(115)이 노출된다.
도 1 및 도 4f를 참조하면, 상기 제1, 제2 및 제3 콘택부(C1, C2, C3)가 형성된 베이스 기판(101) 위에 투명 전극층(미도시)을 증착한다. 이 후, 상기 제3 포토레지스트 패턴(PR3)을 스트립 공정을 통해 제거한다. 이에 따라서, 상기 투명 전극층은 상기 드레인 전극(DE)과 전기적으로 연결된 화소 전극(PE), 상기 게이트 배선(GL)과 전기적으로 연결된 제1 패드 패턴(141) 및 상기 소스 배선(DL)과 전기적으로 연결된 제2 패드 패턴(142)으로 패터닝 된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 소스 금속층과 상기 소스 금속층 아래에 형성된 채널층을 하나의 마스크를 사용하여 소스 배선을 형성하는 공정에서, 상기 소스 배선 보다 돌출된 채널층을 제거함으로써 표시 품질을 향상시킬 수 있다.
구체적으로 소스 배선 아래에 돌출된 채널층이 제거됨으로써 개구율을 향상시키고, 미세 배선 공정이 유리하다. 또한, 화소 전극과 채널층 간의 커플링 커패시턴스가 존재하지 않음에 따라 물 흐름(Waterfall) 노이즈를 제거할 수 있고, 또한, 잔상 불량을 제거할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 베이스 기판 위에 채널층과 금속층을 순차적으로 형성하는 단계;
    배선영역에 포토패턴을 형성하는 단계;
    상기 포토패턴을 이용해 상기 금속층을 식각하여 상기 금속 배선을 형성하는 단계;
    상기 포토패턴을 일정두께 제거하여 상기 금속 배선 위에 잔류포토패턴을 형성하는 단계;
    상기 금속 배선을 이용해 상기 금속 배선의 아래에 언더컷이 형성되도록 상기 채널층을 식각하는 단계; 및
    상기 잔류포토패턴을 이용해 상기 언더컷에 의해 돌출된 상기 금속 배선의 돌출부를 제거하는 단계를 포함하는 금속 배선의 제조 방법.
  2. 제1항에 있어서, 상기 채널층을 식각하는 단계는 등방성 건식 식각공정이 수행되는 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제1항에 있어서, 상기 잔류포토패턴을 상기 금속 배선의 에지 부분이 노출되도록 상기 금속 배선 위에 형성하는 것을 특징으로 하는 금속 배선의 제조 방법.
  4. 제3항에 있어서, 상기 에지 부분의 길이는 0㎛ 내지 0.5㎛ 인 것을 특징으로 하는 금속 배선의 제조 방법.
  5. 제3항에 있어서, 상기 에지 부분이 노출된 금속 배선을 이용해 상기 채널층을 식각하여 상기 금속 배선의 아래에 언더컷을 형성하는 것을 특징으로 하는 금속 배선의 제조 방법.
  6. 제5항에 있어서, 상기 언더컷의 길이는 0.5㎛ 내지 1㎛ 인 것을 특징으로 하는 금속 배선의 제조 방법.
  7. 제5항에 있어서, 상기 잔류포토패턴을 이용해 상기 언더컷에 의해 돌출된 상기 금속 배선의 돌출부를 제거하는 것을 특징으로 하는 금속 배선의 제조 방법.
  8. 제7항에 있어서, 상기 금속 배선의 돌출부는 건식 식각 공정으로 제거되는 것을 특징으로 하는 금속 배선의 제조 방법.
  9. 게이트 배선 및 스위칭 소자의 게이트 전극이 형성된 베이스 기판 위에 채널층 및 소스 금속층을 순차적으로 형성하는 단계;
    소스배선영역과, 상기 스위칭 소자의 소스 및 드레인 전극이 형성되는 제1 영역에 제1 포토패턴을 형성하고, 상기 스위칭 소자의 채널부가 형성되는 제2 영역에 제2 포토패턴을 형성하는 단계;
    상기 제1 및 제2 포토패턴을 이용해 상기 소스 금속층을 패터닝하여, 상기 제1 및 제2 영역에 전극 금속 패턴을 형성하고, 상기 소스배선영역에 소스 배선을 형성하는 단계;
    상기 제1 영역의 전극 금속 패턴 위에 잔류포토패턴을 형성하고, 상기 제2 영역의 전극 금속 패턴이 노출되도록 상기 제1 및 제2 포토패턴을 일정두께 제거하는 단계;
    상기 전극 금속 패턴 및 소스 배선을 이용해 상기 전극 금속 패턴 및 소스 배선의 아래에 언더컷이 형성되도록 채널층을 식각하는 단계;
    상기 제2 영역의 전극 금속 패턴을 식각하여 상기 소스 전극과 드레인 전극을 형성하는 단계; 및
    상기 스위칭 소자의 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 포토패턴의 경사각은 60도 내지 90도 인 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 제2 포토패턴의 두께는 5000Å 이하인 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제9항에 있어서, 상기 잔류포토패턴은 상기 전극 금속 패턴 및 소스 배선의 에지 부분이 노출되도록 상기 전극 금속 패턴과 소스 배선 위에 형성되며,
    상기 언더컷의 길이는 상기 에지 부분의 길이보다 크거나 같은 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제9항에 있어서, 상기 채널층을 식각하는 단계는 PE 모드 설비에서 등방성 건식 식각 공정으로 수행되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제9항에 있어서, 상기 잔류포토패턴을 이용해 상기 언더컷에 의해 돌출된 상기 전극 금속 패턴 및 소스 배선의 돌출부를 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제9항에 있어서, 상기 소스 및 드레인 전극을 형성하는 단계는,
    상기 소스 전극 및 드레인 전극을 이용해 상기 채널층을 선택적으로 식각하여 상기 채널부를 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  16. 제9항에 있어서, 상기 화소 전극을 형성하는 단계는,
    상기 스위칭 소자가 형성된 베이스 기판 위에 보호 절연층을 형성하는 단계;
    제3 포토패턴을 이용해 상기 보호 절연층을 제거하여 상기 드레인 전극에 콘택부를 형성하는 단계;
    상기 콘택부를 통해 상기 드레인 전극과 접촉되는 투명 전극층을 형성하는 단계; 및
    제4 포토패턴을 이용해 상기 투명 전극층을 화소 전극으로 패터닝하는 단계를 포함하는 표시 기판의 제조 방법.
  17. 제9항에 있어서, 상기 베이스 기판 위에 상기 게이트 배선, 상기 게이트 전극 및 스토리지 배선을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  18. 제17항에 있어서, 상기 화소 전극을 형성하는 단계는
    상기 스위칭 소자가 형성된 베이스 기판 위에 보호 절연층 형성하는 단계;
    상기 스위칭 소자, 게이트 배선, 소스 배선이 형성된 영역에 제3 포토패턴을 형성하는 단계;
    상기 제3 포토패턴을 이용해 상기 드레인 전극의 단부를 포함하는 상기 화소 전극이 형성되는 영역의 상기 보호 절연층을 제거하는 단계;
    상기 보호 절연층이 제거된 베이스 기판 위에 투명 전극층을 형성하는 단계; 및
    상기 제3 포토패턴을 제거하여 상기 투명 전극층을 상기 드레인 전극의 단부와 접촉되는 상기 화소 전극으로 패터닝하는 단계를 포함하는 표시 기판의 제조 방법.
  19. 제18항에 있어서, 상기 제3 포토패턴을 형성하는 단계는 상기 스토리지 배선 을 커버하고 상기 제3 포토패턴보다 얇은 제4 포토패턴을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  20. 제19항에 있어서, 상기 투명 전극층을 형성하기 전에 상기 제4 포토패턴을 제거하는 단계를 더 포함하는 표시 기판의 제조 방법.
  21. 제18항에 있어서, 상기 소스 배선을 형성하는 단계에서 상기 스토리지 배선을 커버하는 커버 금속 패턴을 형성하고,
    상기 보호 절연층을 제거하는 단계에서 상기 커버 금속 패턴을 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060036745A 2006-04-24 2006-04-24 금속 배선의 제조 방법 및 표시 기판의 제조 방법 KR101232061B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060036745A KR101232061B1 (ko) 2006-04-24 2006-04-24 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US11/669,653 US7575945B2 (en) 2006-04-24 2007-01-31 Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
US11/669,639 US20070249150A1 (en) 2006-04-24 2007-01-31 Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same
US11/669,551 US20070249096A1 (en) 2006-04-24 2007-01-31 Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same
US11/669,572 US20070249097A1 (en) 2006-04-24 2007-01-31 Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same
JP2007096858A JP5311758B2 (ja) 2006-04-24 2007-04-02 金属配線の製造方法及びこれを利用した表示基板の製造方法
CN2007101008462A CN101063755B (zh) 2006-04-24 2007-04-20 形成金属线的方法及利用该方法制造显示基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036745A KR101232061B1 (ko) 2006-04-24 2006-04-24 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070104732A KR20070104732A (ko) 2007-10-29
KR101232061B1 true KR101232061B1 (ko) 2013-02-12

Family

ID=38618730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036745A KR101232061B1 (ko) 2006-04-24 2006-04-24 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Country Status (4)

Country Link
US (4) US7575945B2 (ko)
JP (1) JP5311758B2 (ko)
KR (1) KR101232061B1 (ko)
CN (1) CN101063755B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101682078B1 (ko) * 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板
CN113161291B (zh) * 2021-04-08 2022-11-15 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041087A (ko) * 1996-11-30 1998-08-17 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19990086657A (ko) * 1998-05-29 1999-12-15 윤종용 액정 표시 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
CN100414411C (zh) * 1995-10-03 2008-08-27 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP2001332740A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の製造方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041087A (ko) * 1996-11-30 1998-08-17 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19990086657A (ko) * 1998-05-29 1999-12-15 윤종용 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20070246845A1 (en) 2007-10-25
US7575945B2 (en) 2009-08-18
US20070249097A1 (en) 2007-10-25
JP5311758B2 (ja) 2013-10-09
CN101063755A (zh) 2007-10-31
US20070249150A1 (en) 2007-10-25
KR20070104732A (ko) 2007-10-29
CN101063755B (zh) 2011-04-06
US20070249096A1 (en) 2007-10-25
JP2007294946A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP4187819B2 (ja) 薄膜装置の製造方法
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP5691091B2 (ja) 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法
KR101232061B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR20070075808A (ko) 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
TWI360012B (en) Thin film transistor array panel
JP5063936B2 (ja) Ｔｆｔアレイ基板の製造方法
TWI288287B (en) Thin film transistor array panels for liquid crystal display and methods for manufacturing the same
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
CN113782493B (zh) 阵列基板的制备方法及阵列基板
KR20050070325A (ko) 액정표시장치 및 그 제조방법
US10586714B2 (en) Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same
US8012813B2 (en) Display substrate and method of manufacturing the same
JP4324259B2 (ja) 液晶表示装置の製造方法
JP4489408B2 (ja) ゲート端子とリード線を保護する装置及びその方法
JPH01282522A (ja) アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置
JP4742320B2 (ja) アクティブ型液晶表示パネル
JP2980803B2 (ja) 金属配線の形成方法
KR20080022829A (ko) 박막트랜지스터 기판의 제조방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법
KR100930573B1 (ko) 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8