CN101063755A - 形成金属线的方法及利用该方法制造显示基板的方法 - Google Patents
形成金属线的方法及利用该方法制造显示基板的方法 Download PDFInfo
- Publication number
- CN101063755A CN101063755A CNA2007101008462A CN200710100846A CN101063755A CN 101063755 A CN101063755 A CN 101063755A CN A2007101008462 A CNA2007101008462 A CN A2007101008462A CN 200710100846 A CN200710100846 A CN 200710100846A CN 101063755 A CN101063755 A CN 101063755A
- Authority
- CN
- China
- Prior art keywords
- pattern
- metal
- photoresist pattern
- electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 112
- 239000002184 metal Substances 0.000 title claims abstract description 112
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 76
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 206010047571 Visual impairment Diseases 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 45
- 238000001020 plasma etching Methods 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在形成金属线的方法和制造显示基板的方法中，沟道层和金属层连续地形成在基板上。光致抗蚀剂图案形成在布线区域。利用光致抗蚀剂图案蚀刻金属层以形成金属线。移除预定厚度的光致抗蚀剂图案以在金属线上形成残留的光致抗蚀剂图案。利用金属线蚀刻沟道层以形成位于金属线下面的底切。利用残留的光致抗蚀剂图案移除金属线的突起部分。突起部分相对于地突出于底切的形成构造。因此，增加了开口率，防止了余像并提高了显示质量。
Description
技术领域
本发明涉及一种显示基板，尤其涉及一种形成金属线的方法以及通过使用形成金属线的方法制造显示基板的方法。
背景技术
通常，液晶显示(LCD)装置包括显示基板和与显示基板相接合以容纳液晶层的相对基板。显示基板具有栅极线、与栅极线相交的源极线、与栅极线和源极线相连的开关元件，以及与开关元件相连的像素电极。每个开关元件包括从栅极线延伸的栅极，与栅极绝缘并与其重叠的沟道，从源极线形成并与沟道电连接的源极，以及与源极分开并与沟道电连接的漏极。
在制造显示基板过程中使用掩模。为了减少制造时间和成本，最少化制造显示基板所需的掩模数量。例如，五掩模工序在每个栅极金属构图工序、沟道构图工序、源极金属构图工序、接触部分构图工序以及像素电极构图工序过程中使用一个掩模，因此总共使用五个掩模。四掩模工序类似于上述的五掩模工序，但在沟道构图工序和源极金属构图工序两个工序中使用一个掩模，因此总共使用了四个掩模。
在利用四掩模工序制造的显示基板中，利用一个掩模构图源极金属图案和沟道图案。因此，沟道图案形成得比源极金属图案更突出。具有更突出的沟道图案降低了开口率并改变了沟道图案和像素电极之间的耦合电容。这可由光泄漏电流所引起，进而改变了瀑布(waterfall)效应噪音和开关元件的驱动特性，从而引起诸如余像等一些问题。
发明内容
本发明的实施例提供一种形成能够提高显示质量的金属线的方法。
本发明的实施例还提供一种利用上述方法制造显示基板的方法。
以下，提供一种根据本发明一个实施例的形成金属线的方法。沟道层和金属层连续形成在基板上。在布线区域中形成光致抗蚀剂图案。利用光致抗蚀剂图案蚀刻金属层以形成金属线。移除预定厚度的光致抗蚀剂图案以在金属线上形成残留的光致抗蚀剂图案。利用金属线蚀刻沟道层以在金属线下面形成底切。利用残留的光致抗蚀剂图案移除金属线的突起部分。底切的形成能够产生突起部分。
以下，提供一种根据本发明一个实施例的形成金属线的方法。沟道层和金属层连续形成在具有栅极线和开关元件的栅极的基板上。第一光致抗蚀剂图案形成在源极线区域和第一区域内。第二光致抗蚀剂图案形成在第二区域内。开关元件的源极和漏极形成在第一区域内，而开关元件的沟道部分形成在第二区域内。随后，利用第一和第二光致抗蚀剂图案构图源极金属层以在第一和第二区域内形成电极金属图案以及在源极线区域内形成源极线。残留的光致抗蚀剂图案形成在第一区域的电极金属图案上。移除预定厚度的第一和第二光致抗蚀剂以暴露第二区域内的电极金属图案。利用电极金属图案和源极线蚀刻沟道层以在电极金属图案和源极线下面形成底切。蚀刻第二区域内的电极金属图案以形成源极和漏极。形成与开关元件的漏极电连接的像素电极。
根据以上所述，移除置于源极线、源极和漏极下方的沟道图案的突起部分。因此，可以增加开口率，可以防止余像并可以提高显示质量。
附图说明
通过参照附图描述本发明的示例性实施例，使得本发明的上述和其他特征变得更加清楚，其中：
图1为示出了根据本发明一个示例性实施例的显示基板的平面图；
图2A至2G为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图；
图3A至3D为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图；和
图4A至4F为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图。
具体实施方式
以下参照附图更充分地描述本发明，在附图中示出了本发明的实施例。可是，本发明能够以一些不同的形式实现而不应认为限制于在此阐述的实施例。在附图中，为清晰起见，夸大了层和区域的尺寸及相对尺寸。
应当理解，当称一个元件或层置于另一元件或层“上”、与其“相连”或“接合”时，则该元件或层能够直接位于其他元件或层上、与其相连或接合或可存在中间元件或层。
图1为示出了根据本发明一个示例性实施例的显示基板的平面图。示出了线I′、II、II′、III和III′。
参照图1，显示基板包括多条栅极线GL、多条源极线Dl、多个开关元件TFT、多个像素电极PE和一存储线STL。
栅极线GL沿第一方向延伸。栅极线GL包括诸如铜和铜合金的铜(Cu)系金属、诸如铝和铝合金的铝(Al)系金属、诸如钼和钼合金的钼(Mo)系金属、铬(Cr)、钽(Ta)和钛(Ti)中的至少一种。
栅极焊盘部分GP形成在每个栅极线GL的一端。栅极焊盘GP包括与每个栅极线GL端部电连接的第一焊盘图案(未示出)。
源极线DL沿与第一方向相交的第二方向延伸。源极线DL包括诸如铜和铜合金的铜(Cu)系金属、诸如铝和铝合金的铝(Al)系金属、诸如钼和钼合金的钼(Mo)系金属、铬(Cr)、钽(Ta)和钛(Ti)中的至少一种。源极线DL具有单层结构或多层结构。
源极焊盘部分DP形成在每个源极线DL的一端。源极焊盘部分DP包括与每个源极线Dl端部电连接的第二焊盘部分(未示出)。
每个开关元件TFT形成在由栅极线GL和源极线DL限定的多个像素部分P中的一个上。每个开关元件TFT包括与相应栅极线GL电连接的栅极GE、与相应源极线DL电连接的源极SE以及与源极SE分开并通过沟道部分(未示出)与源极SE电连接的漏极DE。
像素电极PE与开关元件TFT电连接。例如，每个像素电极PE与对应开关元件TFT的漏极电连接。像素电极PE可包括透明导电材料。透明导电材料的实例包括例如包含从铟(In)、锡(Sn)、锌(Zn)、铝(Al)、镓(Ga)等的组中选出的至少一种的氧化物或氮化物。
存储线STL与像素电极PE交叠并接收公共电压。存储线STL和像素电极PE限定存储电容。在示例性实施例中，图1中示出了具有存储线STL的公共型(common type)。可选地，利用以前的栅极型(gate type)形成存储线。公共型的存储线单独形成并接收公共电压。以前栅极型的存储线与以前的栅极线相连，并且为以前的栅极线施加用作公共电压的栅极截止(gate-off)电压。
图2A至2G为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图。
参照图1和2A，栅极金属层沉积在基板101上，并利用第一光致抗蚀剂图案(未示出)构图栅极金属层以形成栅极线GL、栅极GE和存储线STL。栅极绝缘层102形成在具有栅极线GL、栅极GE和存储线STL的基板101上。沟道层110形成在栅极绝缘层102上。沟道层110包括具有连续形成的非晶硅(a-Si)的有源层110a，和具有高度掺杂有n+离子的非晶硅(n+a-Si)的欧姆接触层。
参照图1和2B，源极金属层(未示出)沉积在具有沟道层110的基板上并在源极金属层上形成第二光致抗蚀剂图案。第二光致抗蚀剂图案形成在源极金属层上。第二光致抗蚀剂图案包括形成在源极区域(SEA)、漏极区域(DEA)和源极线区域DLA内并具有长度‘L’和第一厚度t1的第一子光致抗蚀剂图案PR1，以及形成在沟道区域CHA内并具有第二厚度t2的第二子光致抗蚀剂图案PR2。利用狭缝掩模或半色调掩模构图第二子光致抗蚀剂图案PR2以使其具有比第一厚度t1薄的第二厚度t2。
第一子光致抗蚀剂图案PR1具有大于或等于约60度的倾斜角θ1，例如90度。第一和第二子光致抗蚀剂图案PR1和PR2之间的台阶部分的倾斜角θ2由于加工特性为约60度。第二厚度t2是可控的。例如，第二厚度t2小于或等于约5000。利用第一和第二子光致抗蚀剂图案PR1和PR2湿蚀刻源极金属层以形成电极金属图案121和源极线DL。
参照图1和2C，通过回蚀刻工艺部分地移除预定厚度的第一和第二子光致抗蚀剂图案PR1和PR2，进而在电极金属图案121和源极线DL上形成第一残留子光致抗蚀剂图案PR1′。第一残留子光致抗蚀剂图案PR1′被形成以暴露电极金属图案121和源极线DL的边缘部分‘a’，并暴露源极金属线图案121的沟道部分CHA。控制回蚀刻工艺的条件，以使暴露的边缘部分‘a’具有小于或等于0.5μm的长度。
在一个示例性实施例中，第一残留子光致抗蚀剂图案PR1′被形成以暴露电极金属图案121和源极线DL的边缘部分‘a’。或者，第一残留子光致抗蚀剂图案PR1′被形成以延伸到电极金属图案121和源极线DL的边缘部分‘a’以部分地覆盖电极金属图案121和源极线DL的边缘部分‘a’。例如，边缘部分‘a’的长度可小于或等于0.5μm。构图沟道层110以形成底切‘b’(参看图2D)，并在底切‘b’不长于边缘部分‘a’时移除突出的沟道层110。当边缘部分‘a’具有大于0.5μm的长度时，底切‘b’具有相对长的长度。
当第一子光致抗蚀剂图案PR1的倾斜角θ1约为45度时，第一子光致抗蚀剂图案PR1长度‘L’的减少量可近似等于第一子光致抗蚀剂图案PR1的第一厚度t1的减少量。当第一子光致抗蚀剂图案PR1的倾斜角θ1大于45度时，第一子光致抗蚀剂图案PR1长度‘L’的减少量小于第一子光致抗蚀剂图案PR1的第一厚度t1的减少量。相反，在第一子光致抗蚀剂图案PR1的倾斜角θ1小于45度的情况中，第一子光致抗蚀剂图案PR1长度‘L’的减少量大于第一子光致抗蚀剂图案PR1的第一厚度t1的减少量。考虑到第一子光致抗蚀剂图案PR1倾斜角θ1的第一子光致抗蚀剂图案PR1长度‘L’的减少量以及第一子光致抗蚀剂图案PR1的第一厚度t1的减少量，通过回蚀刻工艺部分地移除具有第一和第二子光致抗蚀剂图案PR1和PR2的第二光致抗蚀剂图案。
例如，为了使边缘部分‘a’的长度等于或小于0.5μm，第一子光致抗蚀剂图案PR1的倾斜角θ1被形成以具有约60度至约90度的范围。
例如，第一子光致抗蚀剂图案PR1的倾斜角θ1为约45度。在此情况中，当移除第一和第二子光致抗蚀剂图案PR1和PR2时，第一子光致抗蚀剂图案PR1长度‘L’的减少量与第一子光致抗蚀剂图案PR1的第一厚度t1的减少量或第二子光致抗蚀剂图案PR2的第二厚度t2的减少量的比值约为1∶1。因此，在控制第二子光致抗蚀剂图案PR2的第二厚度t2时，边缘部分‘a’的长度也是可控的。例如，当第二子光致抗蚀剂图案PR2的第二厚度t2小于或等于约5000时，边缘部分‘a’的长度可小于或等于约0.5μm。
参照图1和2D，形成在电极金属图案121和数据线DL下面的沟道层110被干蚀刻。沟道层110被各向异性地干蚀刻以在电极金属图案121和数据线DL下面形成具有预定长度的底切‘b’。
例如，利用用作等离子蚀刻(PE)工艺基础的SF6/Cl2气体各向同性地干蚀刻沟道层110。沟道层，例如非晶硅层的蚀刻率可被设置得高，并可以增加过蚀刻量。过蚀刻量代表出在完全移除沟道层110并刚刚暴露栅极绝缘层102之后额外蚀刻的量。当过蚀刻量在非晶硅层的高蚀刻率的情况下增加时，置于沟道层110下面的栅极绝缘层102没有被很好地蚀刻，而蚀刻横向布置的非晶硅层进而形成底切‘b’。当SF6/Cl2气体混有O2气体时，非晶硅层的表面被氧化成SiOx，进而降低了非晶硅层的蚀刻率。因此，SF6/Cl2气体可包括低于20百分比的O2气体。
例如，第一沟道图案111形成在电极金属图案121下面。第一沟道图案111从源极线DL的边缘被过蚀刻0.5μm至1μm。为了移除第一和第二沟道图案111和113的凸起部分，形成在电极金属图案121下面的底切‘b’的长度可大于或等于边缘部分‘a’的长度。
参照图1和2E，由于底切‘b’，使得电极金属图案121具有比第一沟道图案111更突出的第一突起部分131，并且源极线Dl具有比第二沟道图案131更突出的第二突起部分133。
通过利用第一残留子光致抗蚀剂图案PR1′的干蚀刻工艺移除沟道区域CHA的电极金属图案121的暴露部分，进而形成开关元件TFT的源极SE和漏极DE。因为移除了第一和第二突起部分131和133，源极SE、漏极DE和源极线DL分别具有基本相同或略突于第一和第二沟道图案111和113的蚀刻表面。例如，源极SE、漏极DE和源极线DL分别具有与第一和第二沟道图案111和113基本相同的蚀刻表面。
通过干蚀刻工艺，在移除电极金属图案121时，仅移除了第一和第二沟道图案111和113。相反，在蚀刻工艺中，蚀刻剂渗透于第一和第二沟道图案111和113之间以及第一和第二沟道图案111和113，以由此蚀刻第一和第二突起部分131和133，因此可保留第一和第二沟道图案111和113。
相比于常规的四掩模工艺，突出的沟道图案未形成在源极SE、漏极DE和源极线DL下面。由此，在本发明的实施例中可防止开口率降低、余像影像、显示质量下降等。
随后，移除由用作掩模的源极SE和漏极DE所暴露的部分欧姆接触层110a，以形成开关部分TFT的沟道部分CH。
参照图1和2F，保护绝缘层103形成在具有沟道部分CH的基板101上。随后，在具有保护绝缘层103上的基板101上形成第三光致抗蚀剂图案(未示出)。利用第三光致抗蚀剂图案形成第一接触部分C1、第二接触部分C2和第三接触部分C3。第一接触部分C1暴露漏极DE，第二接触部分C2暴露山栅极GL的端部，而第三接触部分C3暴露源极线DL的端部。
参照图1和2G，在具有第一、第二和第三接触部分C1、C2和C3的基板101上形成透明电极层(未示出)。透明电基层分别通过第一、第二和第三接触部分C1、C2和C3与漏极DE、栅极线GL的端部和源极线DL的端部相接触。
利用第四光致抗蚀剂图案(未示出)构图透明电极层以形成与漏极DE电连接的像素电极PE、与栅极线GL端部电连接的第一焊盘图案141以及与源极线DL端部电连接的第二焊盘部分142。
图3A至3D为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图。
如上所述，利用第一光致抗蚀剂图案形成栅极线GL、栅极GE和存储线STL。按照以上所述利用第二光致抗蚀剂图案形成源极SE、漏极DE和源极线DL。结合图2A-2G描述的制造根据本发明示例性实施例的显示基板的方法中所示出的这些步骤，基本与结合图3A-3G描述的制造根据本发明示例性实施例的显示基板的方法中的相同。以下，参照图3A-3G详细描述在具有源极SE、漏极DE和源极线DL的基板101上形成保护绝缘层103之后的工序。相同的参考标记指代相同的部件。
参照图1和3A，在具有保护绝缘层103的基板101上形成第三光致抗蚀剂图案。第三光致抗蚀剂图案包括形成在具有开关元件TFT的开关元件区域SWA以及具有栅极线GL和源极线DL的布线区域(未示出)内的第三子光致抗蚀剂图案PR3，以及形成在具有存储线STL的存储区域STA内的第四子光致抗蚀剂图案PR4。第三和第四子光致抗蚀剂图案PR3和PR4分别具有第三厚度t3和第四厚度t4。
利用狭缝掩模或半色调掩模构图第四子光致抗蚀剂图案PR4以具有比第三厚度t3薄的第四厚度t4。
具有第三和第四子光致抗蚀剂图案PR3和PR4的第三光致抗蚀剂图案没有形成在对应漏极DE端部的第一接触区域CA1、对应栅极线GL端部的第二接触区域CA2以及对应源极线DL端部的第三接触区域CA3内。同样，具有第三和第四子光致抗蚀剂图案PR3和PR4的第三光致抗蚀剂图案也未形成在存储区域STA之外的像素电极区域PEA内。
参照图1和3B，利用第三光致抗蚀剂图案以及将第三和第四子光致抗蚀剂图案PR3和PR4用作掩模通过第一干蚀刻移除栅极绝缘层102和保护绝缘层103。进而，暴露了对应存储区域STA之外的像素电极区域PEA的基板101部分。还暴露了漏极DE的端部、栅极线GL的端部和源极线DL的端部。
随后，通过第二干蚀刻工艺去除漏极DE暴露的端部、栅极线GL暴露的端部和源极线DL暴露的端部，进而形成第一接触部分C1、第二接触部分C2和第三接触部分C3。
参照图1和3C，通过回蚀刻工艺部分地移除具有第三和第四子光致抗蚀剂图案PR3和PR4的第三光致抗蚀剂图案。移除第四子光致抗蚀剂图案PR4以暴露存储线STL上方的保护绝缘层，并移除预定厚度的第三子光致抗蚀剂图案PR3以在开关元件区域SWA和布线区域(未示出)内形成第二残留子光致抗蚀剂图案PR3′。
在具有第二残留子光致抗蚀剂图案PR3′的基板101上形成透明电极层140。透明电极层140通过第一接触部分C1与漏极DE的侧部相接触，通过第一接触部分C2与栅极线GL的侧部相接触并通过第一接触部分C3与源极线DL的侧部相接触。
参照图1和3D，例如，通过脱模工艺(stripping process)移除第二残留子光致抗蚀剂图案PR3′。由此，构图透明电极层140以形成与漏极DE电连接的像素电极PE、与栅极线GL电连接的第一焊盘图案141以及与源极线DL电连接的第二焊盘图案142。
图4A至4F为示出了一种制造根据本发明一个示例性实施例的显示基板的方法的截面图。
制造根据本发明当前实施例的显示基板的方法包括以下工序，这些工序是以上参照根据结合图2A-2G所描述的本发明示例性实施例的显示基板的制造方法所描述的工序，但还进一步包括例如利用第二光致抗蚀剂图案，在形成源极SE、漏极DE和源极线DL的过程中形成覆盖存储线STL的覆盖金属图案的工序。制造根据本发明当前实施例的显示基板的方法进一步包括利用第三光致抗蚀剂图案形成保护绝缘层和透明电极层，所述方法类似于上述根据本发明示例性实施例的显示基板的制造方法。以下，参照附图4A至4D描述制造根据本发明第三示例性实施例的显示基板的方法。相同的附图标记用于指代相同的部件。
参照图1和4A，栅极绝缘层102和沟道层110连续形成在具有栅极线GL、栅极GE和存储线STL的基板101上。源极金属层(未示出)形成在具有沟道层110的基板101上。包括第一子光致抗蚀剂图案PR1和第二子光致抗蚀剂图案PR2的第二光致抗蚀剂图案形成在源极金属层上。第一子光致抗蚀剂图案PR1形成在源极区域SEA、漏极区域DEA、存储区域STA和源极线区域DLA内，而第二子光致抗蚀剂图案PR2形成在沟道区域CHA内。
参照图1和图4B，通过回蚀刻工艺部分地移除预定厚度的第一和第二子光致抗蚀剂图案PR1和PR2，以便进而暴露电极金属图案121以及在电极金属图案121、源极线DL和覆盖金属图案123上形成第一残留子光致抗蚀剂图案PR1′。第一残留子光致抗蚀剂图案PR1′暴露电极金属图案121、源极线DL和覆盖金属图案123的边缘部分‘a’。
参照图1和4C，蚀刻沟道层110以分别形成(分别)具有形成在电极金属图案121、源极线DL和覆盖金属图案123下面的底切‘b’的第一、第二和第三沟道图案111、113和115。
参照图1和4D，由于底切‘b’，使得电极金属图案121、源极线DL和覆盖金属图案123(分别)具有分别比第一、第二和第三沟道图案111、113和115更突出的第一、第二和第三突起部分131、133和135。
利用第一残留子光致抗蚀剂图案PR1′通过蚀刻工艺形成源极SE和漏极DE。(分别)移除第一、第二和第三突起部分131、133和135以形成具有分别与第一、第二和第三沟道图案111、113和115基本相同的蚀刻表面的电极金属图案121、源极线DL和覆盖金属图案123。
参照图1和4E，保护绝缘层103形成在具有源极SSE、漏极DE、源极线DL和覆盖金属图案123的基板101上。第三光致抗蚀剂图案PR3形成在具有保护绝缘层103的基板101上。第三光致抗蚀剂图案PR3形成在具有开关元件TFT的开关元件区域SEA和具有栅极线GL和源极线Dl的布线区域(未示出)内。
第三光致抗蚀剂图案PR3没有形成在对应漏极DE端部的第一接触区域CA1、对应栅极线GL端部的第二接触区域CA2、对应源极线DL端部的第三接触区域CA3或具有像素电极PE的像素电极区域PEA内。
将第三光致抗蚀剂图案PR3用作掩模通过第一蚀刻工艺移除栅极绝缘层102和保护绝缘层103。随后，通过第二蚀刻工艺蚀刻漏极DE的端部、栅极线GL的端部以及源极线DL的端部以(分别)形成第一、第二和第三接触部分C1、C2和C3。通过第二蚀刻工艺移除覆盖金属图案123以暴露存储线STL上方的第三沟道图案115。
参照图1和4F，透明电极层(未示出)(分别)形成在具有第一、第二和第三接触部分C1、C2和C3的基板101上。随后，通过脱模工艺去除第三光致抗蚀剂图案PR3。进而，构图透明电极层以形成与漏极DE电连接的像素电极PE、与栅极线GL电连接的第一焊盘图案141以及与源极线DL电连接的第二焊盘图案142。
根据本发明的实施例，在利用一个掩模关于源极金属层和形成在源极金属层下面的沟道层形成源极线的过程中，移除比源极线更突出的沟道层。进而，提高了显示质量。
例如，去除源极线下面的沟道层的突起部分以提高开口率并简化细微布线工艺。在像素电极和沟道层之间不会产生耦合电容，进而去除了瀑布噪音并阻止了余像缺陷。
尽管已经描述了本发明的示例性实施例，但应当理解，本发明不限于这些实施例，在本发明的精神和范围内，本领域普通技术人员可进行各种改变和修改。
Claims (24)
1.一种形成金属线的方法，包括：
在基板上形成沟道层；
在所形成的沟道层上形成金属层；
在金属层的布线区域内形成光致抗蚀剂图案；
利用光致抗蚀剂图案蚀刻金属层以形成金属线；
移除预定厚度的光致抗蚀剂图案以在金属线上形成残留光致抗蚀剂图案；
利用金属线蚀刻沟道层以在金属层下面形成底切以及使得部分的金属层相对于沟道层突起；以及
利用残留光致抗蚀剂图案移除金属线的突起部分。
2.根据权利要求1所述的方法，其中沟道层被各向异性地干蚀刻。
3.根据权利要求1所述的方法，其中底切具有约0.5μm至约1μm的长度。
4.根据权利要求1所述的方法，其中通过干蚀刻工艺移除金属线的突起部分。
5.根据权利要求1所述的方法，其中残留光致抗蚀剂图案形成在金属线上以暴露金属线的边缘部分，并且底切的长度长于或等于暴露的边缘部分的长度。
6.根据权利要求5所述的方法，其中暴露的边缘部分具有小于或等于0.5μm的长度。
7.根据权利要求5所述的方法，其中底切具有约0.5μm至约1μm的长度。
8.根据权利要求5所述的方法，其中通过干蚀刻工艺移除金属线的突起部分。
9.根据权利要求1所述的方法，其中残留光致抗蚀剂图案形成在金属线上以暴露金属线的边缘部分，并且暴露的边缘部分具有小于或等于约0.5μm的长度，以及底切具有约0.5μm至约1μm的长度。
10.一种制造显示基板的方法，包括：
在基板上形成沟道层，所述基板具有栅极线和开关元件的栅极；
在形成的沟道层上形成源极金属层；
在源极线区域和第一区域内的源极金属层上形成第一光致抗蚀剂图案，其中开关元件的源极和漏极形成在第一区域内；
在第二区域内的源极金属层上形成第二光致抗蚀剂图案，其中开关元件的沟道部分形成在第二区域内；
利用第一和第二光致抗蚀剂图案构图源极金属层以在第一和第二区域内形成电极金属图案以及在源极线区域内形成源极线；
在第一区域的电极金属图案上形成残留光致抗蚀剂图案，并移除预定厚度的第一和第二光致抗蚀剂图案以暴露第二区域内的电极金属图案；
利用电极金属图案和源极线来蚀刻沟道层以形成位于电极金属图案和源极线下面的底切；
蚀刻第二区域内的电极金属图案以形成源极和漏极；和
形成与开关元件的漏极电连接的像素电极。
11.根据权利要求10所述的方法，其中第一光致抗蚀剂图案相对于基板具有约60度至约90度的倾斜角。
12.根据权利要求11所述的方法，其中第二光致抗蚀剂图案具有约5000的厚度。
13.根据权利要求10所述的方法，其中残留光致抗蚀剂图案形成在电极金属图案和源极线上以暴露电极金属图案和源极线的边缘部分，并且底切的长度大于或等于边缘部分的长度。
14.根据权利要求10所述的方法，其中各向异性地干蚀刻沟道层。
15.根据权利要求10所述的方法，进一步包括利用残留光致抗蚀剂图案移除电极金属图案和源极线的突起部分，所述突起部分相对于底切突出。
16.根据权利要求15所述的方法，其中通过干蚀刻工艺移除电极金属图案的突起部分。
17.根据权利要求10所述的方法，其中形成源极和漏极包括利用源极和漏极选择地蚀刻沟道层以形成沟道部分。
18.根据权利要求10所述的方法，其中形成像素电极包括：
在具有开关元件的基板上形成保护绝缘层；
利用第三光致抗蚀剂图案移除保护绝缘层以形成对应漏极的接触部分；
形成通过接触部分与漏极相接触的透明电极层；和
利用第四光致抗蚀剂图案构图透明电极以形成像素电极。
19.根据权利要求10所述的方法，进一步包括在基板上形成栅极线、栅极和存储线。
20.根据权利要求19所述的方法，其中形成像素电极包括：
在具有开关元件的基板上形成保护绝缘层；
在具有开关元件、栅极线和源极线的区域上形成第三光致抗蚀剂图案；
利用第三光致抗蚀剂图案移除对应具有像素电极并包括漏极端部的区域的部分保护绝缘层；
在具有保护绝缘层的残留部分的基板上形成透明电极层；和
移除第三光致抗蚀剂图案并构图透明电极层以形成与漏极端部接触的像素电极。
21.根据权利要求20所述的方法，其中形成第三光致抗蚀剂图案包括形成覆盖存储线的第四光致抗蚀剂图案，所述第四光致抗蚀剂图案比第三光致抗蚀剂图案薄。
22.根据权利要求21所述的方法，进一步包括在形成透明电极层之前移除第四光致抗蚀剂图案。
23.根据权利要求20所述的方法，进一步同时包括：
利用源极线形成覆盖存储线的覆盖金属图案；和
利用保护绝缘层移除覆盖金属图案。
24.根据权利要求10所述的方法，其中残留光致抗蚀剂图案形成在金属图案和源极线上以暴露电极金属图案和金属线的边缘部分，并且其中每个暴露的边缘部分具有小于或等于约0.5μm的长度，以及每个底切具有约0.5μm至约1μm的长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060036745A KR101232061B1 (ko) | 2006-04-24 | 2006-04-24 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
| KR36745/06 | 2006-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101063755A true CN101063755A (zh) | 2007-10-31 |
| CN101063755B CN101063755B (zh) | 2011-04-06 |
Family
ID=38618730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101008462A Expired - Fee Related CN101063755B (zh) | 2006-04-24 | 2007-04-20 | 形成金属线的方法及利用该方法制造显示基板的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US20070249097A1 (zh) |
| JP (1) | JP5311758B2 (zh) |
| KR (1) | KR101232061B1 (zh) |
| CN (1) | CN101063755B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016138741A1 (zh) * | 2015-03-02 | 2016-09-09 | 京东方科技集团股份有限公司 | 像素结构的制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232061B1 (ko) * | 2006-04-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
| EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| CN111785735B (zh) * | 2020-07-02 | 2022-07-12 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN113161291B (zh) * | 2021-04-08 | 2022-11-15 | 北海惠科光电技术有限公司 | 阵列基板制作方法及阵列基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
| CN1221843C (zh) * | 1995-10-03 | 2005-10-05 | 精工爱普生株式会社 | 有源矩阵基板、液晶显示装置及其防止静电破坏的方法 |
| KR19980041087A (ko) * | 1996-11-30 | 1998-08-17 | 엄길용 | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 |
| KR100543436B1 (ko) * | 1998-05-29 | 2006-03-23 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| JP2001332740A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
| JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
| JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| KR101232061B1 (ko) * | 2006-04-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
-
2006
- 2006-04-24 KR KR1020060036745A patent/KR101232061B1/ko active IP Right Grant
-
2007
- 2007-01-31 US US11/669,572 patent/US20070249097A1/en not_active Abandoned
- 2007-01-31 US US11/669,639 patent/US20070249150A1/en not_active Abandoned
- 2007-01-31 US US11/669,551 patent/US20070249096A1/en not_active Abandoned
- 2007-01-31 US US11/669,653 patent/US7575945B2/en not_active Expired - Fee Related
- 2007-04-02 JP JP2007096858A patent/JP5311758B2/ja active Active
- 2007-04-20 CN CN2007101008462A patent/CN101063755B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016138741A1 (zh) * | 2015-03-02 | 2016-09-09 | 京东方科技集团股份有限公司 | 像素结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070249096A1 (en) | 2007-10-25 |
| KR101232061B1 (ko) | 2013-02-12 |
| JP2007294946A (ja) | 2007-11-08 |
| JP5311758B2 (ja) | 2013-10-09 |
| US20070249150A1 (en) | 2007-10-25 |
| CN101063755B (zh) | 2011-04-06 |
| US7575945B2 (en) | 2009-08-18 |
| US20070249097A1 (en) | 2007-10-25 |
| KR20070104732A (ko) | 2007-10-29 |
| US20070246845A1 (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101114657B (zh) | 显示面板、掩模及其制造方法 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
| CN1451996A (zh) | 薄膜晶体管阵列基板及其制造方法和掩模 | |
| CN101079429A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1677209A (zh) | 液晶显示器件及其制造方法 | |
| CN1208840C (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
| CN1655039A (zh) | 薄膜晶体管、使用其的液晶显示器、以及其制造方法 | |
| CN101063755A (zh) | 形成金属线的方法及利用该方法制造显示基板的方法 | |
| CN1491442A (zh) | 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 | |
| CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1991544A (zh) | 液晶显示器件及其制造方法 | |
| CN1605918A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1716062A (zh) | 液晶显示器件的阵列基板的制造方法 | |
| CN1991539A (zh) | 液晶显示器件及其制造方法 | |
| CN1897285A (zh) | 薄膜晶体管阵列面板及制造方法 | |
| CN1767175A (zh) | 薄膜晶体管阵列面板的制造方法 | |
| CN1614490A (zh) | 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN102598230A (zh) | Mofet的掩模层级减少 | |
| CN1888961A (zh) | 液晶显示器件及其制造方法 | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN109616443A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN1614489A (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
| CN1518774A (zh) | 薄膜晶体管阵列面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MONITOR CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121031 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121031 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20170420 |