CN109616443A - 阵列基板的制作方法及阵列基板 - Google Patents

阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN109616443A
CN109616443A CN201811320935.2A CN201811320935A CN109616443A CN 109616443 A CN109616443 A CN 109616443A CN 201811320935 A CN201811320935 A CN 201811320935A CN 109616443 A CN109616443 A CN 109616443A
Authority
CN
China
Prior art keywords
array substrate
film
public electrode
grid
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811320935.2A
Other languages
English (en)
Inventor
朱茂霞
徐洪远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811320935.2A priority Critical patent/CN109616443A/zh
Priority to PCT/CN2018/116043 priority patent/WO2020093442A1/zh
Publication of CN109616443A publication Critical patent/CN109616443A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供一种阵列基板的制作方法及阵列基板。所述阵列基板的制作方法先在衬底基板上形成透明导电薄膜和覆盖所述透明导电薄膜的金属薄膜，并通过一道光罩图案化所述透明导电薄膜和金属薄膜，形成由透明导电薄膜和金属薄膜形成的栅极和由透明导电薄膜形成的阵列基板公共电极，相比于现有技术，透明的阵列基板公共电极，能够提升像素开口率，改善显示效果，且栅极和阵列基板公共电极仍通过一道光罩制得，无需增加光罩数量，制作成本较低。

Description

阵列基板的制作方法及阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜基板(CF，Color Filter)、阵列基板(TFT，Thin FilmTransistor)、夹于彩膜基板与阵列基板之间的液晶(LC，Liquid Crystal) 及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程 (薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在 TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
现有的阵列基板一般包括：衬底基板、设于衬底基板上的间隔排列的栅极和阵列基板公共电极(Array Com，Acom)、设于所述衬底基板、栅极和阵列基板公共电极上的栅极绝缘层、设于所述栅极上的栅极绝缘层上的有源层、设于所述有源层上且分别与所述有源层的两端接触的源极和漏极、设于所述栅极绝缘层、有源层、源极和漏极上的钝化层、设于所述钝化层上的且与所述漏极电性连接的像素电极，其中栅极和阵列基板公共电极位于同一膜层且均采用不透光的金属材料制成，开口率较低。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，能够提升像素开口率，且不增加光罩数量。
本发明的目的还在于提供一种阵列基板，能够提升像素开口率，改善显示效果。
为实现上述目的，本发明提供了一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板，在所述衬底基板上形成透明导电薄膜和覆盖所述透明导电薄膜的金属薄膜；
步骤S2、在所述金属薄膜上覆盖光阻薄膜；
步骤S3、对所述光阻薄膜进行图案化，除去除待形成栅极和阵列基板公共电极的区域以外的光阻薄膜，得到位于待形成栅极的区域上的第一光阻段及位于待形成阵列基板公共电极的区域上的第二光阻段，且所述第一光阻段的厚度大于第二光阻段；
步骤S4、以第一光阻段和第二光阻段为遮挡，对所述透明导电薄膜和金属薄膜进行蚀刻，除去除待形成栅极和阵列基板公共电极的区域以外的透明导电薄膜和金属薄膜；
步骤S5、去除第二光阻段同时减薄第一光阻段，以剩余的第一光阻段为遮挡对金属薄膜进行蚀刻，去除待形成阵列基板公共电极的区域上金属薄膜，得到阵列基板公共电极；
步骤S6、去除剩余的第一光阻段，得到栅极；
步骤S7、在所述衬底基板、栅极及阵列基板公共电极上形成栅极绝缘层，在所述栅极上的栅极绝缘层上形成有源层，在所述有源层上形成分别位于所述有源层的两端的源极和漏极，在所述栅极绝缘层、有源层、源极和漏极上形成钝化层，并在所述钝化层上形成像素电极。
所述步骤S3中通过一道半色调光罩或灰阶光罩图案化所述光阻薄膜。
所述步骤S4中对所述透明导电薄膜和金属薄膜进行蚀刻的过程包括：
进行第一次蚀刻，除去除待形成栅极和阵列基板公共电极的区域以外的金属薄膜；
进行第二次蚀刻，除去除待形成栅极和阵列基板公共电极的区域以外的透明导电薄膜。
所述第一次蚀刻中，采用铜酸蚀刻所述金属薄膜；所述第二次蚀刻中，采用草酸蚀刻所述透明导电薄膜。
所述步骤S5中采用双氧水系铜酸蚀刻所述金属薄膜，以去除待形成阵列基板公共电极的区域上金属薄膜同时保留待形成阵列基板公共电极的区域上的透明导电薄膜。
所述步骤S5中通过氧气等离子工艺对所述第二光阻段和第一光阻段进行灰化，以去除第二光阻段同时减薄第一光阻段。
所述步骤S6采用光阻剥离液去除剩余的第一光阻段。
所述透明导电薄膜的材料为氧化铟锡。
本发明还提供一种阵列基板，包括：衬底基板、设于所述衬底基板上的间隔排列的栅极及阵列基板公共电极、设于所述衬底基板、栅极及阵列基板公共电极上的栅极绝缘层、设于所述栅极上的栅极绝缘层上的有源层、设于所述有源层上且分别位于所述有源层的两端的源极和漏极、设于所述栅极绝缘层、有源层、源极和漏极上的钝化层以及设于所述钝化层上的像素电极；
所述阵列基板公共电极为透明电极，所述栅极包括与所述阵列基板公共电极同层设置的透明导电部及层叠于所述透明导电部上的金属导电部。
所述阵列基板公共电极及透明导电部的材料为氧化铟锡。
本发明的有益效果：本发明提供一种阵列基板的制作方法，该方法先在衬底基板上形成透明导电薄膜和覆盖所述透明导电薄膜的金属薄膜，并通过一道光罩图案化所述透明导电薄膜和金属薄膜，形成由透明导电薄膜和金属薄膜形成的栅极和由透明导电薄膜形成的阵列基板公共电极，相比于现有技术，透明的阵列基板公共电极，能够提升像素开口率，改善显示效果，且栅极和阵列基板公共电极仍通过一道光罩制得，无需增加光罩数量，制作成本较低。本发明还提供一种阵列基板，能够提升像素开口率，改善显示效果。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的阵列基板的制作方法的步骤S1的示意图；
图2为本发明的阵列基板的制作方法的步骤S2的示意图；
图3为本发明的阵列基板的制作方法的步骤S3的示意图；
图4为本发明的阵列基板的制作方法的步骤S4的示意图；
图5至图6为本发明的阵列基板的制作方法的步骤S5的示意图；
图7为本发明的阵列基板的制作方法的步骤S6的示意图；
图8至图10本发明的阵列基板的制作方法的步骤S7的示意图；
图11为本发明的阵列基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图11，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、如图1所示，提供一衬底基板1，在所述衬底基板1上形成透明导电薄膜101和覆盖所述透明导电薄膜101的金属薄膜102。
具体地，所述衬底基板1为透明基板，优选为玻璃基板。
具体地，所述步骤S1中具体包括先在所述衬底基板1上沉积一层透明导电薄膜101，随后在所述透明导电薄膜101上沉积一层金属薄膜102。
优选地，所述透明导电薄膜101的材料氧化铟锡，所述金属薄膜102的材料为钼、铝、钛及铜中的一种或多种的组合。
步骤S2、如图2所示，在所述金属薄膜102上覆盖光阻薄膜103。
具体地，所述步骤S2中通过涂布工艺在所述金属薄膜102上形成所述光罩薄膜103。
步骤S3、如图3所示，对所述光阻薄膜103进行图案化，除去除待形成栅极和阵列基板公共电极3的区域以外的光阻薄膜103，得到位于待形成栅极的区域上的第一光阻段104及位于待形成阵列基板公共电极的区域上的第二光阻段 105，且所述第一光阻段104的厚度大于第二光阻段105。
具体地，所述步骤S3中通过一道半色调光罩(Half tone mask，HTM)或一道灰阶光罩(Gray tone mask，GTM)图案化所述光阻薄膜103。
具体地，根据光阻薄膜103的正负性质选择对所述待形成栅极的区域上的光阻薄膜103不曝光或完全曝光形成第一光阻段104，对于待形成阵列基板公共电极的区域上的光阻薄膜103进行半曝光形成第二光阻段105，对其余区域的光阻薄膜103完全曝光或不曝光，以在显影后去除所述其余区域的光阻薄膜103。
步骤S4、如图4所示，以第一光阻段104和第二光阻段105为遮挡，对所述透明导电薄膜101和金属薄膜102进行蚀刻，除去除待形成栅极和阵列基板公共电极3的区域以外的透明导电薄膜101和金属薄膜102。
具体地，所述步骤S4中对所述透明导电薄膜101和金属薄膜102进行蚀刻的过程包括：进行第一次蚀刻，除去除待形成栅极和阵列基板公共电极3的区域以外的金属薄膜102；进行第二次蚀刻，除去除待形成栅极和阵列基板公共电极3的区域以外的透明导电薄膜101。
其中，所述第一次蚀刻中，采用铜酸蚀刻所述金属薄膜102；所述第二次蚀刻中，采用草酸蚀刻所述透明导电薄膜101。
步骤S5、如图5和图6所示，去除第二光阻段105同时减薄第一光阻段104，以剩余的第一光阻段104为遮挡对金属薄膜102进行蚀刻，去除待形成阵列基板公共电极的区域上金属薄膜102，得到阵列基板公共电极3。
具体地，所述步骤S5中通过氧气等离子工艺(O2Plasma)对所述第二光阻段105和第一光阻段104进行灰化，以去除第二光阻段105同时减薄第一光阻段104
具体地，所述步骤S5中采用双氧水系铜酸蚀刻所述金属薄膜102，以去除待形成阵列基板公共电极的区域上金属薄膜102同时保留待形成阵列基板公共电极的区域上的透明导电薄膜101。
具体地，通过所述双氧水系铜酸进行蚀刻，能够在蚀刻所述金属薄膜102 的同时，避免对透明导电薄膜101的蚀刻，以保留下待形成阵列基板公共电极的区域上的透明导电薄膜101，用于形成阵列基板公共电极3。
步骤S6、如图7所示，去除剩余的第一光阻段104，得到栅极2。
具体地，所述步骤S6采用光阻剥离液去除剩余的第一光阻段104。
步骤S7、如图8至图11所示，在所述衬底基板1、栅极2及阵列基板公共电极3上形成栅极绝缘层4，在所述栅极2上的栅极绝缘层4上形成有源层5，在所述有源层5上形成分别位于所述有源层5的两端的源极6和漏极7，在所述栅极绝缘层4、有源层5、源极6和漏极7上形成钝化层8，并在所述钝化层8上形成像素电极9。
具体地，所述步骤S7具体包括：
如图8所示，先在所述衬底基板1、栅极2及阵列基板公共电极3上沉积栅极绝缘层4；
如图9所示，然后在栅极绝缘层4上沉积一层半导体薄膜并在所述半导体薄膜上沉积一层金属薄膜，并通过一道光罩同时图案化所述半导体薄膜和金属薄膜，得到有源层5、源极6和漏极7。所述图案化所述半导体薄膜和金属薄膜的光罩为灰阶光罩或半色调光罩。
如图10所示，接着在所述栅极绝缘层4、有源层5、源极6和漏极7上沉积一层钝化层8，并通过一道光罩图案化所述钝化层8，形成贯穿所述钝化层8的过孔91，所述过孔91暴露出所述漏极7的一部分；
如图10所示，最后在所述钝化层8上形成一层透明导电薄膜，并通过一道光罩图案化所述透明导电薄膜，形成像素电极9，所述像素电极9通过所述过孔 91与所述漏极7电性连接。
优选地，所述栅极绝缘层4和钝化层8的材料均为氮化硅和氧化硅中的一种或二者的组合，所述有源层5的材料可以为非晶硅、多晶硅或金属氧化物半导体，所述源极6和漏极7的材料为钼、铝、钛及铜中的一种或多种的组合，所述像素电极9的材料为氧化铟锡。
具体地，本发明的制作方法可通过4道光罩制成阵列基板，且该阵列基板具有透明的阵列基板公共电极，能够提升像素开口率，改善显示效果，且制作所需的光罩数量少，制作成本较低。
请参阅图10，本发明还提供一种阵列基板，包括：衬底基板1、设于所述衬底基板1上的间隔排列的栅极2及阵列基板公共电极3、设于所述衬底基板1、栅极2及阵列基板公共电极3上的栅极绝缘层4、设于所述栅极2上的栅极绝缘层 4上的有源层5、设于所述有源层5上且分别位于所述有源层5的两端的源极6和漏极7、设于所述栅极绝缘层4、有源层5、源极6和漏极7上的钝化层8以及设于所述钝化层8上的像素电极9；
所述阵列基板公共电极3为透明电极，所述栅极2包括与所述阵列基板公共电极3同层设置的透明导电部21及层叠于所述透明导电部21上的金属导电部 22。
具体地，所述阵列基板公共电极3及透明导电部21的材料为氧化铟锡。
具体地，所述钝化层8上形成有贯穿所述钝化层8且暴露出漏极7的一部分的过孔91，所述像素电极9通过所述过孔91与所述漏极7电性连接。
具体地，所述阵列基板通过4道光罩制得，其中，所述阵列基板公共电极 3和栅极2通过第一道光罩制得，所述有源层5、源极6和漏极7通过第二道光罩制得，所述过孔91通过第三道光罩制得，所述像素电极9通过第四道光罩制得。
具体地，第一道光罩和第二道光罩均为灰阶光罩或半色调光罩。
优选地，所述栅极绝缘层4和钝化层8的材料均为氮化硅和氧化硅中的一种或二者的组合，所述有源层5的材料可以为非晶硅、多晶硅或金属氧化物半导体，所述金属导电部22、源极6和漏极7的材料为钼、铝、钛及铜中的一种或多种的组合，所述阵列基板公共电极3、透明导电部21及像素电极9的材料为氧化铟锡。
具体地，本发明的阵列基板具有透明的阵列基板公共电极，能够提升像素开口率，改善显示效果，且制作所需的光罩数量少，制作成本较低。
综上所述，本发明提供一种阵列基板的制作方法，该方法先在衬底基板上形成透明导电薄膜和覆盖所述透明导电薄膜的金属薄膜，并通过一道光罩图案化所述透明导电薄膜和金属薄膜，形成由透明导电薄膜和金属薄膜形成的栅极和由透明导电薄膜形成的阵列基板公共电极，相比于现有技术，透明的阵列基板公共电极，能够提升像素开口率，改善显示效果，且栅极和阵列基板公共电极仍通过一道光罩制得，无需增加光罩数量，制作成本较低。本发明还提供一种阵列基板，能够提升像素开口率，改善显示效果。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(1)，在所述衬底基板(1)上形成透明导电薄膜(101)和覆盖所述透明导电薄膜(101)的金属薄膜(102)；
步骤S2、在所述金属薄膜(102)上覆盖光阻薄膜(103)；
步骤S3、对所述光阻薄膜(103)进行图案化，除去除待形成栅极和阵列基板公共电极(3)的区域以外的光阻薄膜(103)，得到位于待形成栅极的区域上的第一光阻段(104)及位于待形成阵列基板公共电极的区域上的第二光阻段(105)，且所述第一光阻段(104)的厚度大于第二光阻段(105)；
步骤S4、以第一光阻段(104)和第二光阻段(105)为遮挡，对所述透明导电薄膜(101)和金属薄膜(102)进行蚀刻，除去除待形成栅极和阵列基板公共电极的区域以外的透明导电薄膜(101)和金属薄膜(102)；
步骤S5、去除第二光阻段(105)同时减薄第一光阻段(104)，以剩余的第一光阻段(104)为遮挡对金属薄膜(102)进行蚀刻，去除待形成阵列基板公共电极的区域上金属薄膜(102)，得到阵列基板公共电极(3)；
步骤S6、去除剩余的第一光阻段(104)，得到栅极(2)；
步骤S7、在所述衬底基板(1)、栅极(2)及阵列基板公共电极(3)上形成栅极绝缘层(4)，在所述栅极(2)上的栅极绝缘层(4)上形成有源层(5)，在所述有源层(5)上形成分别位于所述有源层(5)的两端的源极(6)和漏极(7)，在所述栅极绝缘层(4)、有源层(5)、源极(6)和漏极(7)上形成钝化层(8)，并在所述钝化层(8)上形成像素电极(9)。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S3中通过一道半色调光罩或灰阶光罩图案化所述光阻薄膜(103)。
3.如权利要求1所述的的阵列基板的制作方法，其特征在于，所述步骤S4中对所述透明导电薄膜(101)和金属薄膜(102)进行蚀刻的过程包括：
进行第一次蚀刻，除去除待形成栅极和阵列基板公共电极(3)的区域以外的金属薄膜(102)；
进行第二次蚀刻，除去除待形成栅极和阵列基板公共电极(3)的区域以外的透明导电薄膜(101)。
4.如权利要求3所述的的阵列基板的制作方法，其特征在于，所述第一次蚀刻中，采用铜酸蚀刻所述金属薄膜(102)；所述第二次蚀刻中，采用草酸蚀刻所述透明导电薄膜(101)。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S5中采用双氧水系铜酸蚀刻所述金属薄膜(102)，以去除待形成阵列基板公共电极的区域上金属薄膜(102)同时保留待形成阵列基板公共电极的区域上的透明导电薄膜(101)。
6.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S5中通过氧气等离子工艺对所述第二光阻段(105)和第一光阻段(104)进行灰化，以去除第二光阻段(105)同时减薄第一光阻段(104)。
7.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S6采用光阻剥离液去除剩余的第一光阻段(104)。
8.如权利要求1所述的阵列基板的制作方法，其特征在于，所述透明导电薄膜(101)的材料为氧化铟锡。
9.一种阵列基板，其特征在于，包括：衬底基板(1)、设于所述衬底基板(1)上的间隔排列的栅极(2)及阵列基板公共电极(3)、设于所述衬底基板(1)、栅极(2)及阵列基板公共电极(3)上的栅极绝缘层(4)、设于所述栅极(2)上的栅极绝缘层(4)上的有源层(5)、设于所述有源层(5)上且分别位于所述有源层(5)的两端的源极(6)和漏极(7)、设于所述栅极绝缘层(4)、有源层(5)、源极(6)和漏极(7)上的钝化层(8)以及设于所述钝化层(8)上的像素电极(9)；
所述阵列基板公共电极(3)为透明电极，所述栅极(2)包括与所述阵列基板公共电极(3)同层设置的透明导电部(21)及层叠于所述透明导电部(21)上的金属导电部(22)。
10.如权利要求9所述的阵列基板，其特征在于，所述阵列基板公共电极(3)及透明导电部(21)的材料为氧化铟锡。
CN201811320935.2A 2018-11-07 2018-11-07 阵列基板的制作方法及阵列基板 Pending CN109616443A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811320935.2A CN109616443A (zh) 2018-11-07 2018-11-07 阵列基板的制作方法及阵列基板
PCT/CN2018/116043 WO2020093442A1 (zh) 2018-11-07 2018-11-16 阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811320935.2A CN109616443A (zh) 2018-11-07 2018-11-07 阵列基板的制作方法及阵列基板

Publications (1)

Publication Number Publication Date
CN109616443A true CN109616443A (zh) 2019-04-12

Family

ID=66003207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811320935.2A Pending CN109616443A (zh) 2018-11-07 2018-11-07 阵列基板的制作方法及阵列基板

Country Status (2)

Country Link
CN (1) CN109616443A (zh)
WO (1) WO2020093442A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081737A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法及阵列基板
CN113690181A (zh) * 2021-08-19 2021-11-23 昆山龙腾光电股份有限公司 Tft阵列基板及其制作方法
CN113725157A (zh) * 2021-08-27 2021-11-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法
WO2022178836A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940689A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234030B (en) * 2002-09-03 2005-06-11 Toppoly Optoelectronics Corp Liquid crystal display device integrated with driving circuit and method for fabrication the same
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102543864B (zh) * 2012-02-07 2014-02-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103887245B (zh) * 2014-03-28 2017-03-08 深圳市华星光电技术有限公司 一种阵列基板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940689A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081737A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法及阵列基板
WO2022178836A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN113690181A (zh) * 2021-08-19 2021-11-23 昆山龙腾光电股份有限公司 Tft阵列基板及其制作方法
CN113690181B (zh) * 2021-08-19 2024-03-12 昆山龙腾光电股份有限公司 Tft阵列基板及其制作方法
CN113725157A (zh) * 2021-08-27 2021-11-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN113725157B (zh) * 2021-08-27 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
WO2020093442A1 (zh) 2020-05-14

Similar Documents

Publication Publication Date Title
CN104965366B (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
CN101114657B (zh) 显示面板、掩模及其制造方法
CN109616443A (zh) 阵列基板的制作方法及阵列基板
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN106298646B (zh) Tft基板的制作方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
CN105679714B (zh) 阵列基板及其制作方法
CN106847836B (zh) Tft基板及其制作方法
CN107229152A (zh) 液晶显示面板的制作方法及液晶显示面板
CN105514033B (zh) 阵列基板的制作方法
CN108649016A (zh) 阵列基板的制作方法
CN105789120B (zh) Tft基板的制作方法及tft基板
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN105655359A (zh) Tft基板的制作方法
CN107039351B (zh) Tft基板的制作方法及tft基板
US10790320B2 (en) Manufacturing method of array substrate
CN109143774A (zh) 掩膜板及金属线的制作方法
CN105182625A (zh) 一种显示基板及其制作方法和显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN106024705B (zh) Tft基板的制作方法
CN108257976A (zh) Tft基板及其制作方法
CN103293803B (zh) 用于ffs模式液晶显示器的阵列基板及其制造方法
CN109616415A (zh) 低温多晶硅薄膜晶体管的制作方法
KR20050070325A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412

RJ01 Rejection of invention patent application after publication