WO2022178836A1 - 阵列基板及其制备方法、显示面板、显示装置 - Google Patents

阵列基板及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
WO2022178836A1
WO2022178836A1 PCT/CN2021/078166 CN2021078166W WO2022178836A1 WO 2022178836 A1 WO2022178836 A1 WO 2022178836A1 CN 2021078166 W CN2021078166 W CN 2021078166W WO 2022178836 A1 WO2022178836 A1 WO 2022178836A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
base substrate
transparent conductive
conductive layer
substrate
Prior art date
Application number
PCT/CN2021/078166
Other languages
English (en)
French (fr)
Inventor
曹薇
刘晓那
马禹
王婷婷
Original Assignee
京东方科技集团股份有限公司
北京京东方显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方显示技术有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180000336.6A priority Critical patent/CN115280231B/zh
Priority to PCT/CN2021/078166 priority patent/WO2022178836A1/zh
Priority to US17/622,132 priority patent/US20230154928A1/en
Publication of WO2022178836A1 publication Critical patent/WO2022178836A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Definitions

  • the array substrate further includes:
  • the thin film transistor includes a source electrode, a drain electrode and a gate electrode;
  • the source electrode, the drain electrode and the data line are provided in the same layer and the same material, the source electrode is electrically connected to the data line, and the drain electrode is electrically connected to the second electrode;
  • the first electrode, the gate line, the common electrode line and the gate are provided with the same layer and material, and the gate line is electrically connected to the gate, and the common electrode line is connected to the first gate. Electrodes are electrically connected.
  • the second auxiliary wire is provided on the same layer and the same material as the transparent conductive layer, and the orthographic projection of the common electrode wire on the first base substrate is the same as that of the second auxiliary wire on the first base substrate
  • the orthographic projections on are at least partially coincident.
  • forming a mutually laminated transparent conductive layer and a first electrode on one side of the first base substrate includes:
  • a display panel comprising:
  • the aperture ratio will not be lost, the transmittance of the product will not be affected, and the energy consumption of the end product will not be affected;
  • the orthographic projection overlaps with the orthographic projection of the transparent conductive layer on the first substrate, and the second electrode and the transparent conductive layer will form a storage capacitor; since the transparent conductive layer transmits light, the overlapping area of the second electrode and the transparent conductive layer Compared with the prior art, the overlapping area of the first electrode and the second electrode can be made larger; in addition, since the first electrode is thinner than that made in the prior art, the height difference between the first electrode and the second electrode The resulting dark area of alignment is blocked by the black matrix, which improves product quality.
  • FIG. 1 is a schematic structural diagram of a display panel cut along a cutting line perpendicular to a data line in the related art.
  • FIG. 2 is a schematic structural diagram of a display panel in the related art cut along a cutting line perpendicular to the gate line.
  • FIG. 5 is a schematic structural diagram of the array substrate in FIG. 3 cut along a cutting line perpendicular to the gate lines.
  • the orthographic projection of the first electrode 31 on the first base substrate 1 is located within the orthographic projection of the black matrix 82 on the first base substrate 1, so that the The edge is located within the edge of the black matrix 82.
  • a first electrode 31 is provided on the side of the transparent conductive layer 21 away from the first base substrate 1 .
  • the transparent conductive layer 21 and the first electrode 31 together form the common electrode 2 .
  • the first electrode 31 has a first opening, and the second opening is disposed opposite to the first opening.
  • the first electrode 31 includes a first metal strip, a second metal strip and a third metal strip, and the first metal strip, the second metal strip and the third metal strip are all arranged in a long strip shape.
  • the first metal strip and the second metal strip are substantially parallel and have substantially the same length.
  • the third metal strip is located at one end of the first metal strip and the second metal strip, and is connected between the first metal strip and the second metal strip to form a "U" shape.
  • the material of the first electrode 31 can be metal materials such as Ni, Au, Pt, Al, etc., and the first electrode 31 is a light-tight conductive material.
  • a gate insulating layer is provided on the side of the first electrode 31 away from the base substrate, a data line 51 is provided on the side of the gate insulating layer away from the base substrate, and a side away from the data line 51 is provided.
  • a protective layer is provided on one side of the base substrate.
  • source 52 and the “drain 53" may be interchanged with each other when using transistors of opposite polarities or when the current direction changes during circuit operation. Therefore, in this specification, “source electrode 52" and “drain electrode 53” may be interchanged with each other.
  • connection structure can be directly formed during fabrication, and there is no need to form an additional connection structure.
  • the gate line 32 and the gate electrode are also formed through the same patterning process, and a connection structure can be directly formed during fabrication, and there is no need to form an additional connection structure.
  • the array substrate may further include first auxiliary wires 22 , the first auxiliary wires 22 and the transparent conductive layer 21 are provided in the same layer and the same material, and the gate lines 32 are located on the first base substrate.
  • the orthographic projection on 1 is within the orthographic projection of the first auxiliary wire 22 on the first base substrate 1, or the orthographic projection of the grid line 32 on the first base substrate 1 and the first auxiliary wire 22 on the first substrate The orthographic projections on the substrate 1 partially overlap. Therefore, the grid lines 32 can be set relatively thin, and the conductive effect of the grid lines 32 can also be satisfied.
  • the display panel further includes a color filter substrate 8 disposed opposite to the array substrate, and is bonded by a sealant frame between the color filter substrate 8 and the array substrate.
  • the color filter substrate 8 includes a second base substrate 81 , and a black matrix 82 and a color filter layer 83 arrayed on one side of the second base substrate 81 .

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板，包括第一衬底基板（1）、绝缘层组、第二电极（7）、透明导电层（21）和第一电极（31）；透明导电层（21）和第一电极（31）相互层叠地设于第一衬底基板（1）的同一侧，第一电极（31）具有第一开口，第一电极（31）在第一衬底基板（1）上的正投影位于黑矩阵（82）在第一衬底基板（1）上的正投影内；绝缘层组设于第一电极（31）或透明导电层（21）的远离第一衬底基板（1）的一侧；第二电极（7）设于绝缘层组的远离第一衬底基板（1）的一侧，第二电极（7）与第一开口相对设置，第二电极（7）在第一衬底基板（1）上的正投影与透明导电层（21）在第一衬底基板（1）上的正投影部分重合。在对盒时，即使稍有偏差，也不会损失开口率，不会影响产品透过率，也不会影响终端产品能耗。还公开一种阵列基板的制备方法、显示面板和显示装置。

Description

阵列基板及其制备方法、显示面板、显示装置 技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板及阵列基板的制备方法、包括该阵列基板的显示面板、包括该显示面板的显示装置。
背景技术
随着行业能耗标准的不断升级，终端市场对于高性能低功耗显示器需求逐渐加强。而实现低功耗不仅需求显示器具有高开口率以达到高透过率，同时还需要透过率随工艺制程影响较小。
目前，TN(Twisted Nematic，扭曲向列型)产品的像素设计，对对盒精度要求较高，只要对盒时有偏差，就会损失开口率进而极大的影响产品透过率，影响终端产品能耗；而且会产生Rubbing shadow(配向暗区)区，影响液晶排布进而产生漏光，影响产品显示品质。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
公开内容
本公开的目的在于克服上述现有技术的不足，提供一种阵列基板及阵列基板的制备方法、包括该阵列基板的显示面板、包括该显示面板的显示装置。
根据本公开的一个方面，提供了一种阵列基板，包括：
第一衬底基板；
透明导电层和第一电极，相互层叠地设于所述第一衬底基板的同一侧，所述第一电极具有第一开口，所述第一电极在所述第一衬底基板上的正投影位于黑矩阵在所述第一衬底基板上的正投影内；
绝缘层组，设于所述第一电极或所述透明导电层的远离所述第一衬底基板的一侧；
第二电极，设于所述绝缘层组的远离所述第一衬底基板的一侧，所述第二电极与所述第一开口相对设置，所述第二电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
在本公开的一种示例性实施例中，所述透明导电层设于所述第一电极与所述第一衬底基板之间。
在本公开的一种示例性实施例中，所述第一电极设于所述透明导电层与所述第一衬底基板之间。
在本公开的一种示例性实施例中，所述第一电极在所述第一衬底基板上的正投影位于所述透明导电层在所述第一衬底基板上的正投影内，或所述第一电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
在本公开的一种示例性实施例中，所述阵列基板还包括：
薄膜晶体管、栅线、数据线和公共电极线，所述薄膜晶体管包括源极、漏极和栅极；
所述源极、所述漏极与数据线同层同材料设置，所述源极与所述数据线电连接，所述漏极与所述第二电极电连接；
所述第一电极、所述栅线、所述公共电极线与所述栅极同层同材料设置，且所述栅线与所述栅极电连接，所述公共电极线与所述第一电极电连接。
在本公开的一种示例性实施例中，所述阵列基板还包括：
第一辅助导线，与所述透明导电层同层同材料设置，且所述栅线在所述第一衬底基板上的正投影与所述第一辅助导线在所述第一衬底基板上的正投影至少部分重合。
在本公开的一种示例性实施例中，所述阵列基板还包括：
第二辅助导线，与所述透明导电层同层同材料设置，且所述公共电极线在所述第一衬底基板上的正投影与所述第二辅助导线在所述第一衬底基板上的正投影至少部分重合。
在本公开的一种示例性实施例中，公共电极包括层叠设置的所述第一电极和所述透明导电层，所述第二电极为像素电极。
在本公开的一种示例性实施例中，所述透明导电层的材质是ITO，所述第二电极的材质是ITO。
根据本公开的另一个方面，提供了一种阵列基板的制备方法，包括：
提供一第一衬底基板；
在所述第一衬底基板的一侧形成相互层叠透明导电层和第一电极，所述第一电极具有第一开口，所述第一电极在所述第一衬底基板上的正投影位于黑矩阵在所述第一衬底基板上的正投影内；
在所述第一电极或所述透明导电层的远离所述第一衬底基板的一侧形成绝缘层组；
在所述绝缘层组的远离所述第一衬底基板的一侧形成第二电极，所述第二电极与所述第一开口相对设置，所述第二电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
在本公开的一种示例性实施例中，在所述第一衬底基板的一侧形成相互层叠透明导电层和第一电极，包括：
在所述第一衬底基板的一侧依次形成透明导电材料层和第一电极材料层；
按照同一个掩模板，通过两次曝光后刻蚀依次形成第一电极和透明导电层。
在本公开的一种示例性实施例中，在形成所述第一电极的同时形成栅线、公共电极线和栅极。
在本公开的一种示例性实施例中，在形成所述透明导电层的同时形成第一辅助导线和第二辅助导线，所述栅线在所述第一衬底基板上的正投影与所述第一辅助导线在所述第一衬底基板上的正投影至少部分重合，所述公共电极线在所述第一衬底基板上的正投影与所述第二辅助导线在所述第一衬底基板上的正投影至少部分重合。
根据本公开的又一个方面，提供了一种显示面板，包括：
阵列基板，是上述任意一项所述的阵列基板；
彩膜基板，与所述阵列基板相对设置，所述彩膜基板包括第二衬底基板，以及阵列设于所述第二衬底基板靠近所述阵列基板的一侧的黑矩 阵和彩膜层；
密封胶框，粘接于所述阵列基板与所述密封胶框之间。
根据本公开的再一个方面，提供了一种显示装置，包括上述所述的显示面板。
本公开的阵列基板及阵列基板的制备方法，第一电极在第一衬底基板上的正投影位于黑矩阵在第一衬底基板上的正投影内，使得第一电极的边沿位于黑矩阵的边沿内，在对盒时，即使稍有偏差，也不会损失开口率，不会影响产品透过率，也不会影响终端产品能耗；而且，第二电极在第一衬底基板上的正投影与透明导电层在第一衬底基板上的正投影部分重合，第二电极与透明导电层会形成存储电容；由于，透明导电层透光，第二电极与透明导电层的交叠面积相对于现有技术中第一电极与第二电极的交叠面积可以制作的更大；另外，由于第一电极较现有技术中制作的较细，由于第一电极与第二电极的高度差引起的配向暗区被黑矩阵遮挡，提升产品品质。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中显示面板的按照与数据线相垂直的剖切线剖切的结构示意图。
图2为相关技术中显示面板的按照与栅线相垂直的剖切线剖切的结构示意图。
图3为本公开阵列基板一示例实施方式的结构示意图。
图4为图3中阵列基板的按照与数据线相垂直的剖切线剖切的结构示意图。
图5为图3中阵列基板的按照与栅线相垂直的剖切线剖切的结构示意图。
图6为本公开阵列基板的制备方法一示例实施方式的流程示意框图。
图7为本公开阵列基板的制备方法一示例实施方式的流程示意框图。
图8-图12为本公开阵列基板的制备方法各个步骤的结构示意图。
图13为本公开显示面板一示例实施方式的结构示意图。
附图标记说明：
1、第一衬底基板；
2、公共电极；21、透明导电层；22、第一辅助导线；23、第二辅助导线；
31、第一电极；32、栅线；33、公共电极线；
4、栅绝缘层；
51、数据线；52、源极；53、漏级；
6、保护层；7、第二电极；
8、彩膜基板；81、第二衬底基板；82、黑矩阵；83、彩膜层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上， 或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
扭曲向列型(Twisted Nematic，简称TN)显示模式的液晶显示面板，在TFT(Thin Film Transistor，薄膜晶体管)基板的下侧设置第一偏振片，在彩膜基板8的上侧设置第二偏振片，所述第一偏振片和第二偏振片的透光方向相互垂直。如果液晶盒上不施加外电场，由于TN液晶屏中液晶分子在盒中的扭曲螺距远比可见光波长大得多，所以当入射线偏振光的偏振方向与玻璃表面液晶分子的排列方向一致时，其偏光方向在通过整个液晶层后会随着液晶分子扭曲变形而被扭曲90°由另一侧射出，呈透光状态。如果这时在液晶盒上施加一个电压并达到一定值后，液晶分子长轴将开始沿电场方向倾斜，除电极表面的液晶分子外，所有液晶盒内两电极之间的液晶分子都变成沿电场方向的再排列。这时，90°旋光功能消失，在正交偏振片间失去了旋光作用，使器件不能透光。
参照图1和图2所示的相关技术中显示面板的结构示意图，为了提升产品透过率，均采用BM(黑矩阵82)与公共电极2齐边设计以实现开口率最大化，同时，为了确保产品的存储电容，公共电极2与像素电极(第二电极7)存在一定程度的交叠，而公共电极2是用栅极金属层曝光形成的。由于公共电极2不透光且与黑矩阵82齐边，因此在工艺制程中只要对盒精度有偏差，就会损失开口率进而极大的影响产品透过率，影响终端产品能耗。
同时，由于黑矩阵82与公共电极2齐边，公共电极2与像素电极(第二电极7)的高度差会使得位于上方的配向膜不平整，在配向过程中产生Rubbing shadow(配向暗区)区，影响液晶排布进而产生漏光影响产品显示品质。配向暗区对应的区域没有进行摩擦取向处理或摩擦取向处理与别的区域不同，导致处于配向暗区内的液晶取向紊乱，从而造成液 晶显示面板的暗态漏光问题，并降低了液晶显示面板的对比度。
本公开示例实施方式提供了一种阵列基板，如图3-图6所示的本公开阵列基板一示例实施方式的结构示意图，该阵列基板可以包括第一衬底基板1、绝缘层组、第二电极7、透明导电层21和第一电极31；透明导电层21和第一电极31相互层叠地设于所述第一衬底基板1的同一侧，所述第一电极31具有第一开口，所述第一电极31在所述第一衬底基板1上的正投影位于黑矩阵82在所述第一衬底基板1上的正投影内；绝缘层组设于所述第一电极31或所述透明导电层21的远离所述第一衬底基板1的一侧；第二电极7设于所述绝缘层组的远离所述第一衬底基板1的一侧，所述第二电极7与所述第一开口相对设置，所述第二电极7在所述第一衬底基板1上的正投影与所述透明导电层21在所述第一衬底基板1上的正投影部分重合。
本公开的阵列基板及阵列基板的制备方法，第一电极31在第一衬底基板1上的正投影位于黑矩阵82在第一衬底基板1上的正投影内，使得第一电极31的边沿位于黑矩阵82的边沿内，在对盒时，即使稍有偏差，也不会损失开口率，不会影响产品透过率，也不会影响终端产品能耗；而且，第二电极7在第一衬底基板1上的正投影与透明导电层21在第一衬底基板1上的正投影部分重合，第二电极7与透明导电层21会形成存储电容；由于，透明导电层21透光，第二电极7与透明导电层21的交叠面积相对于现有技术中第一电极31与第二电极7的交叠面积可以制作的更大；另外，由于第一电极31较现有技术中制作的较细，由于第一电极31与第二电极7的高度差引起的配向暗区被黑矩阵遮挡，提升产品品质。
参照表一所示的相关技术与本公开中对盒精度与透过率之间的对照表。
表一
对盒精度 0μm 1μm 2μm 3μm 4μm
相关技术的透过率 100％ 98.6％ 96.8％ 94.9％ 93％
本公开的透过率 100％ 100％ 99.7％ 98.0％ 96.3％
从表一中可以得到：在对盒精度大约为1μm的时候，本公开的透过 率仍然可以达到100％，而相关技术中的透过率已经下降至大约98.6％；在对盒精度大约为2μm的时候，本公开的透过率仍然可以达到大约99.7％，而相关技术中的透过率已经下降至大约96.8％；在对盒精度大约为3μm的时候，本公开的透过率仍然可以达到大约98.0％，而相关技术中的透过率已经下降至大约94.9％；在对盒精度大约为4μm的时候，本公开的透过率仍然可以达到大约96.3％，而相关技术中的透过率已经下降至大约93％；因此，在保证相同透过率的情况下，可以降低对盒精度，从而提高生产效率、减小生产成本。
在本示例实施方式中，第一衬底基板1可以是玻璃基板，还可以是塑料基板、树脂基板等等。
参照图4所示，在第一衬底基板1的一侧依次设置有阻挡层和缓冲层(图中未示出)。在缓冲层的远离第一衬底基板1的一侧设置有透明导电层21，透明导电层21可以包括第一导电条、第二导电条和第三导电条，第一导电条、第二导电条和第三导电条均设置为长条状；透明导电层21具有第二开口。第一导电条与第二导电条基本平行，且长度基本相同。第三导电条位于第一导电条和第二导电条的一端，且连接于第一导电条和第二导电条之间形成“U”字形。
透明导电层21的材质可以是ITO(Indium Tin Oxides，氧化铟锡)、氧化锌、AZO(铝掺杂的氧化锌(ZnO))等等。
在透明导电层21的远离第一衬底基板1的一侧设置有第一电极31。透明导电层21与第一电极31共同形成公共电极2。第一电极31具有第一开口，第二开口与第一开口相对设置。第一电极31包括第一金属条、第二金属条和第三金属条，第一金属条、第二金属条和第三金属条均设置为长条状。第一金属条与第二金属条基本平行，且长度基本相同。第三金属条位于第一金属条和第二金属条的一端，且连接于第一金属条和第二金属条之间形成“U”字形。
第一电极31的材料可以是Ni、Au、Pt、Al等金属材料，第一电极31是不透光的导电材料。
第一电极31在衬底基板上的正投影位于透明导电层21在衬底基板上的正投影内；即第一电极31的形状与透明导电层21的形状基本相同， 第一电极31的面积小于透明导电层21的面积。
当然，透明导电层21的结构不限于上述说明，例如，透明导电层21可以仅包括第一导电条和第二导电条，而不包括第三导电条。透明导电层21的主要目的是增加第一电极31的导电面积，使第一电极31可以制作的较细；因此，参照图5所示，可以在第一电极31的边沿设置透明导电层21，为了保证第一电极31与透明导电层21连接的可靠性，可以使第一电极31的边缘区域与透明导电层21部分层叠即可。
另外，在本公开的其他示例实施方式中，可以将第一电极31设于透明导电层21与第一衬底基板1之间，即在第一衬底基板1之上先形成第一电极31，然后，在第一电极31的远离第一衬底基板1的一侧形成透明导电层21。
在本示例实施方式中，在第一电极31的远离衬底基板的一侧设置有栅绝缘层，在栅绝缘层的远离衬底基板的一侧设置有数据线51，在数据线51的远离衬底基板的一侧设置有保护层。
在保护层的远离衬底基板的一侧设置有第二电极7。第二电极7可以是像素电极。
第二电极7的材质可以是ITO(Indium Tin Oxides，氧化铟锡)、氧化锌、AZO(铝掺杂的氧化锌(ZnO)等等透光且导电的材质。
第二电极7与第一开口相对设置，当然第二电极7与第二开口也相对设置；光线可以通过第一开口、第二开口以及第二电极7射出。第二电极7在第一衬底基板1上的正投影与透明导电层21在第一衬底基板1上的正投影有部分重合，即第二电极7的边沿区域与透明导电层21的边沿区域重叠形成存储电容，透明导电层21和第二电极7通电后形成电场，为液晶分子的转向提供动力。
在本示例实施方式中，参照图3所示，阵列基板还可以包括阵列排布的薄膜晶体管、栅线32、数据线51和公共电极线33；薄膜晶体管是指至少包括栅极、漏极53以及源极52这三个端子的元件。薄膜晶体管在漏极53(漏极端子、漏区域或漏极53)与源极52(源极端子、源区域或源极52)之间具有沟道区域(有源区)，并且电流可以流过漏极53、沟道区域(有源区)以及源极52。沟道区域是指电流主要流过的区域。
在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极52”及“漏极53”的功能有时互相调换。因此，在本说明书中，“源极52”和“漏极53”可以互相调换。
源极52、漏极53与数据线51同层同材料设置，源极52与数据线51电连接，漏极53与第二电极7电连接。
第一电极31、栅线32、公共电极线33与栅极同层同材料设置，且栅线32与栅极电连接，公共电极线33与第一电极31电连接。
所谓的同层同材料设置就是通过同一次构图工艺形成。
由于栅线32与栅极通过同一次构图工艺形成，在制作时可以直接形成连接的结构，不需要另外形成连接结构。当然，栅线32与栅极也是通过同一次构图工艺形成，在制作时可以直接形成连接的结构，不需要另外形成连接结构。
在本示例实施方式中，参照图6所示，阵列基板还可以包括第一辅助导线22，第一辅助导线22与透明导电层21同层同材料设置，且栅线32在第一衬底基板1上的正投影位于第一辅助导线22在第一衬底基板1上的正投影内，或栅线32在第一衬底基板1上的正投影与第一辅助导线22在第一衬底基板1上的正投影有部分重合。从而可以将栅线32设置的较细，也可以满足栅线32的导电效果。
在本示例实施方式中，参照图6所示，阵列基板还可以包括第二辅助导线23，第二辅助导线23与透明导电层21同层同材料设置，且公共电极线33在第一衬底基板1上的正投影位于第二辅助导线23在第一衬底基板1上的正投影内，或公共电极线33在第一衬底基板1上的正投影与第二辅助导线23在第一衬底基板1上的正投影有部分重合。从而可以将公共电极线33设置的较细，也可以满足公共电极线33的导电效果。
第二辅助导线23可以与透明导电层21连接，由于第二辅助导线23与透明导电层21通过同一次构图工艺形成，在制作时可以直接形成连接的结构，不需要另外形成连接结构。
进一步的，本公开示例实施方式还提供了一种阵列基板的制备方法，参照图7所示的阵列基板的制备方法的流程示意框图，该阵列基板的制备方法可以包括以下步骤：
步骤S10，提供一第一衬底基板1。
步骤S20，在所述第一衬底基板1的一侧形成相互层叠透明导电层21和第一电极31，所述第一电极31具有第一开口，所述第一电极31在所述第一衬底基板1上的正投影位于黑矩阵82在所述第一衬底基板1上的正投影内。
步骤S30，在所述第一电极31或所述透明导电层21的远离所述第一衬底基板1的一侧形成绝缘层组。
步骤S40，在所述绝缘层组的远离所述第一衬底基板1的一侧形成第二电极7，所述第二电极7与所述第一开口相对设置，所述第二电极7在所述第一衬底基板1上的正投影与所述透明导电层21在所述第一衬底基板1上的正投影部分重合。
下面对阵列基板的制备方法的各个步骤进行详细说明。
在第一衬底基板1的一侧形成阻挡层(Barrier层，图中未示出)，该阻挡层用于阻隔水汽以及杂质离子(如过量的H+等)对后续形成的有源层的影响。在阻挡层的远离第一衬底基板1的一侧形成缓冲层(Buffer层，图中未示出)，缓冲层起到进一步阻隔水汽以及杂质离子的作用，并且起到为后续形成的有源层增加氢离子的作用。在缓冲层的远离第一衬底基板1的一侧形成有源层(由于剖切位置的原因，图中未示出)。
在有源层的远离第一衬底基板1的一侧形成绝缘层。在绝缘层的远离第一衬底基板1的一侧依次形成透明导电材料层和第一电极31材料层；在第一电极31材料层上形成光刻胶层，在光刻胶层上覆盖掩模板，掩模板与透明导电层未被第一电极31覆盖的部分相对的区域设置为半透光掩模板，然后对光刻胶进行第一次曝光，去除被光照射(或未被光照射)的光刻胶，参照图8所示，然后以光刻胶为保护层6对第一电极31材料层进行刻蚀形成栅极、栅线32、公共电极线33和第一电极31。然后对光刻胶进行第二次曝光，对透明导电材料层进行刻蚀形成透明导电层21、第一辅助导线22和第二辅助导线23。且使得栅线32在第一衬底基板1上的正投影位于第一辅助导线22在第一衬底基板1上的正投影内，公共电极线33在第一衬底基板1上的正投影位于第二辅助导线23在第一衬底基板1上的正投影内。
参照图9所示，在栅极、栅线32、公共电极线33和第一电极31的远离第一衬底基板1的一侧形成栅绝缘层4。并在绝缘层和栅绝缘层4上形成第一过孔(图中未示出)。
参照图10所示，在栅绝缘层4的远离第一衬底基板1的一侧形成数据线51、源极52和漏极53(图中未示出)，源极52和漏极53通过第一过孔与有源层连接。
参照图11所示，在源极52和漏极53的远离第一衬底基板1的一侧形成保护层6。参照图12所示，在保护层6的远离第一衬底基板1的一侧形成第二电极7。
需要说明的是，尽管在附图中以特定顺序描述了本公开中阵列基板的制备方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
进一步的，本公开示例实施方式还提供了一种显示面板，参照图13所示,该显示面板包括上述任意一项所述的阵列基板，阵列基板的具体结构上述已经进行了详细说明，因此，此处不再赘述。
显示面板还包括与阵列基板相对设置的彩膜基板8，在彩膜基板8与阵列基板之间通过密封胶框粘接。彩膜基板8包括第二衬底基板81，以及阵列设置在第二衬底基板81一侧的黑矩阵82和彩膜层83。
进一步的，本公开示例实施方式还提供了一种显示装置，该显示装置包括上述任意一项所述的显示面板，显示面板的具体结构上述已经进行了详细说明，因此，此处不再赘述。
而该显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，该显示装置除了显示面板以外，还包括其他必要的部件和组成，以显示器为例，具体例如外壳、电路板、电源线，等等，本领域技术人员可根据该显示装置的具体使用要求进行相应地补充，在 此不再赘述。
与现有技术相比，本公开示例实施方式提供的显示装置以及显示面板的有益效果与上述示例实施方式提供的阵列基板的有益效果相同，在此不做赘述。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

  1. 一种阵列基板，其中，包括：
    第一衬底基板；
    透明导电层和第一电极，相互层叠地设于所述第一衬底基板的同一侧，所述第一电极具有第一开口，所述第一电极在所述第一衬底基板上的正投影位于黑矩阵在所述第一衬底基板上的正投影内；
    绝缘层组，设于所述第一电极或所述透明导电层的远离所述第一衬底基板的一侧；
    第二电极，设于所述绝缘层组的远离所述第一衬底基板的一侧，所述第二电极与所述第一开口相对设置，所述第二电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
  2. 根据权利要求1所述的阵列基板，其中，所述透明导电层设于所述第一电极与所述第一衬底基板之间。
  3. 根据权利要求1所述的阵列基板，其中，所述第一电极设于所述透明导电层与所述第一衬底基板之间。
  4. 根据权利要求2或3所述的阵列基板，其中，所述第一电极在所述第一衬底基板上的正投影位于所述透明导电层在所述第一衬底基板上的正投影内，或所述第一电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
  5. 根据权利要求1所述的阵列基板，其中，所述阵列基板还包括：
    薄膜晶体管、栅线、数据线和公共电极线，所述薄膜晶体管包括源极、漏极和栅极；
    所述源极、所述漏极与数据线同层同材料设置，所述源极与所述数据线电连接，所述漏极与所述第二电极电连接；
    所述第一电极、所述栅线、所述公共电极线与所述栅极同层同材料设置，且所述栅线与所述栅极电连接，所述公共电极线与所述第一电极电连接。
  6. 根据权利要求5所述的阵列基板，其中，所述阵列基板还包括：
    第一辅助导线，与所述透明导电层同层同材料设置，且所述栅线在 所述第一衬底基板上的正投影与所述第一辅助导线在所述第一衬底基板上的正投影至少部分重合。
  7. 根据权利要求5所述的阵列基板，其中，所述阵列基板还包括：
    第二辅助导线，与所述透明导电层同层同材料设置，且所述公共电极线在所述第一衬底基板上的正投影与所述第二辅助导线在所述第一衬底基板上的正投影至少部分重合。
  8. 根据权利要求1所述的阵列基板，其中，公共电极包括层叠设置的所述第一电极和所述透明导电层，所述第二电极为像素电极。
  9. 根据权利要求1所述的阵列基板，其中，所述透明导电层的材质是ITO，所述第二电极的材质是ITO。
  10. 一种阵列基板的制备方法，其中，包括：
    提供一第一衬底基板；
    在所述第一衬底基板的一侧形成相互层叠透明导电层和第一电极，所述第一电极具有第一开口，所述第一电极在所述第一衬底基板上的正投影位于黑矩阵在所述第一衬底基板上的正投影内；
    在所述第一电极或所述透明导电层的远离所述第一衬底基板的一侧形成绝缘层组；
    在所述绝缘层组的远离所述第一衬底基板的一侧形成第二电极，所述第二电极与所述第一开口相对设置，所述第二电极在所述第一衬底基板上的正投影与所述透明导电层在所述第一衬底基板上的正投影部分重合。
  11. 根据权利要求10所述的阵列基板的制备方法，其中，在所述第一衬底基板的一侧形成相互层叠透明导电层和第一电极，包括：
    在所述第一衬底基板的一侧依次形成透明导电材料层和第一电极材料层；
    按照同一个掩模板，通过两次曝光后刻蚀依次形成第一电极和透明导电层。
  12. 根据权利要求11所述的阵列基板的制备方法，其中，在形成所述第一电极的同时形成栅线、公共电极线和栅极。
  13. 根据权利要求12所述的阵列基板的制备方法，其中，在形成所 述透明导电层的同时形成第一辅助导线和第二辅助导线，所述栅线在所述第一衬底基板上的正投影与所述第一辅助导线在所述第一衬底基板上的正投影至少部分重合，所述公共电极线在所述第一衬底基板上的正投影与所述第二辅助导线在所述第一衬底基板上的正投影至少部分重合。
  14. 一种显示面板，其中，包括：
    阵列基板，是权利要求1～9任意一项所述的阵列基板；
    彩膜基板，与所述阵列基板相对设置，所述彩膜基板包括第二衬底基板，以及阵列设于所述第二衬底基板靠近所述阵列基板的一侧的黑矩阵和彩膜层；
    密封胶框，粘接于所述阵列基板与所述密封胶框之间。
  15. 一种显示装置，其中，包括：权利要求14所述的显示面板。
PCT/CN2021/078166 2021-02-26 2021-02-26 阵列基板及其制备方法、显示面板、显示装置 WO2022178836A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180000336.6A CN115280231B (zh) 2021-02-26 2021-02-26 阵列基板及其制备方法、显示面板、显示装置
PCT/CN2021/078166 WO2022178836A1 (zh) 2021-02-26 2021-02-26 阵列基板及其制备方法、显示面板、显示装置
US17/622,132 US20230154928A1 (en) 2021-02-26 2021-02-26 Array substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/078166 WO2022178836A1 (zh) 2021-02-26 2021-02-26 阵列基板及其制备方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
WO2022178836A1 true WO2022178836A1 (zh) 2022-09-01

Family

ID=83047677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/078166 WO2022178836A1 (zh) 2021-02-26 2021-02-26 阵列基板及其制备方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US20230154928A1 (zh)
CN (1) CN115280231B (zh)
WO (1) WO2022178836A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068541A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 액정표시장치 제조방법
CN203616561U (zh) * 2013-11-21 2014-05-28 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN106898619A (zh) * 2017-03-28 2017-06-27 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN109087921A (zh) * 2018-08-15 2018-12-25 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109616443A (zh) * 2018-11-07 2019-04-12 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法及阵列基板
CN111029344A (zh) * 2019-11-19 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101201318B1 (ko) * 2005-12-08 2012-11-14 엘지디스플레이 주식회사 컬러필터기판 및 그 제조방법
CN103199095B (zh) * 2013-04-01 2016-06-08 京东方科技集团股份有限公司 显示器、薄膜晶体管阵列基板及其制造工艺
CN103676316A (zh) * 2013-12-09 2014-03-26 京东方科技集团股份有限公司 一种显示面板和显示装置
CN105810692A (zh) * 2016-04-18 2016-07-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068541A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 액정표시장치 제조방법
CN203616561U (zh) * 2013-11-21 2014-05-28 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN106898619A (zh) * 2017-03-28 2017-06-27 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN109087921A (zh) * 2018-08-15 2018-12-25 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109616443A (zh) * 2018-11-07 2019-04-12 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法及阵列基板
CN111029344A (zh) * 2019-11-19 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
US20230154928A1 (en) 2023-05-18
CN115280231A (zh) 2022-11-01
CN115280231B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
EP3217213B1 (en) Array substrate, liquid crystal display panel and display device
US7643112B2 (en) Color filter substrate and manufacturing method thereof
US20130033654A1 (en) In-plane switching mode liquid crystal display device
WO2020228058A1 (zh) Tft阵列基板及显示面板
KR20040082796A (ko) 횡전계형 액정표시장치 및 그 제조방법
KR102503756B1 (ko) 표시 장치 및 그 제조 방법
WO2015100988A1 (zh) 液晶面板及液晶显示装置
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN112578585B (zh) 显示面板及其制备方法、显示装置
WO2020082459A1 (zh) 一种显示面板的制作方法和显示面板
CN102227678B (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
US20070040964A1 (en) Liquid crystal display device
WO2017133144A1 (zh) 阵列基板及其制作方法
WO2022178836A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
CN114924436B (zh) 阵列基板及液晶显示面板
TWI375839B (en) Liquid crystal panel and method of making the same
KR20050113850A (ko) 씨오티 구조 액정표시장치 및 제조방법
CN112631031B (zh) 阵列基板及其制备方法、显示装置
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
JP4398015B2 (ja) 液晶表示装置及びその製造方法
KR20190071789A (ko) Coa형 액정 패널의 제조방법 및 coa형 액정 패널
US20060119777A1 (en) Liquid crystal display device and method of fabricating the same
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21927273

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 18.01.2024)