CN112631031B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112631031B
CN112631031B CN202011507068.0A CN202011507068A CN112631031B CN 112631031 B CN112631031 B CN 112631031B CN 202011507068 A CN202011507068 A CN 202011507068A CN 112631031 B CN112631031 B CN 112631031B
Authority
CN
China
Prior art keywords
electrode
electrodes
strip
array substrate
shaped electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011507068.0A
Other languages
English (en)
Other versions
CN112631031A (zh
Inventor
方正
梁蓬霞
石戈
杨松
刘玉杰
韩佳慧
孙艳六
崔贤植
李鸿鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011507068.0A priority Critical patent/CN112631031B/zh
Publication of CN112631031A publication Critical patent/CN112631031A/zh
Application granted granted Critical
Publication of CN112631031B publication Critical patent/CN112631031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本文提供了一种阵列基板及其制备方法、显示装置。阵列基板包括：基底和设置于基底上的多条数据信号线、多条扫描信号线和像素单元，像素单元包括第一电极和设置于第一电极朝向基底一侧的第二电极，第一电极包括沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，第二电极包括沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加。本文通过将多条第二条状电极在第一方向上的宽度设置为沿着远离第一连接电极的方向依次增加，促使液晶冲突区域向远离第一连接电极的一侧偏移。

Description

阵列基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，更具体地，涉及一种阵列基板及其制备方法、显示装置。
背景技术
液晶面板按照显示模式可以分为：扭曲向列(TN，TwistedNematic)型、平面转换(IPS，InPlane Switching)型和高级超维场开关(ADS，Advanced Super DimensionSwitch)型等。其中，ADS显示模式的液晶面板是通过同一平面内狭缝电极边缘区所产生的电场以及狭缝电极与板状电极层间产生的电场形成多维电场，使在电极之间和电极正上方的所有液晶分子发生旋转，相对于IPS显示模式的液晶面板，能够提高液晶的工作效率且增加了透光效率。ADS显示模式的液晶面板具有高画面品质、高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无水波纹(pushMura)等优点。但是相对于垂直配向的VA(VerticalAlignment)模式，ADS显示模式在对比度指标上表现欠佳。为改善ADS显示模式的对比度问题，人们提出了基于ADS显示模式的面内偏转的并垂直配向的器件方案，因为ADS边缘电场的对称性，液晶驱动时会存在冲突的情况，导致出现暗线，即相错(disclination)。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供了一种阵列基板，包括：基底和设置于基底上的多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，多条数据信号线在第一方向上间隔，多条扫描信号线在第二方向上间隔，第一方向和第二方向相交，像素单元包括第一电极和设置于第一电极朝向基底一侧的第二电极，第一电极和第二电极位置对应，第一电极包括沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，第二电极包括沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，多条第二条状电极位于第一连接电极在靠近第一条状电极的一侧，在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加。
在一些示例性实施例中，在第一方向上，多条第二条状电极在基底上的正投影的外边缘位于多条第一条状电极在基底上的正投影的外边缘的内侧。
在一些示例性实施例中，在第二方向上，多条第一条状电极在基底上的正投影的外边缘位于多条第二条状电极在基底上的正投影的外边缘的内侧。
在一些示例性实施例中，多条第二条状电极在第一方向上等间距设置。
在一些示例性实施例中，相邻第二条状电极之间的间距为2微米到4微米。
在一些示例性实施例中，邻近第一连接电极的第二条状电极在第一方向上的宽度为2微米到3微米。
在一些示例性实施例中，在第二方向上，多条第一条状电极的宽度相等，且等间距设置。
在一些示例性实施例中，在第二方向上，相邻的第一条状电极之间的间距与第一条状电极的宽度的比值为1.1到3。
在一些示例性实施例中，在第二方向上，相邻的第一条状电极之间的间距为4微米到6微米，第一条状电极的宽度为2微米到3微米。
在一些示例性实施例中，第二电极还包括连接多条第二条状电极在第二方向上一端的第二连接电极。
在一些示例性实施例中，阵列基板还包括薄膜晶体管和公共信号线，薄膜晶体管包括有源层以及设置于有源层上的第一极和第二极；
第一电极与第二极连接，第一电极为像素电极，第二电极与公共信号线连接，第二电极为公共电极；或，第一电极与公共信号线连接，第一电极为公共电极，第二电极与第二极连接，第二电极为像素电极。
本发明实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。
本发明实施例还提供了一种阵列基板的制备方法，包括：在基底上形成多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，其中，多条数据信号线在第一方向上间隔，多条扫描信号线在第二方向上间隔，第一方向和第二方向相交，像素单元包括第一电极和设置于第一电极朝向基底一侧的第二电极，第一电极和第二电极位置对应，第一电极包括沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，第二电极包括沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，多条第二条状电极位于第一连接电极在靠近第一条状电极的一侧，在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加。
在一些示例性实施例中，在基底上形成多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，包括：
在基底上形成栅金属层，栅金属层包括多个栅极和与栅极对应连接的多条扫描信号线，以及公共信号线；
在栅金属层远离基底的一侧形成第一绝缘层；
在第一绝缘层远离栅金属层的一侧形成有源层，和设置于第一绝缘层上并暴露公共信号线的第一过孔；
在有源层远离第一绝缘层一侧形成源漏金属层和第二电极，源漏金属层包括设置于有源层上的第一极和第二极，以及多条数据信号线，第二电极通过第一过孔与公共信号线连接；
在源漏金属层远离有源层的一侧形成第二绝缘层，第二绝缘层上设置有暴露第二极的第二过孔；
在第二绝缘层远离源漏金属层的一侧形成第一电极，第一电极通过第二过孔与第二极连接。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，通过将第一电极设置为沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，将第二电极设置为沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，并且在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加，使得第二电极与第一电极之间的电场强度沿着第一方向并远离第一连接电极的方向逐渐降低，进而使得液晶的偏转角度沿着第一方向并远离第一连接电极的方向减小，可以促使液晶冲突区域向远离第一连接电极的一侧偏移，增加对液晶的控制能力，避免数据信号线的影响，提升了显示效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为一种显示面板的阵列基板的平面图；
图2为显示面板在图1中A-A位置的剖面结构图；
图3为显示面板实际点亮图；
图4为本发明示例性实施例一种阵列基板的结构图；
图5为图4中A-A位置的剖面结构图；
图6为本发明示例性对比实施例的阵列基板的结构图；
图7为应用图6所示阵列基板的显示面板的点亮图；
图8为本发明示例性对比实施例电场分布模拟图；
图9为本发明示例性实施例形成第二电极后的结构图；
图10为图9中A-A位置的剖面结构图；
图11为本发明示例性实施例形成第二过孔后的结构图；
图12为图11中A-A位置的剖面结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
下文中将结合附图对本申请的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本申请的宗旨及其范围的条件下被变换为各种各样的形式。因此，本申请不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本申请的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
随着显示技术的不断发展，液晶显示装置进入人们生活的方方面面，人们对于液晶显示装置的对比度越来越看重。为了改善对比度，人们提出了面内偏转的并垂直配向的器件方案，液晶显示装置由两张基板及基板间的液晶构成，液晶为负性液晶，排列方式为垂直于基板排列。
受益于垂直配向的液晶排列，在不加电压的暗态画面时，液晶的相位差Δnd≈0，进而不改变透过下偏光片的线偏光的偏振态，且相对于水平配向的液晶而言，垂直排列的液晶不受偏光片偏贴角度偏差的影响，暗态表现更好，对比度更高。
图1为一种显示面板的阵列基板的平面图，图2为显示面板在图1中A-A位置的剖面结构图，图3为显示面板实际点亮图。阵列基板1包括沿第一方向X间隔设置的多条数据信号线10和设置于相邻数据信号线10之间像素单元，像素单元包括邻近垂直配向的液晶2的狭缝电极11和位于狭缝电极11远离液晶2一侧的板状(面状)电极12。狭缝电极11可以为公共电极，板状电极12可以为像素电极。为了破坏狭缝电极11在第一方向X上两侧(图1所示的左侧和右侧)电极电场的一致性，防止在狭缝电极11的中央区域的液晶因为两侧液晶偏转冲突，不能偏转而维持垂直状态，进而造成无法改变入射偏振光的偏振状态，产生暗线，即相错(disclination)，狭缝电极11在第一方向X上的一侧(图1所示的右侧)做了断开处理，即狭缝电极11在第一方向X上一侧的边缘区域被狭缝电极11上的狭缝贯通。但是，由于数据信号线10(Date Line)的存在，狭缝电极11与两侧的数据信号线10之间形成电场E，电场E的方向相向，相向的电场E引起狭缝电极11在第一方向X上两侧的液晶相向偏转，造成狭缝电极11的中央区域的有些液晶不偏转，维持在垂直状态，形成如图3所示暗线3。
为此，本发明实施例提供了一种阵列基板及其制备方法、显示装置。阵列基板包括：基底和设置于基底上的多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，多条数据信号线在第一方向上间隔，多条扫描信号线在第二方向上间隔，第一方向和第二方向相交，像素单元包括第一电极和设置于第一电极朝向基底一侧的第二电极，第一电极和第二电极位置对应，第一电极包括沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，第二电极包括沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，多条第二条状电极位于第一连接电极靠近第一条状电极的一侧，在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，通过将第一电极设置为沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，将第二电极设置为沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，并且在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加，使得第二电极与第一电极之间的电场强度沿着第一方向并远离第一连接电极的方向逐渐降低，进而使得液晶的偏转角度沿着第一方向并远离第一连接电极的方向减小，增加了对液晶的控制能力，从而促使液晶冲突区域向远离第一连接电极一侧偏移，避免了数据信号线的影响，提升了显示效果。
下面结合附图示例性说明本发明实施例技术方案。
图4为本发明示例性实施例一种阵列基板的结构图，图5为图4中A-A位置的剖面结构图。在一些示例性实施例中，如图4和图5所示，阵列基板1包括基底13和设置于基底13上的多条数据信号线10、多条扫描信号线14和像素单元。阵列基板1与对盒设置的彩膜基板和设置于阵列基板1和彩膜基板之间的液晶构成液晶显示面板。多条扫描信号线14用于提供扫描信号，以逐行开启像素单元，多条数据信号线10用于提供数据信号，实现画面显示。多条数据信号线10在第一方向X上间隔，多条扫描信号线14在第二方向Y上间隔，多条数据信号线10与多条扫描信号线14交叉限定阵列排布的多个像素单元，第一方向X和第二方向Y相交，例如第一方向X和第二方向Y垂直。像素单元包括第一电极15和设置于第一电极15朝向基底13一侧的第二电极16，第一电极15和第二电极16位置对应。第一电极15包括沿第一方向X延伸并沿第二方向Y间隔设置的多条第一条状电极151和连接多条第一条状电极151在第一方向X上一端的第一连接电极152(图4示出了第一连接电极152连接多条第一条状电极151的左端)，第二电极16包括沿第二方向Y延伸并沿第一方向X间隔设置的多条第二条状电极161，多条第二条状电极161位于第一连接电极152靠近第一条状电极151的一侧，在第一方向X上，多条第二条状电极161的宽度沿着远离第一连接电极152的方向依次增加。
在本发明示例性实施例中，第二条状电极161在第一方向X上的宽度越小，第二条状电极161表面汇集的电场线越多，与第一条状电极151形成的电场强度也就越大。由于多条第二条状电极161的宽度沿着远离第一连接电极152的方向依次增加，所以多条第二条状电极161与第一条状电极151之间形成的电场强度沿着第一方向X并远离第一连接电极152的方向依次降低。此外，第一连接电极152为连续电极，与第二条状电极161之间形成的电场强度大于第一条状电极151与第二条状电极161形成的电场强度，第一连接电极152与第二条状电极161形成的电场和第一条状电极151与第二条状电极161形成的电场叠加，使得第一电极15和第二电极16在第一方向X上并邻近第一连接电极152的一端形成的电场强度最大，在第一方向X上并远离第一连接电极152的一端形成的电场强度最小，进而第一电极15和第二电极16在第一方向X上形成较大的电场强度梯度，使得液晶的偏转角度沿着第一方向X并远离第一连接电极152的方向减小，增加对液晶的控制能力，进而促使液晶冲突区域向远离第一连接电极152一侧偏移，避免了数据信号线10的影响。
图6为本发明示例性对比实施例的阵列基板的结构图，图7为应用图6所示阵列基板的显示面板的点亮图，图8为本发明示例性对比实施例电场分布模拟图。为了体现本发明示例性实施例的有益效果，本发明示例性实施例提供了三个对比实施例，如图6所示，三个对比实施例分别为对比实施例一、对比实施例二和对比实施例三，本发明示例性实施例为实施例四，对比实施例的第一电极15的结构均与实施例四的第一电极15的结构相同，区别于实施例四的地方在于第二电极16的结构，其中：
对比实施例一：第二电极16的多条第二条状电极161在第一方向X上的宽度相等，且等于实施例四中邻近第一连接电极152的第二条状电极161在第一方向X上宽度。
对比实施例二：第二电极16的多条第二条状电极161在第一方向X上的宽度相等，且大于对比实施例一中第二电极16的第二条状电极161在第一方向X上的宽度。
对比实施例三：第二电极16的多条第二条状电极161的宽度沿着远离第一连接电极152的方向依次减小。
实施例四：第二电极16的多条第二条状电极161的宽度沿着远离第一连接电极152的方向依次增加。
如图7所示，通过模拟应用上述对比实施例的显示面板的点亮效果可知，对比实施例一、对比实施例二和对比实施例三均出现因不同程度的相错引起的暗线3，而实施例四没有暗线3产生。分析其原因：在对比实施例一中，第二电极16的第二条状电极161与第一电极15的第一条状电极151形成的电场强度在第一方向X上相同，在对比实施例二中，第二电极16的第二条状电极161与第一电极15的第一条状电极151形成的电场强度在第一方向X上逐渐增加，在实施例四中，第二电极16的第二条状电极161与第一电极15的第一条状电极151形成的电场强度在第一方向X上逐渐减小。其中，对比实施例一中的第一电极15的第一连接电极152与第二条状电极161(图6中对比实施例一左侧)形成的电场强度与实施例四中的第一电极15的第一连接电极152与第二条状电极161(图6中实施例四左侧)形成电场强度基本相同，但对比实施例一的第一电极15和第二电极16在远离第一连接电极152的一端(图6中对比实施例一右侧)形成的电场强度大于实施例四的第一电极15和第二电极16在远离第一连接电极152的一端形成的电场强度(图6中实施例四右侧)，进而实施例四中第一电极15和第二电极16在邻近第一连接电极152位置的电场强度和远离第一连接电极152一端的电场强度差大于对比实施例一中第一电极15和第二电极16在邻近第一连接电极152位置的电场强度和远离第一连接电极152一端的电场强度差，因此，相比于对比实施例一，实施例四对液晶的控制能力更好。对比实施例三中的第一电极15的第一连接电极152与第二条状电极161(图6中对比实施例三左侧)形成的电场强度小于实施例四中的第一电极15的第一连接电极152与第二条状电极161形成电场强度，对比实施例三的第一电极15和第二电极16在远离第一连接电极152的一端(图6中对比实施例三右侧)形成的电场强度大于实施例四的第一电极15和第二电极16在远离第一连接电极152的一端形成的电场强度，进而实施例四中第一电极15和第二电极16在邻近第一连接电极152位置的电场强度和远离第一连接电极152一端的电场强度差大于对比实施例三中第一电极15和第二电极16在邻近第一连接电极152位置的电场强度和远离第一连接电极152一端的电场强度差，因此，相比于对比实施例三，实施例四对液晶的控制能力更好，进而应用于实施例四的显示面板在点亮模拟中并未出现暗线。如图8所示，通过模拟对比实施一、对比实施例三和实施例四的电场分布可知，实施例四的电场强度沿着第一方向X且远离第一连接电极152的方向变化幅度最大，与上述分析结果相符，其中图8中，曲线代表第一电极15和第二电极16的电场强度分布曲线，直线是由电场强度分布曲线拟合而成。
在一些示例性实施例中，如图4所示，在第一方向X上，多条第二条状电极161在基底13上的正投影的外边缘可以位于多条第一条状电极151在基底13上的正投影的外边缘的内侧，也就是说，在第一方向X上，多条第一条状电极151中任意一条的长度可以大于多条第二条状电极161的整体宽度，多条第二条状电极161的整体宽度包括多条第二条状电极161的宽度与相邻第二条状电极161之间的间距之和。在一示例中，在第一方向X上，多条第二条状电极161在基底13上的正投影的外边缘与多条第一条状电极151在基底13上的正投影的外边缘之间的间距D1为2微米到6微米。
在一些示例性实施例中，如图4所示，在第二方向Y上，多条第一条状电极151在基底13上的正投影的外边缘可以位于多条第二条状电极161在基底13上的正投影的外边缘的内侧，也就是说，多条第二条状电极161中任意一条的长度可以大于多条第一条状电极151的整体宽度，其中，多条第一条状电极151的整体宽度包括多条第一条状电极151的宽度与相邻第一条状电极151之间的间距之和。在一示例中，在第二方向Y上，多条第一条状电极151在基底13上的正投影的外边缘与多条第二条状电极161在基底13上的正投影的外边缘之间的间距D2为2微米到6微米。
在一些示例性实施例中，如图4所示，多条第二条状电极161在第一方向X上可以等间距设置。在一示例中，相邻第二条状电极161之间的间距可以为2微米到4微米。通过图7中实施例四的点亮图可知，相邻的第二条状电极161之间的亮度低于第二条状电极161位置的亮度，因此，为了提升显示对比度，第二条状电极161之间的间距越小越好，这样可以有效的避免相邻的第二条状电极161之间形成暗区。在另一示例中，邻近第一连接电极152的第二条状电极161在第一方向X上的宽度可以为2微米到3微米，这样可以增强第一电极15和第二电极16邻近连接电极152位置的电场强度，进一步提升电场强度分布梯度。在本示例中，多条第二条状电极161在第二方向Y上的长度可以相等，且位于同侧的端部平齐。
在一些示例性实施例中，如图4所示，在第二方向Y上，多条第一条状电极151的宽度可以相等，且可以等间距设置。受工艺偏差的影响，此处的相等应该理解为大致相等，多条第一条状电极151在第二方向Y上的宽度可以在多条第一条状电极151在第二方向Y上的宽度的平均值的上下5％内浮动。在一示例中，在第二方向Y上，相邻的第一条状电极151之间的间距与第一条状电极151的宽度的比值可以为1.1到3。在另一示例中，在第二方向Y上，相邻的第一条状电极151之间的间距可以为4微米到6微米，第一条状电极151的宽度为2微米到3微米。在本示例中，多条第一条状电极161在第一方向Y上的长度可以相等，且远离第一连接电极152的端部平齐。
在一些示例性实施例中，如图4所示，第二电极16还包括连接多条第二条状电极161在第二方向Y上一端的第二连接电极162。第二条状电极161远离第二连接电极162的端部可以平齐。
在一些示例性实施例中，第一电极15和第二电极16可以均为透明电极。
在一些示例性实施例中，如图4和图5所示，阵列基板1还包括薄膜晶体管和公共信号线，薄膜晶体管包括有源层17以及设置于有源层17上的第一极18和第二极19，第一电极15与第二极19连接，第一电极15为像素电极，第二电极16与公共信号线连接，第二电极15为公共电极。在一示例中，阵列基板1主体结构可以包括设置于基底13上的栅金属层、设置于栅金属层远离基底13一侧的第一绝缘层20、设置于第一绝缘层20远离栅金属层一侧的有源层17，设置于有源层17远离第一绝缘层20一侧的源漏金属层和第二电极16、覆盖源漏金属层与第二电极16的第二绝缘层21和设置于第二绝缘层21远离源漏金属层一侧的第一电极15，栅金属层包括多个栅极22和与栅极22对应连接的多条扫描信号线14，以及多条公共信号线，源漏金属层包括第一极18、第二极19和数据信号线10，第一绝缘层20设置有暴露公共信号线的第一过孔，第二电极16的第二连接电极162通过第一过孔与公共信号线连接，第二绝缘层21上设置有暴露第二极19的第二过孔，第一电极15的第一连接电极152通过第二过孔与第二极19连接，数据信号线10与第一极18连接。在其它示例性实施例中，第一电极15可以与公共信号线连接，第一电极15为公共电极，第二电极16可以与第二极19连接，第二电极16为像素电极。
下面通过阵列基板的制备过程进行示例性说明。在制备过程中，所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成。
在一些示例性实施例中，阵列基板1的制备过程包括：
(1)形成栅金属层图案。形成栅金属层图案包括：在基底13上沉积第一金属薄膜，经图案化工艺后，如图9和图10所示，形成栅金属层图案。栅金属层图案包括多个栅极22和与栅极22对应连接的多条扫描信号线14以及多条公共信号线(附图未示出)，多条扫描信号线14在第二方向Y上间隔，多条公共信号线与多条扫描信号线14平行。
(2)形成有源层图案。形成有源层图案包括：在形成前述图案的基底13上，沉积第一绝缘薄膜和有源层17薄膜，经过图案化工艺后，如图9和图10所示，形成有源层17图案，第一绝缘薄膜形成第一绝缘层20，第一绝缘层20上设置有暴露公共信号线的第一过孔(附图未示出)。有源层17图案包括与栅极22位置对应的有源层17。
(3)形成源漏金属图案。形成源漏金属图案包括：在形成前述图案的基底13上，沉积第二金属薄膜，经过图案化工艺，如图9和图10所示，形成源漏金属图案。源漏金属图案包括第一极18、第二极19、数据信号线10。第一极18邻近第二极19的一端搭接在有源层17上，第二极19邻近第一极18的一端搭接在有源层17上，有源层17位于第一极18和第二极19之间的部分构成导电沟道。第一极18可以为源电极，与数据信号线10连接，第二极19可以为漏电极。数据信号线10包括多条，在第一方向X上间隔。多条数据信号线10和多条扫描信号线14交叉限定多个像素单元。
(4)形成第二电极图案。形成第二电极图案包括：在形成前述图案的基底13上，沉积第一透明导电薄膜，经过图案化工艺，如图9和图10所示，形成第二电极16图案。第二电极16包括沿第二方向Y延伸并沿第一方向X间隔的多条第二条状电极161和连接多条第二条状电极161在第二方向Y上一端的第二连接电极162，第二连接电极162通过第一过孔与公共信号线连接。在第一方向X上，多条第二条状电极161的宽度逐渐增加，且任意相邻的第二条状电极161之间的间距相等。在第二方向Y上，多条第二条状电极161的长度可以相等，且远离第二连接电极162的一端平齐。在一示例中，在第一方向X上，多条第二条状电极161中位于端部并宽度较小第二条状电极161的宽度为2微米到3微米，任意相邻的第二条状电极161之间的间距可以为2微米到4微米之间。由于第二电极16与公共信号线连接，所以第二电极16为公共电极。图9为本发明示例性实施例形成第二电极后的结构图，图10为图9中A-A位置的剖面结构图。
(5)形成第二过孔图案。形成第二过孔图案包括：在形成前述图案的基底13上，沉积第二绝缘薄膜，经过图案化工艺后，如图11和图12所示，形成第二过孔k1图案。第二过孔k1图案包括暴露第二极19的第二过孔k1，第二过孔k1内的第二绝缘薄膜被刻蚀掉，第二绝缘薄膜形成第二绝缘层21。图11为本发明示例性实施例形成第二过孔后的结构图，图12为图11中A-A位置的剖面结构图。
(6)形成第一电极15图案。形成第一电极15包括：在形成前述图案的基底13上，沉积第二透明导电薄膜，经过图案化工艺后，如图4和图5所示，形成第一电极15图案。第一电极15包括沿第一方向X延伸并在第二方向Y上间隔的多条第一条状电极151和连接多条第一条状电极151在第一方向X上一端的第一连接电极152，多条第二条状电极161位于第一连接电极152靠近第一条状电极151的一侧，第一连接电极152通过第二过孔与第二极19连接，因此，第一电极15为像素电极。在第二方向Y上，多条第一条状电极151宽度可以相等，且可以等间距设置。在第一方向X上，多条第一条状电极151的长度可以相等，且远离第一连接电极152的一端平齐。在一示例中，在第二方向Y上，第一条状电极151的宽度为2微米到3微米，相邻的第一条状电极151之间的间距为4微米到6微米。
经过上述制备过程完成阵列基板1的制备。
在一些示例性实施例中，第一绝缘层20和第二绝缘层21可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层20称为栅绝缘(GI)层，第二绝缘层21称为钝化(PVX)层。第一金属薄膜和第二金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层17薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即阵列基板1适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。第一透明导电薄膜和第二透明导电薄膜可以采用金属氧化物，如掺铟氧化锡(ITO)和掺铝氧化锌(AZO)中的任意一种或多种。
通过本发明示例性实施例阵列基板1的制备过程可以看出，第一电极15包括沿第一方向X延伸并沿第二方向Y间隔设置的多条第一条状电极151和连接第一条状电极151在第一方向X上一端的第一连接电极152，第二电极16包括沿第二方向Y延伸并沿第一方向X间隔设置的多条第二条状电极161和连接多条第二条状电极161在第二方向Y上一端的第二连接电极，并且在第一方向X上，多条第二条状电极161的宽度沿着远离第一连接电极152的方向依次增加。由于第二条状电极161在第一方向X上的宽度越小，第二条状电极上汇集的电场线的密度越大，电场强度也就越大，因此，第二电极16与第一电极15之间的电场强度沿着第一方向X并远离第一连接电极152的方向逐渐降低，进而使得液晶的偏转角度沿着第一方向X并远离第一连接电极152的方向减小，进而可以促使液晶冲突区域向远离第一连接电极152一侧偏移，增加对液晶的控制能力，避免数据信号线10的影响，提升了显示效果。
本发明实施例还提供了一种阵列基板的制备方法，包括：在基底上形成多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，其中，多条数据信号线在第一方向上间隔，多条扫描信号线在第二方向上间隔，第一方向和第二方向相交，像素单元包括第一电极和设置于第一电极朝向基底一侧的第二电极，第一电极和第二电极位置对应，第一电极包括沿第一方向延伸并沿第二方向间隔设置的多条第一条状电极和连接多条第一条状电极在第一方向上一端的第一连接电极，第二电极包括沿第二方向延伸并沿第一方向间隔设置的多条第二条状电极，多条第二条状电极位于第一连接电极在靠近第一条状电极的一侧，在第一方向上，多条第二条状电极的宽度沿着远离第一连接电极的方向依次增加。
在一些示例性实施例中，在基底上形成多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，包括：
在基底上形成栅金属层，栅金属层包括多个栅极和与栅极对应连接的多条扫描信号线，以及公共信号线；
在栅金属层远离基底的一侧形成第一绝缘层；
在第一绝缘层远离栅金属层的一侧形成有源层，和设置于第一绝缘层上并暴露公共信号线的第一过孔；
在有源层远离第一绝缘层一侧形成源漏金属层和第二电极，源漏金属层包括设置于有源层上的第一极和第二极，以及多条数据信号线，第二电极通过第一过孔与公共信号线连接；
在源漏金属层远离有源层的一侧形成第二绝缘层，第二绝缘层上设置有暴露第二极的第二过孔；
在第二绝缘层远离源漏金属层的一侧形成第一电极，第一电极通过第二过孔与第二极连接。
本发明实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。显示装置可以包括手机、电视、平板电脑、笔记本电脑或电子书等等。
在一些示例性实施例中，显示装置还包括对盒设置的彩膜基板和设置于阵列基板和彩膜基板之间的液晶。彩膜基板上设置有多个彩膜单元和设置于彩膜单元之间的黑矩阵。彩膜单元与第一电极位置对应。
在本发明中的描述中，需要说明的是，术语“上”、“下”、“一侧”、“另一侧”、“一端”、“另一端”、“边”、“相对”、“四角”、“周边”、““口”字结构”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，除非另有明确的规定和限定，术语“连接”、“直接连接”、“间接连接”、“固定连接”、“安装”、“装配”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；术语“安装”、“连接”、“固定连接”可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定为准。

Claims (12)

1.一种阵列基板，其特征在于，包括：基底和设置于所述基底上的多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，所述多条数据信号线在第一方向上间隔，所述多条扫描信号线在第二方向上间隔，所述第一方向和所述第二方向相交，所述像素单元包括第一电极和设置于所述第一电极朝向所述基底一侧的第二电极，所述第一电极和所述第二电极位置对应，所述第一电极包括沿所述第一方向延伸并沿所述第二方向间隔设置的多条第一条状电极和连接所述多条第一条状电极在所述第一方向上一端的第一连接电极，所述第二电极包括沿所述第二方向延伸并沿所述第一方向间隔设置的多条第二条状电极，所述多条第二条状电极位于所述第一连接电极靠近所述第一条状电极的一侧，在所述第一方向上，所述多条第二条状电极的宽度沿着远离所述第一连接电极的方向依次增加。
2.根据权利要求1所述的阵列基板，其特征在于：在所述第一方向上，所述多条第二条状电极在所述基底上的正投影的外边缘位于所述多条第一条状电极在所述基底上的正投影的外边缘的内侧。
3.根据权利要求1所述的阵列基板，其特征在于：在所述第二方向上，所述多条第一条状电极在所述基底上的正投影的外边缘位于所述多条第二条状电极在所述基底上的正投影的外边缘的内侧。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于：所述多条第二条状电极在所述第一方向上等间距设置。
5.根据权利要求4所述的阵列基板，其特征在于：相邻所述第二条状电极之间的间距为2微米到4微米。
6.根据权利要求1-3任一项所述的阵列基板，其特征在于：邻近所述第一连接电极的所述第二条状电极在所述第一方向上的宽度为2微米到3微米。
7.根据权利要求1-3任一项所述的阵列基板，其特征在于：在所述第二方向上，所述多条第一条状电极的宽度相等，且等间距设置。
8.根据权利要求7所述的阵列基板，其特征在于：在所述第二方向上，相邻的所述第一条状电极之间的间距与所述第一条状电极的宽度的比值为1.1到3。
9.根据权利要求7所述的阵列基板，其特征在于：在所述第二方向上，相邻的所述第一条状电极之间的间距为4微米到6微米，所述第一条状电极的宽度为2微米到3微米。
10.根据权利要求1-3任一项所述的阵列基板，其特征在于：所述阵列基板还包括薄膜晶体管和公共信号线，所述薄膜晶体管包括有源层以及设置于所述有源层上的第一极和第二极；
所述第一电极与所述第二极连接，所述第一电极为像素电极，所述第二电极与所述公共信号线连接，所述第二电极为公共电极；或，所述第一电极与所述公共信号线连接，所述第一电极为公共电极，所述第二电极与所述第二极连接，所述第二电极为像素电极。
11.一种显示装置，其特征在于，包括权利要求1-10任一项所述的阵列基板。
12.一种阵列基板的制备方法，其特征在于，包括：在基底上形成多条数据信号线、多条扫描信号线和多条数据信号线与多条扫描信号线交叉限定的像素单元，其中，所述多条数据信号线在第一方向上间隔，所述多条扫描信号线在第二方向上间隔，所述第一方向和所述第二方向相交，所述像素单元包括第一电极和设置于所述第一电极朝向所述基底一侧的第二电极，所述第一电极和所述第二电极位置对应，所述第一电极包括沿所述第一方向延伸并沿所述第二方向间隔设置的多条第一条状电极和连接所述多条第一条状电极在所述第一方向上一端的第一连接电极，所述第二电极包括沿所述第二方向延伸并沿所述第一方向间隔设置的多条第二条状电极，所述多条第二条状电极位于所述第一连接电极在靠近所述第一条状电极的一侧，在所述第一方向上，所述多条第二条状电极的宽度沿着远离所述第一连接电极的方向依次增加。
CN202011507068.0A 2020-12-18 2020-12-18 阵列基板及其制备方法、显示装置 Active CN112631031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011507068.0A CN112631031B (zh) 2020-12-18 2020-12-18 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011507068.0A CN112631031B (zh) 2020-12-18 2020-12-18 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112631031A CN112631031A (zh) 2021-04-09
CN112631031B true CN112631031B (zh) 2022-09-09

Family

ID=75317292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011507068.0A Active CN112631031B (zh) 2020-12-18 2020-12-18 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112631031B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114253036B (zh) * 2021-12-27 2024-03-26 武汉华星光电技术有限公司 像素电极、阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393591A (zh) * 2011-11-30 2012-03-28 昆山龙腾光电有限公司 液晶显示装置
CN105700259A (zh) * 2016-04-18 2016-06-22 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN105974685A (zh) * 2016-05-20 2016-09-28 友达光电股份有限公司 液晶显示面板
CN107966835A (zh) * 2017-11-02 2018-04-27 昆山龙腾光电有限公司 阵列基板和液晶显示装置及驱动方法
CN111240107A (zh) * 2020-03-18 2020-06-05 合肥鑫晟光电科技有限公司 像素结构、阵列基板、显示面板以及显示面板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442318B2 (en) * 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393591A (zh) * 2011-11-30 2012-03-28 昆山龙腾光电有限公司 液晶显示装置
CN105700259A (zh) * 2016-04-18 2016-06-22 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN105974685A (zh) * 2016-05-20 2016-09-28 友达光电股份有限公司 液晶显示面板
CN107966835A (zh) * 2017-11-02 2018-04-27 昆山龙腾光电有限公司 阵列基板和液晶显示装置及驱动方法
CN111240107A (zh) * 2020-03-18 2020-06-05 合肥鑫晟光电科技有限公司 像素结构、阵列基板、显示面板以及显示面板的制作方法

Also Published As

Publication number Publication date
CN112631031A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
EP2770369B1 (en) Pixel unit, array substrate, and manufacturing method for array substrate
US8319928B2 (en) Liquid crystal display device and method of manufacturing the same
KR101212067B1 (ko) 액정표시장치 및 이의 제조방법
JP2008129600A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US9484364B2 (en) Array substrate and method for manufacturing the same, display device
CN103413812A (zh) 阵列基板及其制备方法、显示装置
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
US8248564B2 (en) Liquid crystal display device and method of manufacturing the same
US9524989B2 (en) Array substrate and method of manufacturing the same, and liquid crystal display screen
CN112631031B (zh) 阵列基板及其制备方法、显示装置
WO2019062320A1 (zh) 阵列基板及其制备方法、显示装置
CN112578585A (zh) 显示面板及其制备方法、显示装置
CN112596315B (zh) 阵列基板及其制备方法、显示装置
KR101717648B1 (ko) 표시장치 및 그 제조방법
CN203455564U (zh) 阵列基板及显示装置
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
US11378848B2 (en) Pixel structure and manufacturing method thereof, array substrate and display device
CN112905052A (zh) 阵列基板及其制备方法、触控显示装置
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
CN203324617U (zh) 阵列基板及显示装置
WO2023060547A1 (zh) 阵列基板及其制备方法、显示装置
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
WO2022178836A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2021254052A1 (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant