JP4604440B2 - チャネルエッチ型薄膜トランジスタ - Google Patents
チャネルエッチ型薄膜トランジスタ Download PDFInfo
- Publication number
- JP4604440B2 JP4604440B2 JP2002045686A JP2002045686A JP4604440B2 JP 4604440 B2 JP4604440 B2 JP 4604440B2 JP 2002045686 A JP2002045686 A JP 2002045686A JP 2002045686 A JP2002045686 A JP 2002045686A JP 4604440 B2 JP4604440 B2 JP 4604440B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- drain
- source
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 140
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 16
- 239000011651 chromium Substances 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 15
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Description
【０００１】
【発明の属する技術分野】
本発明は、チャネルエッチ型薄膜トランジスタに関する。更に詳しくは、アクティブマトリクス型液晶表示装置の各画素のスイッチング素子として用いられる逆スタガ型のチャネルエッチ型薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、ガラス等の絶縁性基板上に薄膜トランジスタ（以下、ＴＦＴと略す）を形成し、これを用いて各画素に印加する電圧を制御して液晶を駆動するアクティブマトリクス型液晶表示装置の開発が進められている。特に、活性層としてアモルファスシリコン（以下、ａ−Ｓｉと略す）を用いたＴＦＴは、プロセス温度が３００℃程度と低温であることから、広く使用されている。
【０００３】
図１１に、アクティブマトリクス型液晶表示装置に一般的に使用されているチャネルエッチ型ＴＦＴの平面図を、また、図１１のＸ−Ｘ’面で切断した断面図を図１２に示す。ガラス基板１上にクロム（Ｃｒ）よりなるゲート電極２が形成され、このゲート電極２上にシリコン窒化膜（ＳｉＮｘ）よりなるゲート絶縁膜３、ノンドープのａ−Ｓｉよりなる活性層４、およびリン（Ｐ）ドープのｎ＋導電型ａ−Ｓｉよりなるソース・ドレイン層５が順次形成されている。ソース・ドレイン層５上には、クロム（Ｃｒ）よりなるソース電極６およびドレイン電極７が形成されており、ソース電極６は、シリコン窒化膜（ＳｉＮｘ）よりなる層間絶縁膜８を間に挟み、インジウム錫酸化物（ＩＴＯ）よりなる画素電極９に接続されている。このように形成されたＴＦＴ基板の画素電極９形成面と、インジウム錫酸化物（ＩＴＯ）よりなる対向電極が形成された対向基板（図示せず）の対向電極形成面との間に、液晶層を挟み、ＴＦＴ基板の裏側にバックライトユニットを設けることにより、透過型の液晶表示装置が形成される。
【０００４】
図１３に、図１１，１２に示した従来のチャネルエッチ型ＴＦＴの製造工程の一例を示す。はじめに、清浄な絶縁性のガラス基板１上にＣｒよりなるゲート電極２がスパッタで形成される（図１３ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図１３ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図１３ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５の上にＣｒをスパッタで形成後、ウェットエッチングによりソース電極６およびドレイン電極７が形成される（図１３ｄ参照）。このソース電極６およびドレイン電極７をマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４が形成される（図１３ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８がプラズマＣＶＤにより形成後、ソース電極６とのコンタクト用のビアホールが層間絶縁膜８に穿設される（図１３ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９が形成される（図１３ｇ参照）。
【０００５】
【発明が解決しようとする課題】
近年、液晶表示装置の高輝度化が求められ、バックライト光量が増加する傾向にあり、ＴＦＴの光オフリーク電流低下に対する要求が強まっている。バックライトによる光が、ｎチャネルＴＦＴの活性層に入射されると、光電界効果によりフォトキャリアが発生し、このフォトキャリア、特にホールがチャネル部を移動することおよびドレイン電極に流れることで光オフリーク電流が発生する。この光オフリーク電流により画素電位が低下するため、モジュールの輝度低下、コントラスト低下や表示斑、フリッカー等様々な不具合が発生する。
【０００６】
図１１，１２に示した従来のチャネルエッチ型ＴＦＴでは、活性層４上のソース電極６およびドレイン電極７の幅（以後、平面図における紙面上の上下方向の電極端間隔を幅と称し、左右方向の電極端間隔を長さと称する）と活性層４の側壁と接触するソース電極６およびドレイン電極７の導出部の幅が同等に形成されている。ここで、活性層４で発生したホールは、ｎ＋導電型ａ−Ｓｉ層５でブロックされる。しかし、活性層４の側壁ではソース電極６およびドレイン電極７と直に接触しているので、この接触部を通じてホールはドレイン電極７に移動してしまい、光オフリーク電流は増大してしまう。
【０００７】
この活性層側壁を通じて流れるリーク電流を低減するため、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）には、活性層側壁に絶縁膜を有する構成が記載されており、後者には活性層側壁に設けた絶縁膜が活性層に発生する光オフリーク電流のソース電極あるいはドレイン電極への伝導を抑制する効果を有することが開示されている。図１３ｉは、上記従来技術に開示されているＴＦＴの構造と類似した活性層側壁に絶縁膜１３が形成されている一例を示している。しかしながら、これらの絶縁膜を形成するためには、基板が比較的高温に曝される工程が一工程増える。即ち、図１３ｃとｄとの工程の間に、図１３ｈに示した絶縁膜を活性層側壁に形成する工程が必要となる。具体的には、特開平７−２７３３３３号公報では、プラズマＣＶＤ（通常３００℃程度に達する）によりＳｉＮｘを用いた側壁絶縁膜を形成する工程とドライエッチング工程が必要であり、信学技報ＥＩＤ９８−２１６（１９９９年）では、酸素雰囲気下での長時間のアニール熱処理（２３０℃）をする工程が必要である。そのため、ＴＦＴ製造スループットが低下し、製造コストが増加するという問題が発生する。
【０００８】
特許第３２２３８０５号公報には、順スタガ型ＴＦＴにおいてａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層がゲート線のパターンで同時にパターニングされた構造が記載されている。この順スタガ型ＴＦＴでは、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンでアイランド状に形成されているため、アイランドの端面リークにより画素電極からゲート線のエッジ部分を通ってドレイン線にオフリーク電流が流れやすいという問題がある。この問題を解決するために、ソース電極と画素電極とを接続する引き出し配線の幅が、ソース電極の幅よりも狭く形成されている。このオフリーク電流は、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンを有するという特有の構造を有することに基因して発生するものであり、活性層の側壁とソース電極あるいはドレイン電極とが接触する構成とはなっていない。また、ホールブロック層となるｎ＋層の形成についても不明確である。したがって、特許第３２２３８０５号公報でオフリーク電流が流れる機構と、上述の活性層側壁とソース電極あるいはドレイン電極との接触部を通じて流れる光オフリーク電流が流れる機構とは異なる。また、特開昭６１−２５９５６５号公報には、ａ−Ｓｉ層上に複数のソース電極およびドレイン電極を有し、これらの電極が夫々信号線に対して、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部により並列的に共通接続されるように構成された逆スタガ型ＴＦＴが記載されている。しかしながら、特開昭６１−２５９５６５号公報には、ホールブロック層として機能するｎ＋層が設けられていない。また、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部とする理由が明記されていない。この逆スタガ型ＴＦＴでは、各ソース電極、ドレイン電極にゲート電極等との短絡等の不良が判明した場合に、当該ソース電極またはドレイン電極を信号線から切り離し、残りの正常なソース電極およびドレイン電極により正常に動作させることを目的としており、光オフリーク電流に関する記載も示唆もない。
【０００９】
本発明は、ＴＦＴ活性層の側壁に絶縁膜を設けた従来のチャネルエッチ型ＴＦＴより製造スループットの高い光オフリーク電流を低減することのできるチャネルエッチ型ＴＦＴの構造を提供することを目的としている。
【００１５】
絶縁性基板上にゲート電極、ゲート絶縁膜、チャネル部分となる活性層、前記活性層上に設けられた不純物がドープされた半導体層からなるソース層およびドレイン層、上記活性層の外側に形成されており、かつ、前記ソース層およびドレイン層に各々接続されているソース電極およびドレイン電極を有するチャネルエッチ型薄膜トランジスタにおいて、前記活性層の側壁を覆い、かつ、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上に形成された保護膜を備え、前記ソース層および前記ドレイン層は前記島状の形状の活性層の内側に配置されており、前記ソース電極およびドレイン電極は、それぞれ対応する前記ソース層およびドレイン層と、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上の前記保護膜にそれぞれ穿設されたコンタクトホールおよび前記保護膜上に配置された透明導電層である他の導電層を介して接続されていることを特徴とする。
【００１６】
ここで、ソース層およびドレイン層の少なくとも一方とこの他の導電層の間に金属電極部がさらに介在することを特徴とする。
【００１８】
また、ゲート電極の端部が、活性層の端部より３μｍ以上外側に位置することが好ましい。
【００１９】
活性層のチャネル領域上には保護膜を設けることができ、この場合信頼性が更に高く好ましい。
【００２０】
【作用】
前述したように、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）では、活性層側壁とソース電極およびドレイン電極とが直接接触しないように、両者の間に絶縁膜を介在させている。これらの従来技術において絶縁膜を形成する際に、ガラス基板は２３０℃または３００℃の高温雰囲気に曝されるため、ＴＦＴの製造スループットの低下およびコストアップを招く。本発明では、活性層上のソース電極およびドレイン電極とソース領域およびドレイン領域との接触面積を、良好な接続特性が得られるように保持するとともに、活性層側壁とソース電極およびドレイン電極との接触面積を低減させたソース電極およびドレイン電極の構成が、従来の製造工程と同様の工程で形成される。具体的には、活性層側壁と接触する電極幅を活性層上の電極幅より狭くなるように形成することにより、光オフリーク電流を小さくすることができることを見出した。あるいは、電極を活性層側壁と接触しないように、層間絶縁膜に設けたビアホールおよび層間絶縁膜上に設けた導電層を介して形成させた。本発明のＴＦＴは、ソース電極およびドレイン電極膜を形成するための金属膜エッチングおよび層間絶縁膜に設けるコンタクトホールの穿設用マスクパターンを従来技術と変更するのみで製造できる。したがって、従来のＴＦＴに比べて低コスト、かつ高い製造スループットで光オフリーク電流を低減することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２２】
（第１の実施の形態）
図１は本発明のチャネルエッチ型ＴＦＴの第１の実施の形態を示す平面図である。ここで、図１１，１２と同じ構成部材については、同符号で表示している。図１１との違いは、ソース電極６およびドレイン電極７の構成にある。なお、図１のＡ−Ａ’面での断面図は、図１２と同じである。図１において、活性層上のソース電極６およびドレイン電極７は、対称に形成されており、ソース電極６およびドレイン電極７は、ともに活性層４の側壁と接触する部分を有している。活性層上のソース電極６およびドレイン電極７は対称なので、ドレイン電極７について説明する。ドレイン電極７と活性層４の側壁との接触部での電極幅は、ＣＤで表される。一方、活性層上では、ドレイン電極の先端、即ちソース電極先端との対向部にＡＢで表される電極幅の部分を有しており、ＣＤ＜ＡＢとなるように形成されている。即ち、活性層側壁との接触部では狭幅となるように、活性層上から活性層外へ導出される電極幅が、ＡＥの範囲ではＡＢ、Ｅから活性層外側ではＣＤとなるように形成されている。このような構成とすることにより、活性層４側壁部を通じるリーク電流は、電極幅に変化のない従来のＴＦＴに比べて低減できた。
【００２３】
一例として、チャネル長を６μｍ、チャネル幅ＡＢを２４μｍ、ＣＤを４μｍとしたＴＦＴで輝度５０００ｃｄ／ｍ２のバックライトを使用したとき、光オフリーク電流は６×１０-12Ａであったのに対し、ＣＤを２４μｍと電極幅が一定のＴＦＴで同様に測定した光オフリーク電流は１×１０-1 １Ａであった。これより、電極幅が一定の場合に比べて、光オフリーク電流を約４０％低減させることができた。なお、ここで、図中ＡＥで表わされる電極幅ＡＢを有するチャネル長方向の長さが３μｍ未満となったとき、ソース・ドレイン層５とソース電極６およびドレイン電極７とのコンタクト特性が悪化する傾向が認められた。コンタクト特性はコンタクト面積が大きいほど良好であるが、電気的な特性のみならずソース・ドレイン領域とソース・ドレイン電極との良好な密着性を保持するためにも、ＡＥ間は３μｍ以上とすることが好ましい。なお、図１では、ドレイン電極７はＡＥとＢＦが平行になるように形成されているが、ＡＢ＜ＥＦとなるように形成することも可能であり、この場合も先端電極幅ＡＢを有するチャネル長方向の長さがＡＥ間で形成されていることになる。
【００２４】
図２は、上記第１の実施の形態の第１の変形例の平面図である。図１との相違点は、ゲート電極２の幅であり、この変形例ではゲート電極２の幅を活性層４の外側まで広げている。このような構成とすることにより、ゲートの遮光効果により光オフリーク電流を更に減少することができた。活性層４に対するゲート電極２のはみ出し幅が３μｍ以上となると、光オフリーク電流低減効果は、ほぼ飽和に達し、前述の条件で光オフリーク電流を同様に測定した結果、２×１０-12Ａとさらに低減することができた。
【００２５】
図３，４は、上記第１の実施の形態の第２，第３の変形例であり、図１とは活性層４上の電極構成が異なる。これらの活性層４上の電極平面図を示す。ドレイン電極７について説明すると、図３では、ソース電極との対向部がＡＢ、活性層側壁との接触部がＣＤ（ＣＤ＜ＡＢ）となるように台形状に形成されている。図４では、図１同様ソース電極との対向部ＡＢの幅を有するＡＥの範囲を有し、活性層側壁でＣＤ（ＣＤ＜ＡＢ）となるようにＥより外側の部分でテーパ状に形成されている。いずれの場合も、活性層側壁との接触部で狭幅となるように電極が形成されており、光オフリーク電流を低減させることができる。なお、図１〜４のように、ソース電極６とドレイン電極７が対称な構成とすると、ＴＦＴの駆動電流値の設計がし易い。
【００２６】
図５は、上記第１の実施の形態の第４の変形例を示す平面図である。図１との相違点は、ソース電極６とドレイン電極７が非対称な構成となっている点であり、図５ではソース電極６がドレイン電極７に比べて小面積で形成されている。この構成によると、ソース電極側の寄生容量を減少させることができるため、ＴＦＴの書き込み特性が向上する利点がある。なお、ソース電極６での良好なコンタクト特性を得るためには、活性層上のソース電極の長さをある程度長く設けることが好ましい。ここで、ソース電極幅は十分小さく形成されているため、活性層との接触部でのソース電極幅を活性層上のソース電極幅より狭く形成する必要はなく、ドレイン電極幅のみ減少させることにより光オフリーク電流を低減することが可能である。もちろん活性層との接触部でのソース電極幅をさらに狭く形成することも可能である。なお、ソース電極６をドレイン電極７に比べて大面積で形成することも可能ではあるが、その場合ソース電極側の寄生容量の増大によりＴＦＴ書き込み特性は悪化するので、好ましい対応ではない。
【００２７】
上記本願の第１の実施の形態およびその変形例で示したＴＦＴの製造工程は、図１３に示した従来のＴＦＴの製造工程と全く同一であり、図１３ｄの工程においてエッチングするソース電極６およびドレイン電極７のパターンを変更することのみが相違する。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００２８】
（第２の実施の形態）
図６は本発明のチャネルエッチ型ＴＦＴの第２の実施の形態を示す平面図であり、図７は図６のＢ−Ｂ’面で切断した断面図である。この実施の形態では、活性層の側壁に選択的に絶縁膜を設けることなく活性層４の側壁をソース電極６およびドレイン電極７と直接接触させない構成としている。具体的には、本実施の形態では、層間絶縁膜に設けたビアホールおよび層間絶縁膜表面に形成した導電層を介してソース・ドレイン層５とソース電極６およびドレイン電極７とを接続するものである。
【００２９】
図８に第２の実施の形態の製造工程を示す。まず、第１の実施の形態と同様に、清浄なガラス基板１上にＣｒよりなるゲート電極２をスパッタで形成する（図８ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図８ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図８ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５を覆うようにＣｒ膜をスパッタで形成後、ウェットエッチングによりソース電極６、ドレイン電極７をゲート絶縁膜上の６ａおよび７ａと、これらの電極と分離された２つの金属電極部６ｂおよび７ｂをｎ＋導電型ａ−Ｓｉ層５上に同時に形成する（図８ｄ参照）。この金属電極部６ｂおよび７ｂをマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４を形成する（図８ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８をプラズマＣＶＤにより形成後、６ａ、６ｂ、７ａ、７ｂ上の層間絶縁膜８にコンタクトホールを各々穿設する（図８ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９、導電層６ｃ，７ｃが同時に所定のパターンに形成する（図８ｇ参照）。こうしてソース電極６は、６ａ，６ｂ，６ｃおよびコンタクトホールにより、ドレイン電極７は、７ａ，７ｂ，７ｃおよびコンタクトホールにより各々構成される。この第２の実施の形態では、ソース電極６およびドレイン電極７は、活性層４の側壁と接触していないので、接触部の電極幅は実質０といえる。
【００３０】
ここで、導電層６ｃおよび７ｃには、ＩＴＯ、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を使用することにより画素電極９と同時に形成することができる。一般に、透明導電材料は、ソース・ドレイン層５との密着性が悪く、良好なコンタクト特性が得られない。そのため、金属電極部６ｂおよび７ｂを介在させることで両者の密着性が改善される。また、金属電極部６ｂおよび７ｂを設けることにより、図８ｅの工程でｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性エッチングするためのエッチングマスク形成工程を別途設ける必要がない。なお、金属電極部６ｂおよび７ｂは、Ｃｒによりゲート絶縁膜上の６ａおよび７ａと同時に形成できるので、製造工程数は図１３に示した従来技術と全く同様である。また、ＴＦＴ上部に位置する配線が透明であるため、金属配線の場合に見られるバックライト光が配線裏面で反射してＴＦＴ上部に入射する現象が発生しない。したがって、更に光リークを低減することが可能となる。
【００３１】
なお、導電層６ｃおよび７ｃとしてＣｒ，Ａｌ，Ｍｏ，Ｗ，Ｔｉ等の金属材料を使用することもできる。ここで、金属材料を使用する場合、導電層６ｃおよび７ｃを画素電極９と同時に形成することができないため、層間絶縁膜８表面に金属導電層６ｃ，７ｃを設ける工程が別途必要となる。しかしながら、金属スパッタは、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）のような活性層側壁絶縁膜形成時よりも低温（室温〜１５０℃程度）で実施でき、成膜時間も数分間程度と短時間であるので、従来のＴＦＴほど製造スループットを低減させない。この場合、ビアホールおよび導電層の抵抗値の低減が図れるため、低電力駆動に有利である。
【００３２】
図９は、上記第１および第２の実施の形態の中間である第１の変形例の平面図である。図６との相違点は、画素側のソース・ドレイン層５を６ａおよび６ｃを介在させることなく画素電極９と直接接続させている。このような構成により、開口率をより大きくすることができる。
【００３３】
図１０は、上記第１および第２の実施の形態の中間である第２の変形例の平面図である。図６との相違点は、ソース側およびドレイン側の電極を図５のように非対称な構成としている。ドレイン側では、図６同様に７ａと７ｂが７ｃおよびコンタクトホールを介して接続されている。一方、ソース側では、第１の実施の形態のようにソース電極６と活性層４の側壁とが狭幅で接触している。この接触部の電極幅は十分小さいため、リーク電流を低下させることができる。
【００３４】
上記本願の第２の実施の形態と第１および第２の実施の形態の中間の変形例で導電層６ｃ，７ｃを透明導電層で形成する場合のＴＦＴの製造工程は、従来のＴＦＴの製造工程と全く同一であり、図８ｄ工程でのＣｒ膜のエッチングおよび図８ｆ工程での層間絶縁膜に設けるコンタクトホールの穿設パターンのみを変更している。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００３５】
尚、本発明のＴＦＴは、上記各実施の形態に記載の材料、構成に限定されるものではない。ゲート電極材料としては、Ｃｒ以外にＡｌ，Ｍｏ，Ｗ，Ｔｉ，Ｔａ等の他の金属材料を使用することもできる。ゲート絶縁膜、層間絶縁膜としては、シリコン酸化物（ＳｉＯｘ）やシリコン窒化酸化物（ＳｉＯｘＮｙ）等も使用可能である。活性層としてはａ−Ｓｉ層が好適であるが、マイクロクリスタルシリコン膜やポリシコン膜も使用できる。また、本発明のＴＦＴは、半透過型液晶表示装置にも適用可能である。
【００３６】
【発明の効果】
本発明のチャネルエッチ型ＴＦＴ構造によれば、絶縁膜を活性層側壁に設けた従来のＴＦＴ同様に光オフリーク電流を低減させることができる。しかも、絶縁膜を設ける工程が不要なため、従来のＴＦＴより高いスループットが得られ、低コスト化に有利である。
【図面の簡単な説明】
【図１】本発明のＴＦＴの第１の実施の形態の平面図である。
【図２】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図３】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図４】本発明のＴＦＴの第１の実施の形態の第３の変形例の平面図である。
【図５】本発明のＴＦＴの第１の実施の形態の第４の変形例の平面図である。
【図６】本発明のＴＦＴの第２の実施の形態の平面図である。
【図７】図６のＢ−Ｂ’面で切断した断面図である。
【図８】本発明のＴＦＴの第２の実施の形態の製造工程説明図である。
【図９】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図１０】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図１１】従来のＴＦＴの平面図である。
【図１２】図１のＡ−Ａ’面および図１１のＸ−Ｘ’面で切断した断面図である。
【図１３】本発明のＴＦＴの第１の実施の形態および従来のＴＦＴの製造工程説明図である。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 活性層
４ａ ａ−Ｓｉ層
５ ソース・ドレイン層
５ａ ｎ＋導電型ａ−Ｓｉ層
６ ソース電極
６ａ ソース電極
６ｂ 金属電極部（ソース電極）
６ｃ 導電層（ソース電極）
７ ドレイン電極
７ａ ドレイン電極
７ｂ 金属電極部（ドレイン電極）
７ｃ 導電層（ドレイン電極）
８ 層間絶縁膜
９ 画素電極
１０ 活性層側壁絶縁膜
【発明の属する技術分野】
本発明は、チャネルエッチ型薄膜トランジスタに関する。更に詳しくは、アクティブマトリクス型液晶表示装置の各画素のスイッチング素子として用いられる逆スタガ型のチャネルエッチ型薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、ガラス等の絶縁性基板上に薄膜トランジスタ（以下、ＴＦＴと略す）を形成し、これを用いて各画素に印加する電圧を制御して液晶を駆動するアクティブマトリクス型液晶表示装置の開発が進められている。特に、活性層としてアモルファスシリコン（以下、ａ−Ｓｉと略す）を用いたＴＦＴは、プロセス温度が３００℃程度と低温であることから、広く使用されている。
【０００３】
図１１に、アクティブマトリクス型液晶表示装置に一般的に使用されているチャネルエッチ型ＴＦＴの平面図を、また、図１１のＸ−Ｘ’面で切断した断面図を図１２に示す。ガラス基板１上にクロム（Ｃｒ）よりなるゲート電極２が形成され、このゲート電極２上にシリコン窒化膜（ＳｉＮｘ）よりなるゲート絶縁膜３、ノンドープのａ−Ｓｉよりなる活性層４、およびリン（Ｐ）ドープのｎ＋導電型ａ−Ｓｉよりなるソース・ドレイン層５が順次形成されている。ソース・ドレイン層５上には、クロム（Ｃｒ）よりなるソース電極６およびドレイン電極７が形成されており、ソース電極６は、シリコン窒化膜（ＳｉＮｘ）よりなる層間絶縁膜８を間に挟み、インジウム錫酸化物（ＩＴＯ）よりなる画素電極９に接続されている。このように形成されたＴＦＴ基板の画素電極９形成面と、インジウム錫酸化物（ＩＴＯ）よりなる対向電極が形成された対向基板（図示せず）の対向電極形成面との間に、液晶層を挟み、ＴＦＴ基板の裏側にバックライトユニットを設けることにより、透過型の液晶表示装置が形成される。
【０００４】
図１３に、図１１，１２に示した従来のチャネルエッチ型ＴＦＴの製造工程の一例を示す。はじめに、清浄な絶縁性のガラス基板１上にＣｒよりなるゲート電極２がスパッタで形成される（図１３ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図１３ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図１３ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５の上にＣｒをスパッタで形成後、ウェットエッチングによりソース電極６およびドレイン電極７が形成される（図１３ｄ参照）。このソース電極６およびドレイン電極７をマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４が形成される（図１３ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８がプラズマＣＶＤにより形成後、ソース電極６とのコンタクト用のビアホールが層間絶縁膜８に穿設される（図１３ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９が形成される（図１３ｇ参照）。
【０００５】
【発明が解決しようとする課題】
近年、液晶表示装置の高輝度化が求められ、バックライト光量が増加する傾向にあり、ＴＦＴの光オフリーク電流低下に対する要求が強まっている。バックライトによる光が、ｎチャネルＴＦＴの活性層に入射されると、光電界効果によりフォトキャリアが発生し、このフォトキャリア、特にホールがチャネル部を移動することおよびドレイン電極に流れることで光オフリーク電流が発生する。この光オフリーク電流により画素電位が低下するため、モジュールの輝度低下、コントラスト低下や表示斑、フリッカー等様々な不具合が発生する。
【０００６】
図１１，１２に示した従来のチャネルエッチ型ＴＦＴでは、活性層４上のソース電極６およびドレイン電極７の幅（以後、平面図における紙面上の上下方向の電極端間隔を幅と称し、左右方向の電極端間隔を長さと称する）と活性層４の側壁と接触するソース電極６およびドレイン電極７の導出部の幅が同等に形成されている。ここで、活性層４で発生したホールは、ｎ＋導電型ａ−Ｓｉ層５でブロックされる。しかし、活性層４の側壁ではソース電極６およびドレイン電極７と直に接触しているので、この接触部を通じてホールはドレイン電極７に移動してしまい、光オフリーク電流は増大してしまう。
【０００７】
この活性層側壁を通じて流れるリーク電流を低減するため、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）には、活性層側壁に絶縁膜を有する構成が記載されており、後者には活性層側壁に設けた絶縁膜が活性層に発生する光オフリーク電流のソース電極あるいはドレイン電極への伝導を抑制する効果を有することが開示されている。図１３ｉは、上記従来技術に開示されているＴＦＴの構造と類似した活性層側壁に絶縁膜１３が形成されている一例を示している。しかしながら、これらの絶縁膜を形成するためには、基板が比較的高温に曝される工程が一工程増える。即ち、図１３ｃとｄとの工程の間に、図１３ｈに示した絶縁膜を活性層側壁に形成する工程が必要となる。具体的には、特開平７−２７３３３３号公報では、プラズマＣＶＤ（通常３００℃程度に達する）によりＳｉＮｘを用いた側壁絶縁膜を形成する工程とドライエッチング工程が必要であり、信学技報ＥＩＤ９８−２１６（１９９９年）では、酸素雰囲気下での長時間のアニール熱処理（２３０℃）をする工程が必要である。そのため、ＴＦＴ製造スループットが低下し、製造コストが増加するという問題が発生する。
【０００８】
特許第３２２３８０５号公報には、順スタガ型ＴＦＴにおいてａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層がゲート線のパターンで同時にパターニングされた構造が記載されている。この順スタガ型ＴＦＴでは、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンでアイランド状に形成されているため、アイランドの端面リークにより画素電極からゲート線のエッジ部分を通ってドレイン線にオフリーク電流が流れやすいという問題がある。この問題を解決するために、ソース電極と画素電極とを接続する引き出し配線の幅が、ソース電極の幅よりも狭く形成されている。このオフリーク電流は、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンを有するという特有の構造を有することに基因して発生するものであり、活性層の側壁とソース電極あるいはドレイン電極とが接触する構成とはなっていない。また、ホールブロック層となるｎ＋層の形成についても不明確である。したがって、特許第３２２３８０５号公報でオフリーク電流が流れる機構と、上述の活性層側壁とソース電極あるいはドレイン電極との接触部を通じて流れる光オフリーク電流が流れる機構とは異なる。また、特開昭６１−２５９５６５号公報には、ａ−Ｓｉ層上に複数のソース電極およびドレイン電極を有し、これらの電極が夫々信号線に対して、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部により並列的に共通接続されるように構成された逆スタガ型ＴＦＴが記載されている。しかしながら、特開昭６１−２５９５６５号公報には、ホールブロック層として機能するｎ＋層が設けられていない。また、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部とする理由が明記されていない。この逆スタガ型ＴＦＴでは、各ソース電極、ドレイン電極にゲート電極等との短絡等の不良が判明した場合に、当該ソース電極またはドレイン電極を信号線から切り離し、残りの正常なソース電極およびドレイン電極により正常に動作させることを目的としており、光オフリーク電流に関する記載も示唆もない。
【０００９】
本発明は、ＴＦＴ活性層の側壁に絶縁膜を設けた従来のチャネルエッチ型ＴＦＴより製造スループットの高い光オフリーク電流を低減することのできるチャネルエッチ型ＴＦＴの構造を提供することを目的としている。
【００１５】
絶縁性基板上にゲート電極、ゲート絶縁膜、チャネル部分となる活性層、前記活性層上に設けられた不純物がドープされた半導体層からなるソース層およびドレイン層、上記活性層の外側に形成されており、かつ、前記ソース層およびドレイン層に各々接続されているソース電極およびドレイン電極を有するチャネルエッチ型薄膜トランジスタにおいて、前記活性層の側壁を覆い、かつ、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上に形成された保護膜を備え、前記ソース層および前記ドレイン層は前記島状の形状の活性層の内側に配置されており、前記ソース電極およびドレイン電極は、それぞれ対応する前記ソース層およびドレイン層と、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上の前記保護膜にそれぞれ穿設されたコンタクトホールおよび前記保護膜上に配置された透明導電層である他の導電層を介して接続されていることを特徴とする。
【００１６】
ここで、ソース層およびドレイン層の少なくとも一方とこの他の導電層の間に金属電極部がさらに介在することを特徴とする。
【００１８】
また、ゲート電極の端部が、活性層の端部より３μｍ以上外側に位置することが好ましい。
【００１９】
活性層のチャネル領域上には保護膜を設けることができ、この場合信頼性が更に高く好ましい。
【００２０】
【作用】
前述したように、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）では、活性層側壁とソース電極およびドレイン電極とが直接接触しないように、両者の間に絶縁膜を介在させている。これらの従来技術において絶縁膜を形成する際に、ガラス基板は２３０℃または３００℃の高温雰囲気に曝されるため、ＴＦＴの製造スループットの低下およびコストアップを招く。本発明では、活性層上のソース電極およびドレイン電極とソース領域およびドレイン領域との接触面積を、良好な接続特性が得られるように保持するとともに、活性層側壁とソース電極およびドレイン電極との接触面積を低減させたソース電極およびドレイン電極の構成が、従来の製造工程と同様の工程で形成される。具体的には、活性層側壁と接触する電極幅を活性層上の電極幅より狭くなるように形成することにより、光オフリーク電流を小さくすることができることを見出した。あるいは、電極を活性層側壁と接触しないように、層間絶縁膜に設けたビアホールおよび層間絶縁膜上に設けた導電層を介して形成させた。本発明のＴＦＴは、ソース電極およびドレイン電極膜を形成するための金属膜エッチングおよび層間絶縁膜に設けるコンタクトホールの穿設用マスクパターンを従来技術と変更するのみで製造できる。したがって、従来のＴＦＴに比べて低コスト、かつ高い製造スループットで光オフリーク電流を低減することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２２】
（第１の実施の形態）
図１は本発明のチャネルエッチ型ＴＦＴの第１の実施の形態を示す平面図である。ここで、図１１，１２と同じ構成部材については、同符号で表示している。図１１との違いは、ソース電極６およびドレイン電極７の構成にある。なお、図１のＡ−Ａ’面での断面図は、図１２と同じである。図１において、活性層上のソース電極６およびドレイン電極７は、対称に形成されており、ソース電極６およびドレイン電極７は、ともに活性層４の側壁と接触する部分を有している。活性層上のソース電極６およびドレイン電極７は対称なので、ドレイン電極７について説明する。ドレイン電極７と活性層４の側壁との接触部での電極幅は、ＣＤで表される。一方、活性層上では、ドレイン電極の先端、即ちソース電極先端との対向部にＡＢで表される電極幅の部分を有しており、ＣＤ＜ＡＢとなるように形成されている。即ち、活性層側壁との接触部では狭幅となるように、活性層上から活性層外へ導出される電極幅が、ＡＥの範囲ではＡＢ、Ｅから活性層外側ではＣＤとなるように形成されている。このような構成とすることにより、活性層４側壁部を通じるリーク電流は、電極幅に変化のない従来のＴＦＴに比べて低減できた。
【００２３】
一例として、チャネル長を６μｍ、チャネル幅ＡＢを２４μｍ、ＣＤを４μｍとしたＴＦＴで輝度５０００ｃｄ／ｍ２のバックライトを使用したとき、光オフリーク電流は６×１０-12Ａであったのに対し、ＣＤを２４μｍと電極幅が一定のＴＦＴで同様に測定した光オフリーク電流は１×１０-1 １Ａであった。これより、電極幅が一定の場合に比べて、光オフリーク電流を約４０％低減させることができた。なお、ここで、図中ＡＥで表わされる電極幅ＡＢを有するチャネル長方向の長さが３μｍ未満となったとき、ソース・ドレイン層５とソース電極６およびドレイン電極７とのコンタクト特性が悪化する傾向が認められた。コンタクト特性はコンタクト面積が大きいほど良好であるが、電気的な特性のみならずソース・ドレイン領域とソース・ドレイン電極との良好な密着性を保持するためにも、ＡＥ間は３μｍ以上とすることが好ましい。なお、図１では、ドレイン電極７はＡＥとＢＦが平行になるように形成されているが、ＡＢ＜ＥＦとなるように形成することも可能であり、この場合も先端電極幅ＡＢを有するチャネル長方向の長さがＡＥ間で形成されていることになる。
【００２４】
図２は、上記第１の実施の形態の第１の変形例の平面図である。図１との相違点は、ゲート電極２の幅であり、この変形例ではゲート電極２の幅を活性層４の外側まで広げている。このような構成とすることにより、ゲートの遮光効果により光オフリーク電流を更に減少することができた。活性層４に対するゲート電極２のはみ出し幅が３μｍ以上となると、光オフリーク電流低減効果は、ほぼ飽和に達し、前述の条件で光オフリーク電流を同様に測定した結果、２×１０-12Ａとさらに低減することができた。
【００２５】
図３，４は、上記第１の実施の形態の第２，第３の変形例であり、図１とは活性層４上の電極構成が異なる。これらの活性層４上の電極平面図を示す。ドレイン電極７について説明すると、図３では、ソース電極との対向部がＡＢ、活性層側壁との接触部がＣＤ（ＣＤ＜ＡＢ）となるように台形状に形成されている。図４では、図１同様ソース電極との対向部ＡＢの幅を有するＡＥの範囲を有し、活性層側壁でＣＤ（ＣＤ＜ＡＢ）となるようにＥより外側の部分でテーパ状に形成されている。いずれの場合も、活性層側壁との接触部で狭幅となるように電極が形成されており、光オフリーク電流を低減させることができる。なお、図１〜４のように、ソース電極６とドレイン電極７が対称な構成とすると、ＴＦＴの駆動電流値の設計がし易い。
【００２６】
図５は、上記第１の実施の形態の第４の変形例を示す平面図である。図１との相違点は、ソース電極６とドレイン電極７が非対称な構成となっている点であり、図５ではソース電極６がドレイン電極７に比べて小面積で形成されている。この構成によると、ソース電極側の寄生容量を減少させることができるため、ＴＦＴの書き込み特性が向上する利点がある。なお、ソース電極６での良好なコンタクト特性を得るためには、活性層上のソース電極の長さをある程度長く設けることが好ましい。ここで、ソース電極幅は十分小さく形成されているため、活性層との接触部でのソース電極幅を活性層上のソース電極幅より狭く形成する必要はなく、ドレイン電極幅のみ減少させることにより光オフリーク電流を低減することが可能である。もちろん活性層との接触部でのソース電極幅をさらに狭く形成することも可能である。なお、ソース電極６をドレイン電極７に比べて大面積で形成することも可能ではあるが、その場合ソース電極側の寄生容量の増大によりＴＦＴ書き込み特性は悪化するので、好ましい対応ではない。
【００２７】
上記本願の第１の実施の形態およびその変形例で示したＴＦＴの製造工程は、図１３に示した従来のＴＦＴの製造工程と全く同一であり、図１３ｄの工程においてエッチングするソース電極６およびドレイン電極７のパターンを変更することのみが相違する。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００２８】
（第２の実施の形態）
図６は本発明のチャネルエッチ型ＴＦＴの第２の実施の形態を示す平面図であり、図７は図６のＢ−Ｂ’面で切断した断面図である。この実施の形態では、活性層の側壁に選択的に絶縁膜を設けることなく活性層４の側壁をソース電極６およびドレイン電極７と直接接触させない構成としている。具体的には、本実施の形態では、層間絶縁膜に設けたビアホールおよび層間絶縁膜表面に形成した導電層を介してソース・ドレイン層５とソース電極６およびドレイン電極７とを接続するものである。
【００２９】
図８に第２の実施の形態の製造工程を示す。まず、第１の実施の形態と同様に、清浄なガラス基板１上にＣｒよりなるゲート電極２をスパッタで形成する（図８ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図８ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図８ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５を覆うようにＣｒ膜をスパッタで形成後、ウェットエッチングによりソース電極６、ドレイン電極７をゲート絶縁膜上の６ａおよび７ａと、これらの電極と分離された２つの金属電極部６ｂおよび７ｂをｎ＋導電型ａ−Ｓｉ層５上に同時に形成する（図８ｄ参照）。この金属電極部６ｂおよび７ｂをマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４を形成する（図８ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８をプラズマＣＶＤにより形成後、６ａ、６ｂ、７ａ、７ｂ上の層間絶縁膜８にコンタクトホールを各々穿設する（図８ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９、導電層６ｃ，７ｃが同時に所定のパターンに形成する（図８ｇ参照）。こうしてソース電極６は、６ａ，６ｂ，６ｃおよびコンタクトホールにより、ドレイン電極７は、７ａ，７ｂ，７ｃおよびコンタクトホールにより各々構成される。この第２の実施の形態では、ソース電極６およびドレイン電極７は、活性層４の側壁と接触していないので、接触部の電極幅は実質０といえる。
【００３０】
ここで、導電層６ｃおよび７ｃには、ＩＴＯ、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を使用することにより画素電極９と同時に形成することができる。一般に、透明導電材料は、ソース・ドレイン層５との密着性が悪く、良好なコンタクト特性が得られない。そのため、金属電極部６ｂおよび７ｂを介在させることで両者の密着性が改善される。また、金属電極部６ｂおよび７ｂを設けることにより、図８ｅの工程でｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性エッチングするためのエッチングマスク形成工程を別途設ける必要がない。なお、金属電極部６ｂおよび７ｂは、Ｃｒによりゲート絶縁膜上の６ａおよび７ａと同時に形成できるので、製造工程数は図１３に示した従来技術と全く同様である。また、ＴＦＴ上部に位置する配線が透明であるため、金属配線の場合に見られるバックライト光が配線裏面で反射してＴＦＴ上部に入射する現象が発生しない。したがって、更に光リークを低減することが可能となる。
【００３１】
なお、導電層６ｃおよび７ｃとしてＣｒ，Ａｌ，Ｍｏ，Ｗ，Ｔｉ等の金属材料を使用することもできる。ここで、金属材料を使用する場合、導電層６ｃおよび７ｃを画素電極９と同時に形成することができないため、層間絶縁膜８表面に金属導電層６ｃ，７ｃを設ける工程が別途必要となる。しかしながら、金属スパッタは、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）のような活性層側壁絶縁膜形成時よりも低温（室温〜１５０℃程度）で実施でき、成膜時間も数分間程度と短時間であるので、従来のＴＦＴほど製造スループットを低減させない。この場合、ビアホールおよび導電層の抵抗値の低減が図れるため、低電力駆動に有利である。
【００３２】
図９は、上記第１および第２の実施の形態の中間である第１の変形例の平面図である。図６との相違点は、画素側のソース・ドレイン層５を６ａおよび６ｃを介在させることなく画素電極９と直接接続させている。このような構成により、開口率をより大きくすることができる。
【００３３】
図１０は、上記第１および第２の実施の形態の中間である第２の変形例の平面図である。図６との相違点は、ソース側およびドレイン側の電極を図５のように非対称な構成としている。ドレイン側では、図６同様に７ａと７ｂが７ｃおよびコンタクトホールを介して接続されている。一方、ソース側では、第１の実施の形態のようにソース電極６と活性層４の側壁とが狭幅で接触している。この接触部の電極幅は十分小さいため、リーク電流を低下させることができる。
【００３４】
上記本願の第２の実施の形態と第１および第２の実施の形態の中間の変形例で導電層６ｃ，７ｃを透明導電層で形成する場合のＴＦＴの製造工程は、従来のＴＦＴの製造工程と全く同一であり、図８ｄ工程でのＣｒ膜のエッチングおよび図８ｆ工程での層間絶縁膜に設けるコンタクトホールの穿設パターンのみを変更している。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００３５】
尚、本発明のＴＦＴは、上記各実施の形態に記載の材料、構成に限定されるものではない。ゲート電極材料としては、Ｃｒ以外にＡｌ，Ｍｏ，Ｗ，Ｔｉ，Ｔａ等の他の金属材料を使用することもできる。ゲート絶縁膜、層間絶縁膜としては、シリコン酸化物（ＳｉＯｘ）やシリコン窒化酸化物（ＳｉＯｘＮｙ）等も使用可能である。活性層としてはａ−Ｓｉ層が好適であるが、マイクロクリスタルシリコン膜やポリシコン膜も使用できる。また、本発明のＴＦＴは、半透過型液晶表示装置にも適用可能である。
【００３６】
【発明の効果】
本発明のチャネルエッチ型ＴＦＴ構造によれば、絶縁膜を活性層側壁に設けた従来のＴＦＴ同様に光オフリーク電流を低減させることができる。しかも、絶縁膜を設ける工程が不要なため、従来のＴＦＴより高いスループットが得られ、低コスト化に有利である。
【図面の簡単な説明】
【図１】本発明のＴＦＴの第１の実施の形態の平面図である。
【図２】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図３】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図４】本発明のＴＦＴの第１の実施の形態の第３の変形例の平面図である。
【図５】本発明のＴＦＴの第１の実施の形態の第４の変形例の平面図である。
【図６】本発明のＴＦＴの第２の実施の形態の平面図である。
【図７】図６のＢ−Ｂ’面で切断した断面図である。
【図８】本発明のＴＦＴの第２の実施の形態の製造工程説明図である。
【図９】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図１０】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図１１】従来のＴＦＴの平面図である。
【図１２】図１のＡ−Ａ’面および図１１のＸ−Ｘ’面で切断した断面図である。
【図１３】本発明のＴＦＴの第１の実施の形態および従来のＴＦＴの製造工程説明図である。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 活性層
４ａ ａ−Ｓｉ層
５ ソース・ドレイン層
５ａ ｎ＋導電型ａ−Ｓｉ層
６ ソース電極
６ａ ソース電極
６ｂ 金属電極部（ソース電極）
６ｃ 導電層（ソース電極）
７ ドレイン電極
７ａ ドレイン電極
７ｂ 金属電極部（ドレイン電極）
７ｃ 導電層（ドレイン電極）
８ 層間絶縁膜
９ 画素電極
１０ 活性層側壁絶縁膜
Claims (4)
- 絶縁性基板上にゲート電極、ゲート絶縁膜、チャネル部分となる活性層、前記活性層上に設けられた不純物がドープされた半導体層からなるソース層およびドレイン層、上記活性層の外側に形成されており、かつ、前記ソース層およびドレイン層に各々接続されているソース電極およびドレイン電極を有するチャネルエッチ型薄膜トランジスタにおいて、
前記活性層の側壁を覆い、かつ、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上に形成された保護膜を備え、
前記ソース層および前記ドレイン層は前記島状の形状の活性層の内側に配置されており、
前記ソース電極およびドレイン電極は、それぞれ対応する前記ソース層およびドレイン層と、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上の前記保護膜にそれぞれ穿設されたコンタクトホールおよび前記保護膜上に配置された透明導電層である他の導電層を介して接続されていることを特徴とするチャネルエッチ型薄膜トランジスタ。 - 前記ソース層およびドレイン層の少なくとも一方と前記他の導電層の間に金属電極部が介在することを特徴とする請求項１に記載のチャネルエッチ型薄膜トランジスタ。
- 前記ゲート電極の端部が、前記活性層の端部より３μｍ以上外側に位置することを特徴とする請求項１または２のいずれか一に記載のチャネルエッチ型薄膜トランジスタ。
- 前記活性層のチャネル領域上に前記保護膜を有することを特徴とする請求項１乃至３のいずれか一に記載のチャネルエッチ型薄膜トランジスタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045686A JP4604440B2 (ja) | 2002-02-22 | 2002-02-22 | チャネルエッチ型薄膜トランジスタ |
| KR10-2003-0010984A KR100510935B1 (ko) | 2002-02-22 | 2003-02-21 | 채널 에칭형 박막 트랜지스터 |
| US10/369,756 US6858867B2 (en) | 2002-02-22 | 2003-02-21 | Channel-etch thin film transistor |
| TW092103739A TW587339B (en) | 2002-02-22 | 2003-02-21 | Channel-etch thin film transistor |
| CNB031037984A CN1244162C (zh) | 2002-02-22 | 2003-02-24 | 沟道蚀刻薄膜晶体管 |
| CNB2005100927494A CN100544030C (zh) | 2002-02-22 | 2003-02-24 | 沟道蚀刻薄膜晶体管 |
| US11/017,075 US7038241B2 (en) | 2002-02-22 | 2004-12-21 | Channel-etch thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045686A JP4604440B2 (ja) | 2002-02-22 | 2002-02-22 | チャネルエッチ型薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249655A JP2003249655A (ja) | 2003-09-05 |
| JP4604440B2 true JP4604440B2 (ja) | 2011-01-05 |
Family
ID=27750591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045686A Expired - Lifetime JP4604440B2 (ja) | 2002-02-22 | 2002-02-22 | チャネルエッチ型薄膜トランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6858867B2 (ja) |
| JP (1) | JP4604440B2 (ja) |
| KR (1) | KR100510935B1 (ja) |
| CN (2) | CN100544030C (ja) |
| TW (1) | TW587339B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101152528B1 (ko) * | 2005-06-27 | 2012-06-01 | 엘지디스플레이 주식회사 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
| KR101350609B1 (ko) * | 2005-12-30 | 2014-01-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101232061B1 (ko) * | 2006-04-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
| CN101382728B (zh) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | 灰阶掩膜版结构 |
| JP2009087996A (ja) * | 2007-09-27 | 2009-04-23 | Dainippon Printing Co Ltd | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
| US9269573B2 (en) * | 2008-09-17 | 2016-02-23 | Idemitsu Kosan Co., Ltd. | Thin film transistor having crystalline indium oxide semiconductor film |
| KR101540341B1 (ko) | 2008-10-17 | 2015-07-30 | 삼성전자주식회사 | 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법 |
| WO2010070944A1 (ja) * | 2008-12-15 | 2010-06-24 | 出光興産株式会社 | 酸化インジウム系焼結体及びスパッタリングターゲット |
| US8278657B2 (en) * | 2009-02-13 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
| US9312156B2 (en) | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| JP2011175032A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Displays Ltd | 表示装置 |
| JP5615605B2 (ja) * | 2010-07-05 | 2014-10-29 | 三菱電機株式会社 | Ｆｆｓモード液晶装置 |
| JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
| US8536571B2 (en) * | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8921948B2 (en) * | 2011-01-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2012147950A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 液晶パネル、液晶表示装置、テレビジョン受像機 |
| KR20130092848A (ko) * | 2012-02-13 | 2013-08-21 | 삼성전자주식회사 | 박막 트랜지스터 및 이를 채용한 디스플레이 패널 |
| CN102544000A (zh) * | 2012-03-13 | 2012-07-04 | 深圳市华星光电技术有限公司 | 阵列基板及相应的显示面板 |
| JP6110693B2 (ja) * | 2012-03-14 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101388655B1 (ko) | 2012-05-29 | 2014-04-25 | 한국전기연구원 | 반응도 향상을 위해 비대칭 구조를 적용한 전계효과트랜지스터 테라헤르츠 검출기 |
| JP2014038911A (ja) * | 2012-08-13 | 2014-02-27 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器 |
| CN103035653A (zh) * | 2012-10-10 | 2013-04-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管像素结构及其制作方法 |
| KR102130110B1 (ko) * | 2013-10-21 | 2020-07-06 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN103681696A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种电极引出结构、阵列基板以及显示装置 |
| CN103715095B (zh) * | 2013-12-27 | 2016-01-20 | 北京京东方光电科技有限公司 | 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置 |
| US9741308B2 (en) | 2014-02-14 | 2017-08-22 | Sharp Kabushiki Kaisha | Active matrix substrate |
| CN103915509B (zh) * | 2014-03-25 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| TWI571687B (zh) * | 2014-05-16 | 2017-02-21 | 友達光電股份有限公司 | 顯示面板及其陣列基板 |
| CN105789316A (zh) * | 2014-12-25 | 2016-07-20 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及其制作方法 |
| KR102103986B1 (ko) * | 2019-03-14 | 2020-04-24 | 삼성전자주식회사 | 박막 트랜지스터 및 이를 채용한 디스플레이 패널 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278480A (ja) * | 1990-03-27 | 1991-12-10 | Canon Inc | 薄膜半導体装置 |
| JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JPH08116062A (ja) * | 1994-10-13 | 1996-05-07 | Furontetsuku:Kk | 薄膜トランジスタ |
| JPH0954342A (ja) * | 1995-08-11 | 1997-02-25 | Nec Corp | アクティブマトリクス液晶表示パネル及びその製造方法 |
| JPH09120083A (ja) * | 1995-08-19 | 1997-05-06 | Lg Electron Inc | 液晶表示装置および液晶表示装置の製造方法 |
| JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
| JPH10133227A (ja) * | 1996-10-28 | 1998-05-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH1187717A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体装置とアクティブマトリックス基板および液晶表示装置 |
| JP2000196098A (ja) * | 1998-12-28 | 2000-07-14 | Furontekku:Kk | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259565A (ja) | 1985-05-13 | 1986-11-17 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH04360583A (ja) | 1991-06-07 | 1992-12-14 | Nippon Steel Corp | 薄膜トランジスタ |
| JPH07273333A (ja) | 1994-03-28 | 1995-10-20 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| KR0166894B1 (ko) * | 1995-02-20 | 1999-03-30 | 구자홍 | 액정표시장치 |
| JP3223805B2 (ja) * | 1996-08-26 | 2001-10-29 | 日本電気株式会社 | 順スタガード型薄膜トランジスタ |
| JPH1116188A (ja) | 1997-06-26 | 1999-01-22 | Victor Co Of Japan Ltd | 半導体レーザ及び光ピックアップ |
| JP3767100B2 (ja) | 1997-07-10 | 2006-04-19 | 三菱電機株式会社 | 配電システム |
| JPH1185789A (ja) | 1997-09-10 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 分散検索装置 |
| JP2001308333A (ja) | 2000-04-21 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
-
2002
- 2002-02-22 JP JP2002045686A patent/JP4604440B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-21 TW TW092103739A patent/TW587339B/zh not_active IP Right Cessation
- 2003-02-21 KR KR10-2003-0010984A patent/KR100510935B1/ko active IP Right Grant
- 2003-02-21 US US10/369,756 patent/US6858867B2/en not_active Expired - Lifetime
- 2003-02-24 CN CNB2005100927494A patent/CN100544030C/zh not_active Expired - Lifetime
- 2003-02-24 CN CNB031037984A patent/CN1244162C/zh not_active Expired - Lifetime
-
2004
- 2004-12-21 US US11/017,075 patent/US7038241B2/en not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278480A (ja) * | 1990-03-27 | 1991-12-10 | Canon Inc | 薄膜半導体装置 |
| JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JPH08116062A (ja) * | 1994-10-13 | 1996-05-07 | Furontetsuku:Kk | 薄膜トランジスタ |
| JPH0954342A (ja) * | 1995-08-11 | 1997-02-25 | Nec Corp | アクティブマトリクス液晶表示パネル及びその製造方法 |
| JPH09120083A (ja) * | 1995-08-19 | 1997-05-06 | Lg Electron Inc | 液晶表示装置および液晶表示装置の製造方法 |
| JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
| JPH10133227A (ja) * | 1996-10-28 | 1998-05-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH1187717A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体装置とアクティブマトリックス基板および液晶表示装置 |
| JP2000196098A (ja) * | 1998-12-28 | 2000-07-14 | Furontekku:Kk | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160240A1 (en) | 2003-08-28 |
| TW587339B (en) | 2004-05-11 |
| JP2003249655A (ja) | 2003-09-05 |
| KR100510935B1 (ko) | 2005-08-30 |
| CN1440080A (zh) | 2003-09-03 |
| TW200303616A (en) | 2003-09-01 |
| US20050104128A1 (en) | 2005-05-19 |
| CN1244162C (zh) | 2006-03-01 |
| KR20030069889A (ko) | 2003-08-27 |
| US6858867B2 (en) | 2005-02-22 |
| US7038241B2 (en) | 2006-05-02 |
| CN100544030C (zh) | 2009-09-23 |
| CN1734791A (zh) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4604440B2 (ja) | チャネルエッチ型薄膜トランジスタ | |
| US8264656B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR100816205B1 (ko) | 액정표시장치와 그 제조방법 | |
| US20060119778A1 (en) | Active matrix display device and method for manufacturing the same | |
| WO2018030298A1 (ja) | アクティブマトリクス基板および表示装置 | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| JP5250832B2 (ja) | アクティブマトリクス駆動表示装置 | |
| US20220208795A1 (en) | Display device | |
| KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
| US6801266B1 (en) | Thin film transistor, liquid crystal display panel, and method of manufacturing thin film transistor | |
| US10629622B2 (en) | Display device and manufacturing method thereof | |
| WO2018043643A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JP2017005039A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
| US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| KR101327849B1 (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 표시장치및 표시장치용 구동 회로 | |
| US20210066351A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| KR100701068B1 (ko) | 에프에프에스 모드 액정표시소자의 픽셀구조 | |
| JPH08204196A (ja) | アクティブマトリクス回路および電気光学装置 | |
| JP7471075B2 (ja) | アクティブマトリクス基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4604440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |