CN100544030C - 沟道蚀刻薄膜晶体管 - Google Patents

沟道蚀刻薄膜晶体管 Download PDF

Info

Publication number
CN100544030C
CN100544030C CNB2005100927494A CN200510092749A CN100544030C CN 100544030 C CN100544030 C CN 100544030C CN B2005100927494 A CNB2005100927494 A CN B2005100927494A CN 200510092749 A CN200510092749 A CN 200510092749A CN 100544030 C CN100544030 C CN 100544030C
Authority
CN
China
Prior art keywords
electrode
drain
source electrode
principal part
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2005100927494A
Other languages
English (en)
Other versions
CN1734791A (zh
Inventor
奥村展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINZHEN CO LTD
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN1734791A publication Critical patent/CN1734791A/zh
Application granted granted Critical
Publication of CN100544030C publication Critical patent/CN100544030C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本发明提供了一种沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管具有：栅极，其位于基板的上方；栅极绝缘膜，其在所述栅极和所述基板的上方延伸；有源层，其包括沟道区，该沟道区位于所述栅极绝缘膜的上方；源区和漏区，其位于所述有源层上；源极，其与所述源区连接，且所述源极包括：源极主部，其与所述源区接触，以及源极引线部，其从所述源极主部延伸；以及漏极，其与所述漏区连接，且所述漏极包括：漏极主部，其与所述漏区接触，以及漏极引线部，其从所述漏极主部延伸；其中，所述源极和所述漏极中的至少一个通过层间绝缘体与所述有源层的侧壁分离。

Description

沟道蚀刻薄膜晶体管
本申请是2003年2月24日提交的申请号为03103798.4的发明名称为“沟道蚀刻薄膜晶体管”的专利申请的分案申请。
发明领域
本发明涉及一种沟道蚀刻薄膜晶体管，具体涉及作为有源矩阵液晶显示器的每个像素的开关器件的反向交错沟道蚀刻薄膜晶体管。
以下将在本说明书中引用或指出的所有专利、专利申请、专利公报、科技文章等都将在此全部纳入本文中以供参考，以便对本发明所涉及的技术进行更全面地说明。
发明背景
近年，有源矩阵液晶显示器的开发重要性一直不断增长。有源矩阵液晶显示器在绝缘基板(典型地是玻璃基板)上设有薄膜晶体管。各薄膜晶体管的设置是为了对施加给有源矩阵液晶显示器中的一个对应像素的电场进行控制。某些类型的薄膜晶体管具有有源层，该有源层包括非晶硅。这种包括非晶硅有源层的薄膜晶体管由于处理温度较低(例如约300℃)而得到广泛使用。
图1是一般在有源矩阵液晶显示器中使用的常规沟道蚀刻薄膜晶体管的局部平面图。图2是沿图1的线X-X’所取的局部断面正视图。参照图1和图2，以下将对常规沟道蚀刻薄膜晶体管的结构进行说明。铬(Cr)栅极2选择性设置在玻璃基板1的上表面。氮化硅(SiNX)栅极绝缘膜3在栅极2和玻璃基板1的上表面的上方延伸，以使栅极2完全埋设在栅极绝缘膜3内。有源层4选择性设置在栅极绝缘膜3的上表面，以使有源层4位于栅极2的上方。有源层4采用非掺杂非晶硅构成。源极层和漏极层5选择性设置在有源层4的顶表面。源极层和漏极层5采用掺磷n+-型非晶硅构成。源极6和漏极7在有源层4的附近还设置在源极层和漏极层5以及栅极绝缘膜3的上表面的上方，以使源极6和漏极7分别直接与源极层和漏极层5接触。层间绝缘体8在栅极绝缘膜3的上表面的上方以及源极6和漏极7的上方延伸，而且还在源极6和漏极7与源极层和漏极层5之间的间隙内延伸。层间绝缘体8由氮化硅(SiNX)构成。层间绝缘体8具有通孔，该通孔延伸到源极6的引线部的上表面的一部分，其中，源极6的引线部与栅极绝缘膜3的上表面接触。还选择性设有像素电极9，该像素电极9在层间绝缘体8的上方和通孔的内部延伸，以使像素电极9的一部分直接与源极6的引线部的上表面的一部分接触，从而使源极6与像素电极9电性连接。像素电极9还在层间绝缘体8的上表面的上方延伸。像素电极9采用铟锡氧化物(Indium Tin Oxide简称ITO)构成。
该液晶显示器还具有对置基板，该对置基板面对上述基板1，该基板1可称为薄膜晶体管基板，其中，对置电极形成在对置基板上，以使薄膜晶体管基板1的像素电极9设置成与对置基板的对置电极对置。各对像素电极9和对置电极均夹有液晶电池层，用于把电场施加给液晶电池层。对置基板还具有背光装置。
图3A至图3G是与用于制造图1和图2所示的晶体管的常规制造工艺有关的各顺序步骤中的常规沟道蚀刻薄膜晶体管的局部断面正视图。以下将参照图3A至图3I，对用于制造图1和图2所示的晶体管的制造工艺进行进一步说明。
参照图3A，采用溅射处理将铬层淀积在玻璃基板1的洁净上表面上。然后，选择性除去该铬层，以便在玻璃基板1上形成铬(Cr)栅极2。
参照图3B，顺次进行等离子体增强化学汽相淀积处理，以使SiNX栅极绝缘膜3淀积在栅极2和玻璃基板1的上，并使非掺杂非晶硅层4a淀积在栅极绝缘膜3上，并且还使掺磷n+-型非晶硅层5a淀积在非掺杂非晶硅层4a上。
参照图3C，进行各向异性蚀刻处理，例如，干蚀刻处理，以便选择性除去掺磷n+-型非晶硅层5a和非掺杂非晶硅层4a，以使构图后的非掺杂非晶硅层4和构图后的掺磷n+-型非晶硅层5保留在栅极2的上方。
参照图3D，进一步进行溅射处理，以使铬层淀积在掺磷n+-型非晶硅层5和栅极绝缘膜3的上表面的上方。随后，采用各向同性蚀刻处理，例如，湿蚀刻处理来选择性除去铬层，以便分别形成源极6和漏极7。使掺磷n+-型非晶硅层5的上表面的一部分通过源极6和漏极7之间的间隙暴露。
参照图3E，通过使用源极6和漏极7作为掩模，进行各向异性蚀刻处理，例如，干蚀刻处理，以便选择性除去位于源极6和漏极7之间的间隙下面的掺磷n+-型非晶硅层5，并且还选择性除去非掺杂非晶硅层4。选择性除去的掺磷n+-型非晶硅层5用作掺磷n+-型非晶硅源极层和漏极层5，而选择性除去的非掺杂非晶硅层4用作有源层4。
参照图3F，进行等离子体增强化学汽相淀积处理，以形成SiNX层间绝缘体8，该层间绝缘体8在栅极绝缘膜3及源极6和漏极7的上方以及源极6和漏极7之间的间隙内部延伸。然后，选择性除去层间绝缘体8，以形成通孔，该通孔延伸到源极引线部的上表面的一部分，其中，引线部在栅极绝缘膜3的上方延伸。设置层间绝缘体8以保护有源层4。
参照图3G，再进一步进行溅射处理，以使铟锡氧化物层淀积在层间绝缘体8的上方以及通孔的内部，以使铟锡氧化物层的一部分直接与源极6的引线部的一部分接触。然后，采用蚀刻处理选择性除去铟锡氧化物层，以便形成像素电极9，该像素电极9在通孔内部以及层间绝缘体8的上表面的一部分的上方延伸。
以下说明将集中在与常规沟道蚀刻薄膜晶体管有关的问题上。
近年，对增加液晶显示器亮度的要求一直不断增长。为了满足这种要求，往往会增加背光的强度。在这种情况下，更重要的是抑制或减少薄膜晶体管的光照终止(light-off)漏泄电流。如果从背光发射的光或光子入射到n沟道薄膜晶体管的有源层内，则通过光电效应生成光载流子。则光照终止漏泄电流随这些光载流子一起生成，特别是通过沟道区和漏极的空穴。光照终止漏泄电流造成像素电位降，而这会进一步造成不期望的各种现象，例如，模块亮度下降，对比度下降，显示斑点和闪烁。
在图1和图2所示的常规沟道蚀刻薄膜晶体管中，位于有源层4上方的源极6和漏极7的宽度和设置成与有源层4的侧壁接触的源极和漏极7的宽度相等，但条件是，“长度”一词在此被定义为沿图1的线X-X’的第一水平方向的水平尺寸，而“宽度”一词被定义为在与第一水平方向垂直或与图1的线X-X’垂直的第二水平方向的另一水平尺寸。也就是说，整个源极6具有均匀宽度，而漏极7除了在栅极绝缘层3的上方延伸的引线部以外，也具有均匀宽度，该宽度与源极6的宽度相等。通过光电效应在有源层4内生成电子空穴对。生成的空穴由掺磷n+-型非晶硅层5阻塞，而空穴可象光照终止漏泄电流一样，通过有源层的侧壁和漏极7之间的接触区，从而进入漏极7。也就是说，光照终止漏泄电流增加。
在第7-273333号日本专利公报以及上述由Y.E.Chen等人在IEICEEID98-216技术报告(1999年3月)中揭示出：为了减少这种通过有源层侧壁的光照终止漏泄电流，在有源层的侧壁上形成绝缘膜。下述文献还提到，在有源层的侧壁上设置的绝缘膜对抑制在有源层内产生的光照终止漏电电流导入源极或漏极是有效的。图4是在有源层的侧壁上设置绝缘膜用于抑制在有源层内产生的光照终止漏电电流导入源极或漏极的另一常规沟道蚀刻薄膜晶体管的局部断面正视图。图4所示的常规沟道蚀刻薄膜晶体管可以认为是根据图1和图2所示的上述常规沟道蚀刻薄膜晶体管所作的修改，其中，图4所示的常规沟道蚀刻薄膜晶体管还包括绝缘膜10，该绝缘膜10位于有源层4的侧壁上，这样，有源层4的侧壁通过绝缘膜10与源极6和漏极7分离。然而，绝缘膜10的形成需要附加的高温处理。图5是在图4所示的常规沟道蚀刻薄膜晶体管内包括的有源层的侧壁上形成绝缘膜的另一步骤中的常规沟道蚀刻薄膜晶体管的局部断面正视图。该附加步骤可在图3C所示的步骤之后进行。上述第7-273333号日本专利公报揭示出：SiNX侧壁绝缘膜是采用等离子体增强化学汽相淀积处理以及后续的干蚀刻处理形成的，该等离子体增强化学汽相淀积处理通常可在约300℃时进行。上述文献揭示出：侧壁绝缘膜是采用退火处理，在230℃时，在氧气氛中长时间形成的。这些较高温度热处理，例如，等离子体增强化学汽相淀积和退火会造成薄膜晶体管生产能力的不期望下降，从而增加其制造成本。
第3223805号日本专利揭示了一种正向交错薄膜晶体管，其中，在对栅极线路进行构图的同时，对非晶硅层、氮化硅(SiNX)层和铬(Cr)层进行构图。也就是说，非晶硅层、氮化硅(SiNX)层和铬(Cr)层是采用相同的岛图案形成的。该岛图案容许来自岛边缘面的电流发生不期望漏泄，这样，断开漏泄电流很可能会从像素电极通过栅极线路的边缘部流入漏极线路。为了解决该问题，使用于连接源极和像素电极的引线的宽度比源极宽度窄。该断开漏泄电流是由一种独特结构产生的，该独特结构是：即使有源层的侧壁不与源极和漏极接触，非晶硅层、氮化硅(SiNX)层和铬(Cr)层也具有相同图案。上述日本专利没有提及任何n+-型空穴层。也就是说，在上述第3223805号日本专利中揭示的断开漏泄电流容许机构与上述容许光照终止漏泄电流通过有源层和侧壁和源极或漏极之间的接触区的机构不同。
第61-259565号日本专利公报揭示了一种反向交错薄膜晶体管，该反向交错薄膜晶体管在非晶硅层的上方设有多个源极和漏极，其中，这些源极和漏极具有宽度较窄的引线部，这些引线部一般分别与输入信号线路和输出信号线路连接。该第61-259565号日本专利公报既未揭示也未教导任何n+-型空穴块层，而且也未提及引线部为何比非晶硅层上方的源极和漏极窄的原因。该反向交错薄膜晶体管是为从信号线路上切除任何无效源极和漏极而设计的，以便容许剩余有效源极和漏极正常操作或工作，其中，在栅极和源极或漏极之间形成的短路会使源极或漏极无效。该第61-259565号日本专利公报既未揭示也未讲授光照终止漏泄电流。
在上述情况下，期望开发一种不存在上述问题的新颖的沟道蚀刻薄膜晶体管。
发明内容
因此，本发明的目的是提供一种不存在上述问题的新颖的沟道蚀刻薄膜晶体管。
本发明的另一目的是提供一种新颖的沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管能够减少光照终止漏电电流，并使生产能力能够比在有源层上设有侧壁绝缘层的常规沟道蚀刻薄膜晶体管高。
本发明提供了一种沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管包括：栅极，其位于基板的上方；栅极绝缘膜，其在栅极和基板的上方延伸；有源层，其包括沟道区，该沟道区位于栅极绝缘膜的上方；源区和漏区，其位于有源层上；源极，其与源区连接，且该源极包括：源极主部，其与源区接触；以及源极引线部，其从源极主部延伸；以及漏极，其与漏区连接，该漏极包括：漏极主部，其与漏区接触，以及漏极引线部，其从漏极主部延伸；其中，源极引线部和漏极引线部中的至少一方具有侧接触部，该侧接触部直接与有源层的侧壁接触，侧接触部的平均宽度比源极主部和漏极主部中的对应一方的平均宽度窄。
本发明还提供了一种沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管包括：栅极，其位于基板的上方；栅极绝缘膜，其在栅极和基板的上方延伸；有源层，其包括沟道区，该沟道区位于栅极绝缘膜的上方；源区和漏区，其位于有源层上；源极，其与源区连接，该源极包括：源极主部，其与源区接触，以及源极引线部，其从源极主部延伸；以及漏极，其与漏区连接，该漏极包括：漏极主部，其与漏区接触，以及漏极引线部，其从漏极主部延伸；其中，源极和漏极中的至少一方通过层间绝缘体与上述有源层的侧壁分离。
从以下说明中将明白本发明的上述和其他目的、特点和优点。
附图说明
以下将参照附图，对根据本发明的优选实施例进行详细说明。
图1是一般在有源矩阵液晶显示器中使用的常规沟道蚀刻薄膜晶体管的局部平面图。
图2是沿图1的线X-X’所取的局部断面正视图。
图3A至图3G是与用于制造图1和图2所示的晶体管的常规制造工艺有关的各顺序步骤中的常规沟道蚀刻薄膜晶体管的局部断面正视图。
图4是在有源层的侧壁上设置绝缘膜用于抑制在有源层内产生的光照终止漏电电流导入源极或漏极的另一常规沟道蚀刻薄膜晶体管的局部断面正视图。
图5是在图4所示的常规沟道蚀刻薄膜晶体管内包括的有源层的侧壁上形成绝缘膜的另一步骤中的常规沟道蚀刻薄膜晶体管的局部断面正视图。
图6是根据本发明第一实施例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。
图7是沿图6的线A-A’所取的局部断面正视图。
图8是根据本发明第一实施例的第一修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。
图9是在本发明第一实施例的第二修改例中的形状或图案经过修改的源极和漏极的电极主部的局部平面图。
图10是在本发明第一实施例的第三修改例中的形状或图案经过进一步修改的源极和漏极的电极主部的局部平面图。
图11是在本发明第一实施例的第四修改例中的形状或图案经过进一步修改的源极和漏极的电极主部的局部平面图。
图12是根据本发明第二实施例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。
图13是沿图12的线B-B’所取的局部断面正视图。
图14是与用于制造图12和图13所示的晶体管的新颖制造工艺有关的各顺序步骤中的新颖的沟道蚀刻薄膜晶体管的局部断面正视图。
图15是根据本发明第二实施例的第一修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。
图16是沿图15的线C-C’所取的局部断面正视图。
图17是根据本发明第二实施例的第二修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。
图18是沿图17的线D-D’所取的局部断面正视图。
具体实施方式
本发明的第一方面是一种沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管包括：栅极，其位于基板的上方；栅极绝缘膜，其在栅极和基板的上方延伸；有源层，其包括沟道区，该沟道区位于栅极绝缘膜的上方；源区和漏区，其位于有源层上；源极，其与源区连接，该源极包括：源极主部，其与源区接触，以及源极引线部，其从源极主部延伸；以及漏极，其与漏区连接，该漏极包括：漏极主部，其与漏区接触，以及漏极引线部，其从漏极主部延伸；其中源极引线部和漏极引线部中的至少一方具有侧接触部，该侧接触部直接与有源层的侧壁接触，侧接触部的平均宽度比源极主部和漏极主部中的对应一方的平均宽度窄。
优选地是，侧接触部的宽度比源极主部和漏极主部中的对应一方的端部窄，该端部与源极主部和漏极主部中的对应一方相对。
优选地是，源极引线部和漏极引线部中的各方均具有侧接触部，该侧接触部直接与有源层的侧壁接触，以及该侧接触部的平均宽度比源极主部和漏极主部中的各方的平均宽度窄。
优选地是，源极主部和漏极主部由平面图来看是对称的。
优选地是，源极引线部和漏极引线部中的双方都具有侧接触部，该侧接触部直接与有源层的侧壁接触，侧接触部中的各方均比源极主部和漏极主部中的各方窄。
优选地是，源极主部和漏极主部由平面图来看是非对称的。
优选地是，漏极引线部具有侧接触部，该侧接触部直接与有源层的侧壁接触，漏极引线部的侧接触部比漏极主部窄，源极主部比漏极主部窄，以及源极引线部具有另一侧接触部，该侧接触部的宽度窄于或等于源极主部。
优选地是，源极主部和漏极主部中的至少一方具有宽广区，该宽广区的宽度与端部相同，并且长度为沿沟道长度方向至少3微米。
优选地是，栅极的周边位于平面图中的有源层的周边外部。
优选地是，基板包括液晶显示器的玻璃基板，以及源极与像素电极连接，漏极与数据线路连接。
本发明的第二方面是一种沟道蚀刻薄膜晶体管，该沟道蚀刻薄膜晶体管包括：栅极，其位于基板的上方；栅极绝缘膜，其在栅极和基板的上方延伸；有源层，其包括沟道区，该沟道区位于栅极绝缘膜的上方；源区和漏区，其位于有源层上；源极，其与源区连接，该源极包括：源极主部，其与源区接触，以及源极引线部，其从源极主部延伸；以及漏极，其与漏区连接，该漏极包括：漏极主部，其与漏区接触，以及漏极引线部，其从漏极主部延伸；其中源极和漏极中的至少一方通过层间绝缘体与有源层的侧壁分离。
优选地是，源极和漏极中的双方都通过层间绝缘体与有源层的侧壁分离。
优选地是，源极引线部包括：第一源极引线部，其在层间绝缘体的上方延伸，并通过第一通孔与源极主部连接；以及第二源极引线部，其在层间绝缘体的下方和栅极绝缘膜的上方延伸，并通过第二通孔与第一源极引线部连接，而且通过第三通孔与像素电极连接；其中漏极引线部包括：第一漏极引线部，其在层间绝缘体的上方延伸，并通过第四通孔与漏极主部连接；以及第二漏极引线部，其在层间绝缘体的下方和栅极绝缘膜的上方延伸，并通过第五通孔与第一漏极引线部连接，而且还与数据线路连接。
优选地是，第一源极引线部和第一漏极引线部中的每一个均采用透射及电材料构成。
优选地是，源极主部和漏极主部中的每一个均采用金属构成。
优选地是，源极引线部包括：第一通路触点，其使源极主部与在层间绝缘体的上方延伸的像素电极连接；以及其中漏极引线部包括：第一漏极引线部，其在层间绝缘体的上方延伸，并通过第四通孔与漏极主部连接；以及第二漏极引线部，其在层间绝缘体的下方和栅极绝缘膜的上方延伸，并通过第五通孔与第一漏极引线部连接，而且还与数据线路连接。
优选地是，第一漏极引线部采用透射的和电材料构成。
优选地是，源极主部和漏极主部中的每一个均采用金属构成。
优选地是，源极和漏极中的一方通过层间绝缘体与有源层的侧壁分离。
优选地是，源极引线部具有侧接触部，该侧接触部直接与有源层的侧壁接触；以及其中漏极引线部包括：第一漏极引线部，其在层间绝缘体的上方延伸，并通过第四通孔与漏极主部连接；以及第二漏极引线部，其在层间绝缘体的下方和栅极绝缘膜的上方延伸，并通过第五通孔与第一漏极引线部连接，而且还与数据线路连接。
优选地是，源极主部比漏极主部窄，并且源极的侧接触部的宽度窄于或等于源极主部。
优选地是，第一漏极引线部采用透射的和电材料构成。
优选地是，源极主部和漏极主部中的每一个均采用金属构成。
优选地是，源极主部和漏极主部中的至少一方具有宽广区，该宽广区的宽度与端部相同，并且长度为沿沟道长度方向至少3微米。
优选地是，栅极的周边位于平面图中的有源层的周边外部。
优选地是，基板包括液晶显示器的玻璃基板，以及源极与像素电极连接，并且漏极与数据线路连接。
以下实施例是本发明上述各方面的典型实施例。尽管已对本发明的主题作了详细说明，然而以下将参照附图对一个或多个典型优选实施例作进一步说明，以便能容易了解本发明上述各方面的典型实施例。
第一实施例：
以下将参照附图，对根据本发明的第一实施例进行详细说明。图6是根据本发明第一实施例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。图7是沿图6的线A-A’所取的局部断面正视图。参照图6和图7，以下将对新颖的沟道蚀刻薄膜晶体管的结构进行说明。
总起来说，在本发明的该第一实施例中的图6和图7所示的新颖的沟道蚀刻薄膜晶体管和图1和图2所示的常规沟道蚀刻薄膜晶体管之间的结构差异仅表现在源极和漏极的平面形状上。也就是说，在图2和图7的断面正视图方面不存在结构差异。
详细地说，铬(Cr)栅极2选择性设置在玻璃基板1的上表面。氮化硅(SiNX)栅极绝缘膜3在栅极2和玻璃基板1的上表面的上方延伸，以使栅极2完全埋设在栅极绝缘膜3内。有源层4选择性设置在栅极绝缘膜3的上表面，以使有源层4位于栅极2的上方。有源层4采用非掺杂非晶硅构成。源极层和漏极层5选择性设置在有源层4的顶表面。源极层和漏极层5采用掺磷n+-型非晶硅构成。源极6和漏极7在有源层4的附近还设置在源极层和漏极层5以及栅极绝缘膜3的上表面的上方，以使源极6和漏极7分别直接与源极层和漏极层5接触。层间绝缘体8在栅极绝缘膜3的上表面的上方以及源极6和漏极7的上方延伸，而且还在源极6和漏极7与源极层和漏极层5之间的间隙内延伸。层间绝缘体8采用氮化硅(SiNX)构成。层间绝缘体8具有通孔，该通孔延伸到源极6的引线部的上表面的一部分，其中，源极6的引线部与栅极绝缘膜3的上表面接触。还选择性设有像素电极9，该像素电极9在层间绝缘体8的上方和通孔的内部延伸，以使像素电极9的一部分直接与源极6的引线部的上表面的一部分接触，从而使源极6与像素电极9电性连接。像素电极9还在层间绝缘体8的上表面的上方延伸。像素电极9采用透明材料，典型地是，铟锡氧化物(Indium Tin Oxide简称ITO)或铟锌氧化物(Indium Zinc Oxide简称IZO)构成。
源极6包括：第一部分，其在有源层4的上方延伸；以及第二部分，其在平面图中的有源层4的外部延伸。在图7中，源极6的第一部分在有源层4的顶表面的一部分的上方延伸，而源极6的第二部分延伸成与有源层4的侧壁接触，并在栅极绝缘膜3的上方延伸。在图6中，源极6的第一部分与有源层4重叠，而源极6的第二部分位于有源层4的右侧。源极6的第一部分和第二部分是连续的并相互结合。源极6的第一部分用作提供源极电位的源极。源极6的第二部分用作提供在源极6的第一部分和像素电极9之间在通孔内的电性连接的源极引线。
漏极7包括：第一部分，其在有源层4的上方延伸；以及第二部分，其在平面图中的有源层4的外部延伸。在图7中，漏极7的第一部分在有源层4的顶表面的一部分的上方延伸，而漏极7的第二部分延伸成与有源层4的侧壁接触，并在栅极绝缘膜3的上方延伸。在图6中，漏极7的第一部分与有源层4重叠，而漏极7的第二部分位于有源层4的左侧。漏极7的第一部分和第二部分是连续的并相互结合。漏极7的第一部分用作提供漏极电位的漏极。漏极7的第二部分用作提供在漏极7的第一部分和数据线路之间的电性连接的漏极引线。
在此，源极6和漏极7的宽度在与沿图6的线A-A’的第一水平方向垂直的第二水平方向上被定义为源极6和漏极7的大小或尺寸。源极6的第一部分在第一水平方向上与漏极7的第一部分隔开。
如图6所示，源极6的第一部分和漏极7的第一部分在平面图中具有相同图案或相同形状。并且，源极6的第一部分和漏极7的第一部分在平面图中是对称的。源极6的第一部分具有第一相对侧，该第一相对侧设置成最靠近漏极7的第一部分。漏极7的第一部分具有第二相对侧，该第二相对侧设置成最靠近源极6的第一部分。源极6和漏极7的第一相对侧和第二相对侧以适当的距离彼此相对，并且在第二水平方向彼此平行对准。
如上所述，源极6和漏极7的各个第一部分在平面图中具有相同图案或形状。源极6和漏极7的各自第一部分中的各方在平面图中的图案包括宽子部和窄子部，该窄子部与第二部分连通。源极6和漏极7的各自第一部分的宽子部由四个角“A”、“B”、“E”和“F”形成矩形，并且其宽宽度由角“A”和角“B”之间或者角“E”和角“F”之间的距离来定义。源极6和漏极7的各自第一部分中的每个在第一相对侧和第二相对侧的宽度被定义为角“A”和角“B”之间的距离。源极6和漏极7的各自第一部分的窄子部的窄宽度由角“C”和“D”之间的距离来定义，其比宽子部窄。源极6和漏极7的各自第二部分的窄宽度与源极6和漏极7的各自第一部分的窄子部相同。也就是说，与有源层4的侧壁接触的源极6和漏极7的各自第二部分比有源层4顶表面上方的源极6和漏极7的各自宽子部窄。
因此，对于本发明重要的是，源极6和漏极7中的各方均这样成形或定义，即：源极6和漏极7中的每个均具有侧接触引线部，该侧接触引线部直接与有源层4的侧壁接触，其中，直接与有源层4的侧壁接触的侧接触引线部比位于有源层4上方的电极主部窄，这会减少源极6和漏极7与有源层4之间的侧接触面积，这样，减少侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
如上所述，使源极6和漏极7中的每个的侧接触引线部狭窄是为了减少上述侧接触面积，这样，即使侧接触引线部直接与有源层4的侧壁接触，也能抑制通过有源层4侧壁的电流的不期望漏泄。也就是说，即使在有源层4的侧壁上没有形成任何侧壁绝缘层，上述结构特点对抑制通过有源层4侧壁的电流的不期望漏泄也是有效的。如果没有形成任何侧壁绝缘层，则无需进行任何高温热处理，例如，等离子体增强化学汽相淀积和退火，其中，这些高温热处理会使薄膜晶体管的生产能力发生不期望下降，从而增加薄膜晶体管的制造成本。因此，上述结构特点对抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流，以及对避免薄膜晶体管器件生产能力的任何不期望下降和薄膜晶体管制造成本的任何不期望增加都是有效的。
更确切地说，对于本发明重要的是，直接与有源层4的侧壁接触的侧接触引线部的平均宽度比位于有源层4上方的电极主部的平均宽度窄，以便减少源极6和漏极7中的各方与有源层4的侧壁之间的侧接触面积，这样，减少侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
如上所述，如图6所示，位于有源层4上方的源极6和漏极7的电极主部是对称的。电极主部的这种形状或图案对称性会使设计薄膜晶体管的驱动电流变得容易。
在本实施例中，如图6所示，源极6和漏极7中的每个的电极主部的形状或图案的一个典型例是矩形，不过这种矩形形状或图案是可选的。对于源极6和漏极7中的每个来说，只要直接与有源层4的侧壁接触的侧接触引线部比位于有源层4上方的电极主部窄，就可对源极6和漏极7中的各方的电极主部的形状或图案进行任何变更。
对于源极6和漏极7中的每个来说，只要直接与有源层4的侧壁接触的侧接触引线部的平均宽度比位于有源层4上方的电极主部的平均宽度窄，就可对源极6和漏极7中的各方的电极主部的形状或图案进行任何修改。例如，源极6和漏极7中的各方的电极主部的形状或图案可以不是矩形。尺寸“AB”可以不等于尺寸“EF”。例如，尺寸“AB”可以大于或小于尺寸“EF”。
本发明的效果由本发明人证明如下。制备图6所示的第一薄膜晶体管，其沟道长度6微米，以及沟道宽度“AB”24微米，侧接触引线部宽度“CD”为4微米，其中，直接与有源层4的侧壁接触的侧接触引线部的宽度比有源层4上方的电极主部的宽度窄。在使用亮度为5000cd/m2的背光的条件下，测定光照终止漏泄电流。测定的光照终止漏泄电流是6E-12A。
相比之下，制备第二薄膜晶体管，其沟道长度6微米，沟道宽度“AB”为24微米，侧接触引线部宽度“CD”24微米，其中，直接与有源层4的侧壁接触的侧接触引线部的宽度与有源层4上的电极主部的宽度相同。在使用亮度为5000cd/m2的背光的条件下，测定光照终止漏泄电流。测定的光照终止漏泄电流是1E-11A。
第一薄膜晶体管的测定光照终止漏泄电流值是第二薄膜晶体管的测定光照终止漏泄电流的约60％。这意味着与第二薄膜晶体管的上述宽的侧接触引线部相比，使第一薄膜晶体管的侧接触引线部狭窄会减少约40％的光照终止漏泄电流。
对于第一薄膜晶体管来说还确认的是，如果在图6的点“A”和点“E”之间定义的源极6和漏极7中的各方的矩形宽部在沿线A-A’的第一水平方向的尺寸是小于3微米，则在源极层和漏极层5与源极6和漏极7之间的接触特性倾向于劣化。通过增加源极层和漏极层5与源极6和漏极7之间的接触面积，可使接触特性倾向于改善。增加源极层和漏极层5与源极6和漏极7之间的接触面积也是优选的，以确保源极层和漏极层5与源极6和漏极7之间的充分附着性。在确保良好接触特性和充分附着性的上述观点中，优选地是，图6中的尺寸“AE”是至少3微米。
如图6所示，栅极2延伸成使有源层4的中心区与栅极2重叠。栅极2的宽度被定义为在沿图6的线A-A’的第一水平方向的栅极2的尺寸。栅极2的宽度比在沿图6的线A-A’的第一水平方向的有源层4的尺寸小。在平面图中与有源层4重叠的栅极2提供遮光效果，这会减少光照终止漏泄电流。为了实现光照终止漏泄电流的进一步减少，增加或加宽栅极2的宽度是有效的，以使栅极2在平面图中与至少整个有源层4重叠，并且优选地是不仅与整个有源层4重叠，而且还与围绕有源层周围的宽度为至少3微米的围绕区重叠。
图8是根据本发明第一实施例的第一修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。为了实现光照终止漏泄电流的进一步减少，增加栅极2的宽度是有效的。如图8所示，栅极2在平面图中与至少整个有源层4重叠，并且优选地是不仅与整个有源层4重叠，而且还与围绕有源层周围的围绕区重叠，其中，该围绕区的宽度为至少3微米。如果在平面图中与栅极2重叠的围绕区的宽度从3微米起进一步增加，则无法再减少光照终止漏泄电流。也就是说，无需从3微米起增加围绕区的宽度。
上述第一实施例的该第一修改例的效果由本发明人证明如下。制备图8所示的第三薄膜晶体管，其沟道长度6微米，沟道宽度“AB”24微米，侧接触引线部宽度“CD”4微米，其中，直接与有源层4的侧壁接触的侧接触引线部的宽度比有源层4上方的电极主部的宽度窄，并且，栅极2在平面图中与至少整个有源层4重叠，并且优选地是不仅与整个有源层4重叠，而且还与围绕有源层周围的围绕区重叠。在使用亮度为5000cd/m2的背光的条件下，测定光照终止漏泄电流。测定的光照终止漏泄电流是2E-12A，它比图6所示的第一实施例的第一薄膜晶体管的6E-12A小。这证明，增加有源层4的宽度对减少光照终止漏泄电流是有效的。
如上所述，对于源极6和漏极7中的每个来说，只要直接与有源层4的侧壁接触的侧接触引线部的平均宽度比位于有源层4上方的电极主部的平均宽度窄，就可对源极6和漏极7中的各方的电极主部的形状或图案进行任何修改。图9是在本发明第一实施例的第二修改例中的形状或图案经过修改的源极和漏极的电极主部的局部平面图。如图9所示，源极6和漏极7的电极主部可具有梯形形状，以使相对侧上的尺寸“AB”比有源层4的边缘上或者在有源层4上方的电极主部和直接与有源层4的侧壁接触的侧接触引线部之间边界上的另一尺寸“CD”大。
直接与有源层4的侧壁接触的侧接触引线部的宽度比有源层4上方的电极主部的宽度窄。也就是说，直接与有源层4的侧壁接触的侧接触引线部的平均宽度比有源层4上方的电极主部的平均宽度窄，以便减少源极6和漏极7中的每个与有源层4的侧壁之间的侧接触面积，这样，减少侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
并且，如图9所示，位于有源层4上方的源极6和漏极7的电极主部是对称的。电极主部的这种形状或图案对称性会使设计薄膜晶体管的驱动电流变得容易。
图10是在本发明第一实施例的第三修改例中的形状或图案经过进一步修改的源极和漏极的电极主部的局部平面图。如图10所示，源极6和漏极7的电极主部可具有部分锥形的一般矩形形状。相对侧上的尺寸“AB”等于尺寸“EF”，以形成具有四个角“A”、“B”、“C”和“D”的矩形部分。这些尺寸“AB”和“EF”比有源层4的边缘上或者在有源层4上方的电极主部和直接与有源层4的侧壁接触的侧接触引线部之间边界上的另一尺寸“CD”大，以形成具有四个角“E”、“F”、“C”和“D”的锥形部分。
直接与有源层4的侧壁接触的侧接触引线部的宽度比有源层4上的电极主部的宽度窄。也就是说，直接与有源层4的侧壁接触的侧接触引线部的平均宽度比有源层4上的电极主部的平均宽度窄，以便减少源极6和漏极7中的各方与有源层4的侧壁之间的侧接触面积，这样，减少侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
并且，如图10所示，位于有源层4上方的源极6和漏极7的电极主部是对称的。电极主部的这种形状或图案对称性会使设计薄膜晶体管的驱动电流变得容易。
图11是在本发明第一实施例的第四修改例中的形状或图案经过进一步修改的源极和漏极的电极主部的局部平面图。在图6、图8、图9和图10所示的上述形状或图案的源极6和漏极7的电极主部是对称的。与上述第一实施例以及上述第一实施例的第一至第三修改例相比，如图11所示，在该第四修改例中的形状或图案经过修改的源极6和漏极7的电极主部是非对称的。位于有源层4上的源极6的电极主部的面积比位于有源层4上方的漏极7的电极主部的面积小，以便减少源极6的寄生电容。源极6的寄生电容的减少会改善薄膜晶体管的写入性能。为了获得源极6的良好接触特性，优选地是，位于有源层4上方的源极6的电极主部在第一水平方向具有充分长度。如图11所示，源极6的电极主部具有充分窄的宽度。源极6的侧接触引线部可具有与源极6的电极主部相同的窄宽度。也就是说，源极6的侧接触引线部和电极主部具有均匀窄宽度。源极6的侧接触引线部的窄宽度会减少源极6的侧接触引线部和有源层4的侧壁之间的侧接触面积，这样，侧接触面积的减少会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
与源极6相比，漏极7具有电极主部，该电极主部位于有源层4的上，其中，如图11所示，漏极7的电极主部具有U形图案，该U形图案部分围绕漏极6的电极主部。漏极7的U形电极主部的宽度比源极6的电极主部的窄宽度宽很多，以使U形电极主部部分围绕源极6的电极主部，并且两者之间具有几乎恒定的距离。漏极7的侧接触引线部比漏极7的U形电极主部窄。漏极7的侧接触引线部的窄宽度可减少源极6的侧接触引线部和有源层4的侧壁之间的侧接触面积，这样，侧接触面积的减少会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
在第一实施例的该第四修改例中，与漏极7的U形电极主部相比，仅使漏极7的侧接触引线部狭窄，而源极6在电极主部和侧接触引线部的上具有均匀窄宽度。
作为修改例，也可行的是，可将源极6的侧接触引线部的窄宽度以可选方式进一步减少到比源极6的电极主部的窄宽度窄，以便进一步减少源极6的侧接触引线部和有源层4的侧壁之间的侧接触面积，这样，减少的侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄，即：光照终止漏泄电流。
如上所述，源极6的电极主部的面积比漏极7的电极主部的面积小。这对减少源极6的寄生电容和改善薄膜晶体管的写入性能都是有效的。
图6、图8、图9、图10和图11所示的上述新颖的薄膜晶体管仅在源极6和漏极7的图案方面与图1所示的常规薄膜晶体管不同。因此，可使用图3A至图3G所示的相同制造工艺来制造图6、图8、图9、图10和图11所示的上述新颖的薄膜晶体管中的每个，除了使用用于对源极6和漏极7进行构图的各自独有图案以外。也就是说，对于图6、图8、图9、图10和图11所示的上述新颖的薄膜晶体管来说，无需在图4和图5所示的有源层4的侧壁上形成侧壁绝缘膜。也就是说，可获得图6、图8、图9、图10和图11所示的光照终止漏泄电流减少的上述新颖的薄膜晶体管中的各方，而不会降低这些薄膜晶体管的制造生产能力。
第二实施例：
以下将对本发明的第二实施例进行说明。图12是根据本发明第二实施例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。图13是沿图12的线B-B’所取的局部断面正视图。以下将参照图12和图13，对新颖的沟道蚀刻薄膜晶体管的结构进行说明。
总起来说，在本发明的该第一实施例中的图12和图13所示的新颖的沟道蚀刻薄膜晶体管和图1和图2所示的常规沟道蚀刻薄膜晶体管之间的结构差异表现在源极和漏极的平面图和断面图上。源极6和漏极7中的各方均延伸到与有源层4的顶表面接触，但通过层间绝缘体8与有源层4的侧壁分离。例如，源极6和漏极7中的每个均通过第一源极通孔从有源层4的顶表面向上延伸，并在层间绝缘体8的顶表面的上方向外延伸，然后通过第二源极通孔向下延伸，并在层间绝缘体8的下方和栅极绝缘膜3的上方延伸，以使源极6和漏极7中的每个均没有与有源层4侧壁接触的侧接触面积，而有源层4的侧壁直接与层间绝缘体8接触。没有侧接触面积，会使通过有源层4侧壁的电流不发生漏泄，也就是说，会使光照终止漏泄电流大大减少。
详细地说，铬(Cr)栅极2选择性设置在玻璃基板1的上表面。氮化硅(SiNX)栅极绝缘膜3在栅极2和玻璃基板1的上表面的上方延伸，以使栅极2完全埋设在栅极绝缘膜3内。有源层4选择性设置在栅极绝缘膜3的上表面，以使有源层4位于栅极2的上方。有源层4采用非掺杂非晶硅构成。源极层和漏极层5选择性设置在有源层4的顶表面。源极层和漏极层5采用掺磷n+-型非晶硅构成。源极6和漏极7还设置成使源极6和漏极7与有源层4的侧壁分离。以下将对源极6和漏极7的详情进行说明。层间绝缘体8在栅极绝缘膜3的上表面的上方以及源极6和漏极7的一部分的上方延伸，而且还在源极6和漏极7与源极层和漏极层5之间的间隙内延伸。层间绝缘体8采用氮化硅(SiNX)构成。层间绝缘体8具有：第一和第二源通孔，第一和第二漏通孔，以及像素电极通孔。
源极6包括：第一引线部6a，其在栅极绝缘膜3的上方延伸；电极主部6b，其在源极层5上延伸；以及第二引线部6c，其在层间绝缘体8的上方以及第一和第二源通孔的内部延伸；其中，第二引线部6c通过第一源通孔与第一引线部6a连接，而且通过第二源通孔与电极主部6b连接。
漏极7包括：第一引线部7a，其在栅极绝缘膜3的上方延伸；电极主部7b，其在源极层5上延伸；以及第二引线部7c，其在层间绝缘体8的上方以及第一和第二漏极通孔的内部延伸；其中，第二引线部7c通过第一漏通孔与第一引线部7a连接，而且通过第二漏通孔与电极主部7b连接。
源极6和漏极7中的每个均与有源层4的顶表面连接，但通过层间绝缘体8与有源层4的侧壁分离，这样，源极6和漏极7中的每个均没有与有源层4侧壁接触的侧接触面积。也就是说，可以认为，源极6和漏极7中的每个具有的直接与有源层4的侧壁接触的侧接触引线部的宽度为零。没有侧接触面积，会使通过有源层4侧壁的电流不发生漏泄，也就是说，会使光照终止漏泄电流大大减少。
优选地是，源极6和漏极7的第二引线部6c和7c可采用透明材料，例如，铟锡氧化物(Indium Tin Oxide简称ITO)和铟锌氧化物(IndiumZinc Oxide简称IZO)构成，该材料显示出，从背光发射的光不会反射，这样一来，可实现光照终止漏泄电流的期望的进一步减少。
还选择性设有像素电极9，该像素电极9在层间绝缘体8的上方和像素电极通孔的内部延伸，以使像素电极9的一部分直接与源极6的引线部的上表面的一部分接触，从而使源极6与像素电极9电性连接。像素电极9还在层间绝缘体8的上表面的上方延伸。像素电极9采用透明材料，典型地是，铟锡氧化物(Indium Tin Oxide简称ITO)或铟锌氧化物(Indium Zinc Oxide简称IZO)构成。
可按照如下方式制造图12和图13所示的新颖的薄膜晶体管。图14A至图14G是与用于制造图12和图13所示的晶体管的新颖制造工艺有关的各顺序步骤中的新颖的沟道蚀刻薄膜晶体管的局部断面正视图。
参照图14A，采用溅射法将铬(Cr)栅极层淀积在玻璃基板1的洁净表面上。然后，对栅极层进行构图，以便在玻璃基板1上形成栅极2。
参照图14B，顺次进行等离子体增强化学汽相淀积处理，以使SiNX栅极绝缘膜3淀积在栅极2和玻璃基板1的上方，并使非掺杂非晶硅层4a淀积在栅极绝缘膜3上，并且还使掺磷n+-型非晶硅层5a淀积在非掺杂非晶硅层4a上。
参照图14C，进行各向异性蚀刻处理，例如，干蚀刻处理，以便选择性除去掺磷n+-型非晶硅层5a和非掺杂非晶硅层4a，以使构图后的非掺杂非晶硅层4和构图后的掺磷n+-型非晶硅层5保留在栅极2的上方。
参照图14D，进一步进行溅射处理，以使铬层淀积在掺磷n+-型非晶硅层5和栅极绝缘膜3的上表面的上方。随后，采用各向同性蚀刻处理，例如，湿蚀刻处理来选择性除去铬层，以使铬层留在掺磷n+-型非晶硅层5的上表面的一部分上以及栅极绝缘膜3的一部分的上方，从而分别形成源极6和漏极7的电极主部6b和7b以及第一引线部6a和7a。使掺磷n+-型非晶硅层5的上表面的中心区通过源极6和漏极7的电极主部之间的间隙暴露。源极6和漏极7的第一引线部6a和7a与非掺杂非晶硅层4的侧壁隔开。也就是说，同时形成源极6和漏极7的电极主部6b和7b以及第一引线部6a和7a。
参照图14E，通过使用源极6和漏极7的电极主部6b和7b以及第一引线部6a和7a作为掩模，进行各向异性蚀刻处理，例如，干蚀刻处理，以便选择性除去位于源极6和漏极7的电极主部6b和7b之间的间隙下面的掺磷n+-型非晶硅层5，并且还选择性除去非掺杂非晶硅层4。选择性除去的掺磷n+-型非晶硅层5用作掺磷n+-型非晶硅源极层和漏极层5，而选择性除去的非掺杂非晶硅层4用作有源层4。
参照图14F，进行等离子体增强化学汽相淀积处理，以形成SiNX层间绝缘体8，该层间绝缘体8在栅极绝缘膜3及源极6和漏极7的上方以及源极6和漏极7之间的间隔内部延伸。然后，选择性除去层间绝缘体8，以形成第一和第二源极通孔及第一和第二漏极通孔以及像素电极通孔，其中，第一源极通孔和像素电极通孔位于源极6的第一引线部6a的上方，而第二源极通孔位于源极6的电极主部6b的上方。并且，第一漏极通孔位于漏极7的第一引线部7b的上方，而第二漏极通孔位于漏极7的电极主部7b的上方。设置层间绝缘体8以保护有源层4。
参照图14G，再进一步进行溅射处理，以使铟锡氧化物层淀积在层间绝缘体8的上方以及上述通孔的内部。然后，采用蚀刻处理选择性除去铟锡氧化物层，以便同时形成像素电极9以及源极6和漏极7的第二引线部6c和7c。像素电极9通过像素电极通孔与源极6的第一引线部6a的一部分连接。源极6的第二引线部6c通过第一源极通孔与源极6的第一引线部6a的另一部分连接，而且还通过第二源极通孔与源极6的电极主部6b连接。漏极7的第二引线部7c通过第一漏极通孔与漏极7的第一引线部7a的一部分连接，而且还通过第二漏极通孔与漏极7的电极主部7b连接。源极6包括：电极主部6b，第二引线部6c，其通过第二源极通孔与电极主部6b连接；以及第一引线部6a，其通过第一源极通孔与第二引线部6c连接，而且还通过像素电极通孔与像素电极9连接。漏极7包括：电极主部7b；第二引线部7c，其通过第二漏极通孔与电极主部7b连接；以及第一引线部7a，其通过第一漏极通孔与第二引线部7c连接。
源极6和漏极7中的每个均与有源层4的顶表面连接，但通过层间绝缘体8与有源层4的侧壁分离，这样，源极6和漏极7中的每个均没有与有源层4侧壁接触的侧接触面积。也就是说，可以认为，源极6和漏极7中的每个具有的直接与有源层4的侧壁接触的侧接触引线部的宽度为零。没有侧接触面积，会使通过有源层4侧壁的电流不发生漏泄，也就是说，会使光照终止漏泄电流大大减少。
优选地是，源极6和漏极7的第二引线部6c和7c可采用透明材料，例如，铟锡氧化物(Indium Tin Oxide简称ITO)和铟锌氧化物(IndiumZinc Oxide简称IZO)构成，该材料与像素电极9的材料相同，这样，可在以上参照图14G进行说明的通常淀积和后续构图处理工艺，同时形成第二引线部6c和7c以及像素电极9。上述用于形成具有采用透明导电材料的第二引线部6c和7c的薄膜晶体管的顺序制造工艺与图3A至图3G所示的常规制造工艺的不同之处却仅在于图14D的步骤中的铬层选择性蚀刻用蚀刻掩模图案，以及层间绝缘体8内的通孔形成用的另一蚀刻掩模图案。这可使光照终止漏泄电流得到期望的减少，而不会降低薄膜晶体管的制造生产能力。
然而，总的来说，透明导电材料与源极层和漏极层5的附着性往往会较低，这就难以获得期望的良好接触特性。为了改善透明导电材料与源极层和漏极层5之间的附着性，在采用透明材料制成的第二引线部6c和7c之间设置采用金属制成的电极主部6b和7b是有效的。也就是说，鉴于改善附着性，优选地是，电极主部6b和7b采用金属制成。
如果电极主部6b和7b采用金属制成，则电极主部6b和7b可用作蚀刻掩模，用于对n+-型非晶硅层5和非掺杂非晶硅层4进行各向异性蚀刻处理。在这种情况下，无需再形成专用于进行各向异性蚀刻处理的任何其他蚀刻掩模。由于采用金属制成的电极主部6b和7b以及第一引线部6a和7a采用相同或常用的铬淀积处理形成，因而随后可将其选择性除去。图14A至图14G所示的新颖制造工艺的必要步骤的数量与图3A至图3G所示的常规制造工艺的必要步骤的数量相同。
位于薄膜晶体管上方的第二引线部6c和7c可采用透明导电材料构成，从而使背光不会朝薄膜晶体管反射，而且不会发生背光的入射。结果，可实现光照终止漏泄电流的期望的进一步减少。
可选择性地，可使用诸如Cr、Al、Mo和Ti那样的金属材料，用于位于薄膜晶体管上方的第二引线部6c和7c。在这种情况下，需要采用与透明导电材料制造的像素电极的形成处理步骤不同或分开的处理步骤来形成金属材料制的第二引线部6c和7c。也就是说，需要进行附加处理步骤来形成金属材料制的第二引线部6c和7c。例如，可采用金属材料淀积的溅射处理来形成第二引线部6c和7c，然后对其进行构图。金属溅射处理可在室温至约150℃的低温范围内进行，该温度比在第7-273333号日本专利公报以及上述由Y.E.Chen等人在IEICE EID98-216技术报告(1999年3月)中揭示的用于在有源层的侧壁上形成侧壁绝缘膜的热处理温度低。在溅射处理中用于淀积金属层的淀积时间较短，例如，约数分钟。这样，用于形成金属材料制的第二引线部6c和7c的附加步骤大体上不会使制造生产能力减少。金属材料制造的第二引线部6c和7c会使适合于以低驱动电压驱动薄膜晶体管的源极6和漏极7的电阻值减少。
图15是根据本发明第二实施例的第一修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。图16是沿图15的线C-C’所取的局部断面正视图。根据对本发明第二实施例的该第一修改例，在第二实施例的该第一修改例中的图15和图16所示的薄膜晶体管与第二实施例中的图12和图13所示的薄膜晶体管的结构差异在于，源极6仅包括电极主部6b，该电极主部6b通过单个通孔与像素电极9连接，而像素电极9在层间绝缘体的上方延伸，用于获得大的孔径效率。
在第二实施例的该第一修改例中，源极6和漏极7中的每个也均与有源层4的顶表面连接，但通过层间绝缘体8与有源层4的侧壁分离，这样，源极6和漏极7中的每个均没有与有源层4侧壁接触的侧接触面积。也就是说，可以认为，源极6和漏极7中的每个具有的直接与有源层4的侧壁接触的侧接触引线部的宽度为零。没有侧接触面积，会使通过有源层4侧壁的电流不发生漏泄，也就是说，会使光照终止漏泄电流大大减少。
图17是根据本发明第二实施例的第二修改例的源极和漏极得到改善的新颖的沟道蚀刻薄膜晶体管的局部平面图。图18是沿图17的线D-D’所取的局部断面正视图。根据本发明第二实施例的该第二修改例，在第二实施例的该第二修改例中的图17和图18所示的薄膜晶体管与第二实施例中的图12和图13所示的薄膜晶体管的结构差异在于，如图11所示，漏极7的电极主部7b的图案与第一实施例的第四修改例中的上述图案相同，并且如图11所示，整个源极6采用与第一实施例的第四修改例中的源极6相同的结构构成。
在第二实施例的该第二修改例中，漏极7与有源层4的顶表面连接，但通过层间绝缘体8与有源层4的侧壁分离，这样，漏极7没有与有源层4侧壁接触的侧接触面积。也就是说，可以认为，漏极7具有的直接与有源层4的侧壁接触的侧接触引线部的宽度为零。
与上述第二实施例以及上述第二实施例的第一修改例相比，如图17所示，在该第四修改例中的形状或图案经过修改的源极6和漏极7的电极主部是非对称的。位于有源层4上方的源极6的电极主部的面积比位于有源层4上方的漏极7的电极主部7b的面积小，以便减少源极6的寄生电容。源极6的寄生电容的减少会改善薄膜晶体管的写入性能。为了获得源极6的良好接触特性，优选地是，位于有源层4上方的源极6的电极主部在第一水平方向具有充分长度。如图17所示，源极6的电极主部具有充分窄的宽度。源极6的侧接触引线部可具有与源极6的电极主部相同的窄宽度。也就是说，源极6的侧接触引线部和电极主部具有均匀窄宽度。源极6的侧接触引线部的窄宽度会减少源极6的侧接触引线部和有源层4的侧壁之间的侧接触面积，这样，减少侧接触面积会抑制通过有源层4侧壁的电流的不期望漏泄。
因此，在漏极侧没有侧接触面积，并且减少源极侧的侧接触面积，会使通过有源层4侧壁的电流泄漏大大减少，即：使光照终止泄漏电流大大减少。
上述薄膜晶体管的各自构成元件的结构和材料仅是典型例，而可用结构和材料不应受限于此。例如，除了铬以外，还可使用诸如铝、钼、钨、钛和钽那样的其他金属用于栅极材料。硅氧化物(SiOX)和硅氮化物(SiOXNY)也可以用于栅绝缘膜和层间绝缘膜。除了非晶硅以外，也可使用微晶硅和多晶硅用于有源层。上述新颖的薄膜晶体管可适用于半透射液晶显示器。
尽管以上结合本发明的多个优选实施例对本发明作了说明，然而应该理解的是，这些实施例的提供仅是为了对本发明进行说明，而不是进行限制。本领域技术人员在阅读了本说明书之后将容易明白等效材料和技术的众多修改例和替代例，并且所有这些修改例和替代例都应明确认为是在所附权利要求的正确范围和精神内。

Claims (13)

1.一种沟道蚀刻薄膜晶体管，包括：
栅极，其位于基板的上方；
栅极绝缘膜，其在所述栅极和所述基板的上方延伸；
有源层，其包括沟道区，该沟道区位于所述栅极绝缘膜的上方；
源区和漏区，其位于所述有源层上；
源极，其与所述源区连接，且所述源极包括：源极主部，其与所述源区接触，以及源极引线部，其从所述源极主部延伸；以及
漏极，其与所述漏区连接，且所述漏极包括：漏极主部，其与所述漏区接触，以及漏极引线部，其从所述漏极主部延伸；
其中，所述源极和所述漏极中的至少一个通过层间绝缘体与所述有源层的侧壁分离，所述层间绝缘体覆盖沟道蚀刻部分，并且在漏极侧电极与侧壁不接触，
其中，所述源极主部和所述漏极主部中的各方均采用金属构成，且所述源区和漏区位于比所述有源层的外端更靠近内侧。
2.根据权利要求1所述的沟道蚀刻薄膜晶体管，其中，所述源极和所述漏极都通过层间绝缘体与所述有源层的侧壁分离。
3.根据权利要求2所述的沟道蚀刻薄膜晶体管，其中，所述源极引线部包括：
第二源极引线部，其在所述层间绝缘体的上方延伸，并通过第二通孔与所述源极主部连接；以及
第一源极引线部，其在所述层间绝缘体的下方和所述栅极绝缘膜的上方延伸，并通过第一通孔与所述第二源极引线部连接，而且通过第三通孔与像素电极连接；
其中，所述漏极引线部包括：
第二漏极引线部，其在所述层间绝缘体的上方延伸，并通过第四通孔与所述漏极主部连接；以及
第一漏极引线部，其在所述层间绝缘体的下方和所述栅极绝缘膜的上方延伸，并通过第五通孔与所述第二漏极引线部连接，而且还与数据线路连接。
4.根据权利要求3所述的沟道蚀刻薄膜晶体管，其中，所述第二源极引线部和所述第二漏极引线部中的每个均采用透明导电材料构成。
5.根据权利要求2所述的沟道蚀刻薄膜晶体管，其中，所述源极引线部包括：
第一通路触点，其使所述源极主部与在所述层间绝缘体的上方延伸的像素电极连接；
其中所述漏极引线部包括：
第二漏极引线部，其在所述层间绝缘体的上方延伸，并通过第四通孔与所述漏极主部连接；以及
第一漏极引线部，其在所述层间绝缘体的下方和所述栅极绝缘膜的上方延伸，并通过第五通孔与所述第二漏极引线部连接，而且还与数据线路连接。
6.根据权利要求5所述的沟道蚀刻薄膜晶体管，其中，所述第二漏极引线部采用透明导电材料构成。
7.根据权利要求1所述的沟道蚀刻薄膜晶体管，其中，所述源极和所述漏极中的一个通过层间绝缘体与所述有源层的侧壁分离。
8.根据权利要求7所述的沟道蚀刻薄膜晶体管，其中，所述源极引线部具有侧接触部，该侧接触部直接与所述有源层的侧壁接触；以及
其中所述漏极引线部包括：
第二漏极引线部，其在所述层间绝缘体的上方延伸，并通过第四通孔与所述漏极主部连接；以及
第一漏极引线部，其在所述层间绝缘体的下方和所述栅极绝缘膜的上方延伸，并通过第五通孔与所述第二漏极引线部连接，而且还与数据线路连接。
9.根据权利要求8所述的沟道蚀刻薄膜晶体管，其中，所述源极主部比所述漏极主部窄，并且所述源极的所述侧接触部的宽度窄于或等于所述源极主部。
10.根据权利要求8所述的沟道蚀刻薄膜晶体管，其中，所述第二漏极引线部采用透明导电材料构成。
11.根据权利要求1所述的沟道蚀刻薄膜晶体管，其中，所述源极主部和所述漏极主部中的至少一个具有宽广区，该宽广区的宽度与所述源极或漏极主部的端部的宽度相同，并且长度为沿沟道长度方向至少3微米。
12.根据权利要求1所述的沟道蚀刻薄膜晶体管，其中，所述栅极的周边位于平面图中的所述有源层的周边外部。
13.根据权利要求1所述的沟道蚀刻薄膜晶体管，其中，所述基板包括液晶显示器的玻璃基板，以及所述源极与像素电极连接，所述漏极与数据线路连接。
CNB2005100927494A 2002-02-22 2003-02-24 沟道蚀刻薄膜晶体管 Expired - Lifetime CN100544030C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP045686/2002 2002-02-22
JP2002045686A JP4604440B2 (ja) 2002-02-22 2002-02-22 チャネルエッチ型薄膜トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031037984A Division CN1244162C (zh) 2002-02-22 2003-02-24 沟道蚀刻薄膜晶体管

Publications (2)

Publication Number Publication Date
CN1734791A CN1734791A (zh) 2006-02-15
CN100544030C true CN100544030C (zh) 2009-09-23

Family

ID=27750591

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100927494A Expired - Lifetime CN100544030C (zh) 2002-02-22 2003-02-24 沟道蚀刻薄膜晶体管
CNB031037984A Expired - Lifetime CN1244162C (zh) 2002-02-22 2003-02-24 沟道蚀刻薄膜晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031037984A Expired - Lifetime CN1244162C (zh) 2002-02-22 2003-02-24 沟道蚀刻薄膜晶体管

Country Status (5)

Country Link
US (2) US6858867B2 (zh)
JP (1) JP4604440B2 (zh)
KR (1) KR100510935B1 (zh)
CN (2) CN100544030C (zh)
TW (1) TW587339B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152528B1 (ko) * 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR101350609B1 (ko) * 2005-12-30 2014-01-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
JP2009087996A (ja) * 2007-09-27 2009-04-23 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JPWO2010070944A1 (ja) * 2008-12-15 2012-05-24 出光興産株式会社 酸化インジウム系焼結体及びスパッタリングターゲット
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US9312156B2 (en) 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
JP2011175032A (ja) * 2010-02-23 2011-09-08 Hitachi Displays Ltd 表示装置
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
JP2012053372A (ja) * 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012147950A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 液晶パネル、液晶表示装置、テレビジョン受像機
KR20130092848A (ko) * 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
CN102544000A (zh) * 2012-03-13 2012-07-04 深圳市华星光电技术有限公司 阵列基板及相应的显示面板
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR101388655B1 (ko) 2012-05-29 2014-04-25 한국전기연구원 반응도 향상을 위해 비대칭 구조를 적용한 전계효과트랜지스터 테라헤르츠 검출기
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
CN103035653A (zh) * 2012-10-10 2013-04-10 深圳市华星光电技术有限公司 薄膜晶体管像素结构及其制作方法
KR102130110B1 (ko) * 2013-10-21 2020-07-06 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN103681696A (zh) 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN103715095B (zh) * 2013-12-27 2016-01-20 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
CN105993077B (zh) 2014-02-14 2019-12-06 夏普株式会社 有源矩阵基板
CN103915509B (zh) * 2014-03-25 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
TWI571687B (zh) 2014-05-16 2017-02-21 友達光電股份有限公司 顯示面板及其陣列基板
CN105789316A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管及其制作方法
KR102103986B1 (ko) * 2019-03-14 2020-04-24 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259565A (ja) 1985-05-13 1986-11-17 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
JPH03278480A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JP2625585B2 (ja) * 1991-03-08 1997-07-02 沖電気工業株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPH04360583A (ja) 1991-06-07 1992-12-14 Nippon Steel Corp 薄膜トランジスタ
JPH07273333A (ja) 1994-03-28 1995-10-20 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP3002099B2 (ja) * 1994-10-13 2000-01-24 株式会社フロンテック 薄膜トランジスタおよびそれを用いた液晶表示装置
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
JP2780681B2 (ja) * 1995-08-11 1998-07-30 日本電気株式会社 アクティブマトリクス液晶表示パネル及びその製造方法
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JP3223805B2 (ja) * 1996-08-26 2001-10-29 日本電気株式会社 順スタガード型薄膜トランジスタ
JPH10133227A (ja) * 1996-10-28 1998-05-22 Hitachi Ltd 液晶表示装置およびその製造方法
JPH1116188A (ja) 1997-06-26 1999-01-22 Victor Co Of Japan Ltd 半導体レーザ及び光ピックアップ
JP3767100B2 (ja) 1997-07-10 2006-04-19 三菱電機株式会社 配電システム
JPH1187717A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd 半導体装置とアクティブマトリックス基板および液晶表示装置
JPH1185789A (ja) 1997-09-10 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 分散検索装置
JP4100646B2 (ja) * 1998-12-28 2008-06-11 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタおよびそれを備えた液晶表示装置
JP2001308333A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法

Also Published As

Publication number Publication date
US20050104128A1 (en) 2005-05-19
CN1244162C (zh) 2006-03-01
JP4604440B2 (ja) 2011-01-05
KR100510935B1 (ko) 2005-08-30
CN1734791A (zh) 2006-02-15
TW200303616A (en) 2003-09-01
US7038241B2 (en) 2006-05-02
CN1440080A (zh) 2003-09-03
KR20030069889A (ko) 2003-08-27
TW587339B (en) 2004-05-11
US6858867B2 (en) 2005-02-22
US20030160240A1 (en) 2003-08-28
JP2003249655A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
CN100544030C (zh) 沟道蚀刻薄膜晶体管
CN102130156B (zh) 薄膜晶体管、开关电路以及场效应晶体管
US11844245B2 (en) Display device having power line
US8018013B2 (en) Pixel structure and method for manufacturing thereof
US11139316B2 (en) LTPS array substrate and method for manufacturing same
WO2001033292A1 (fr) Dispositif d&#39;affichage a cristaux liquides
CN110908199A (zh) 阵列基板及液晶显示面板
CN103337522A (zh) 一种金属氧化物薄膜晶体管阵列基板及其制造方法
US20030122196A1 (en) Poly-crystalline thin film transistor and fabrication method thereof
US11152490B2 (en) Array substrate and method for manufacturing same
CN208570607U (zh) 一种布线结构、阵列基板及显示装置
CN104698661A (zh) 显示面板及其制造方法
CN105097895A (zh) 薄膜晶体管、阵列基板及显示装置
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
JP3520713B2 (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
KR101188868B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN1964023A (zh) 薄膜晶体管阵列基板及其制造方法
US20130146864A1 (en) Thin film transistor display panel and manufacturing method thereof
TWI648722B (zh) 畫素結構及其製造方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN209418508U (zh) 一种高效能igzo薄壁晶体管
KR101172015B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US11335711B2 (en) Array substrate, manufacturing method thereof, and display panel
CN101308844B (zh) 半导体结构及其制造方法
US11307468B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON ELECTRIC CO., LTD.

Free format text: FORMER OWNER: NEC LCD TECHNOLOGY CO.,LTD

Effective date: 20100611

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA-KEN, JAPAN TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100611

Address after: Tokyo, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC LCD Technologies, Ltd.

ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130408

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130408

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CX01 Expiry of patent term

Granted publication date: 20090923

CX01 Expiry of patent term