CN102130156B - 薄膜晶体管、开关电路以及场效应晶体管 - Google Patents

薄膜晶体管、开关电路以及场效应晶体管 Download PDF

Info

Publication number
CN102130156B
CN102130156B CN201110002057.1A CN201110002057A CN102130156B CN 102130156 B CN102130156 B CN 102130156B CN 201110002057 A CN201110002057 A CN 201110002057A CN 102130156 B CN102130156 B CN 102130156B
Authority
CN
China
Prior art keywords
channel
width
channel width
region
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110002057.1A
Other languages
English (en)
Other versions
CN102130156A (zh
Inventor
尾关芳孝
桑原康人
鸟山重隆
池田裕幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102130156A publication Critical patent/CN102130156A/zh
Application granted granted Critical
Publication of CN102130156B publication Critical patent/CN102130156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了薄膜晶体管、开关电路以及场效应晶体管。该薄膜晶体管包括一个具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；一个栅电极与沟道区交叠；该沟道区包括一个沟道宽度，其配置为至少一个在长度方向上连续减小和连续增大的部分。

Description

薄膜晶体管、开关电路以及场效应晶体管
相关申请的交叉引用
本申请要求于2010年1月12日向日本专利局提交的，申请号为JP2010-003575的日本专利申请的优先权，其整体内容通过引用方式结合于此。
背景技术
本申请涉及一种显示装置、开关电路以及场效应晶体管，优选地，适用于，例如，液晶显示装置或有机电致发光(EL)显示装置。
液晶显示装置广泛用作平板显示器。在一些液晶显示装置中，薄膜晶体管(TFT)作为一种场效应晶体管而用于开关电路中以驱动像素。作为相关技术的实例，已知一种使用薄膜晶体管的液晶显示装置——平面开关(In Plane Switching，IPS)模式或边缘场开关(Fringe Field Switching，FFS)模式的有源矩阵驱动液晶显示装置。图17和18显示了这种液晶显示装置的一种形式。在此，图17为该液晶显示装置的剖视图，图18为该液晶显示装置的平面图。
如图17和18所示，在该液晶显示装置中，TFT基板100和相对基板200被设置成通过位于其间的液晶(未显示)彼此相对，两者间的距离由设置在相对基板200上的垫片(spacer，间隔件)300调整。
在TFT基板100中，栅极线路102和从栅极线路102分支出的栅电极102a、102b设置在透明玻璃基板101上。设置栅极绝缘膜103以覆盖栅极线路102和栅电极102a、102b。栅极绝缘膜103包括两层：下部绝缘膜103a和上部绝缘膜103b。具有特定形状的硅薄膜104形成沟道，该硅薄膜104设置在栅极绝缘膜103上，并在栅电极102a、102b上延伸。除了沟道部分104a、104b的位于栅电极102a、102b上方的部分之外，硅薄膜104中均掺杂有杂质。在硅薄膜104一端侧上的杂质掺杂区形成源极区105，而在另一端侧上的杂质掺杂区形成漏极区106。附图标记104c表示杂质掺杂区。用于驱动像素的开关电路的薄膜晶体管T’具有一种结构(或双栅极结构)，其中，两个薄膜晶体管互相电串联，该薄膜晶体管包括栅电极102a、102b、栅极绝缘膜103、源极区105和漏极区106。图19为该薄膜晶体管T’的一部分的平面图。如图19所示，形成薄膜晶体管T’的沟道的硅薄膜104沿沟道长度方向具有一个恒定宽度w1。
层间绝缘膜107、108设置为覆盖硅薄膜104。接触孔109设置在层间绝缘膜107、108的位于源极区105上的部分中。此外，接触孔110设置在层间绝缘膜107、108的位于漏极区106上的部分中。数据线111通过接触孔109与源极区105接触。此外，引线电极112通过接触孔110与漏极区106接触。阻挡金属膜113设置于数据线111和引线电极112上。层间绝缘膜114设置为覆盖数据线111和引线电极112。接触孔114a设置在层间绝缘膜114位于引线电极112上的部分。层间绝缘膜114的表面除了接触孔114a的部分以外均平整。公共电极115设置在平整表面上。该公共电极115具有位于引线电极112上的部分中的开口115a，其大于接触孔114a。层间绝缘膜116被设置成覆盖公共电极115。接触孔116a设置于层间绝缘膜116位于引线电极112上的部分中。像素电极117设置在层间绝缘膜116上。像素电极117通过接触孔116a与阻挡金属膜113和引线电极112连接，并通过引线电极112与薄膜晶体管T’的漏极区106连接。在构成保持电容元件C’的结构中，像素电极117和公共电极115之间夹持层间绝缘膜116。像素电极117具有狭缝形开口117a。当电压施加在像素电极117和公共电极115之间时，在开口117a中，由像素电极117和公共电极115之间产生的电场来驱动液晶(未显示)。
另一方面，在相对基板200，滤色器202、203以部件互相重叠的方式设置在透明玻璃基板201上。平整层204设置于这些滤色器202、203上。垫片300设置在平整层的平整表面上。
在上述液晶显示装置中，必要的是，用于像素驱动的薄膜晶体管T’具有足够高的工作(ON)电流特性使像素电势可以被写入，并具有足够抑制的断开(OFF)电流特性以保持写入电势。但是，随着液晶显示装置清晰度的改良和光学标准所要求特性的提升，背光亮度更高，非常强烈的入射光从背光照射到薄膜晶体管T’。因此，薄膜晶体管T’的光泄漏电流增加，断开电流特性变差，液晶显示装置的对比度降低，并且由于闪烁和条纹状不均匀而导致画面质量变差。在薄膜晶体管T’中，光敏的硅薄膜104用作元件区。当光照射到硅薄膜104的漏极区106的一端时，由光激励引起的载流子产生于沟道部分，由此，薄膜晶体管T’发生光泄漏，而液晶显示装置的画面质量也受到严重影响。
到目前为止，为了降低薄膜晶体管T’的光泄漏电流，如图20所示，作为沟道的硅薄膜104的宽度在沟道长度方向上变得均匀地窄，并且宽度w2小于w1。
发明内容
但是，如图20所示的方法中，薄膜晶体管T’的硅薄膜104的宽度在沟道长度方向上变得均匀地窄，以降低薄膜晶体管T’的光泄漏电流，但是抑制了OFF电流特性，但工作(ON)电流特性也降低了。因此，出现的情况是当写入像素电势时性能上存在麻烦，这是有问题的【见JP-A-5-121439和日本专利No.3551952(专利文件1、2)】。
因此，很希望提供一种显示装置，其中，在用于驱动像素的开关电路中使用的场效应晶体管的断开电流特性的抑制以及工作(ON)电流特性的增强能同时实现，并且开关电路的性能和画面质量均能提高。
也很希望提供一种开关电路，其中，构成开关电路的场效应晶体管的断开(OFF)电流特性的抑制和工作(ON)电流特性的增强能同时实现，并且其性能能够得到提高。
也希望提供一种场效应晶体管，其中，断开电流特性的抑制和工作电流特性的增强能同时实现，并且其性能能够得到提高。
在一个实施例中，提供了一种薄膜晶体管。该薄膜晶体管包括具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；栅电极与沟道区交叠，其中该沟道区包括被配置为在长度方向上连续减小和连续增加中的至少一种的至少一部分沟道宽度。
在一个实施例中，沟道宽度的至少第一部分配置为在长度方向上连续增大，沟道宽度的至少第二部分配置为在长度方向上连续减小。
在一个实施例中，至少一部分沟道宽度被设置为在长度方向上线性减小和线性增加中的至少一种。
在一个实施例中，沟道区包括多个沟道区。
在一个实施例中，多个沟道区包括具有第一沟道宽度的第一沟道区和具有第二沟道宽度的第二沟道区，并且其中，第一沟道宽度和第二沟道宽度设置为在长度方向上连续减小和连续增大中的至少一种。
在一个实施例中，多个沟道区包括具有第三沟道宽度的第三沟道区，该第三沟道宽度在长度方向上尺寸均匀。
在一个实施例中，第三沟道区设置在第一和第二沟道区之间。
在一个实施例中，多个沟道区中的至少两个具有不同沟道长度。
在一个实施例中，沟道宽度包括一个指向源极区的源极沟道宽度部分和一个指向漏极区的漏极沟道宽度部分，并且其中，与漏极沟道宽度部分相比，源极沟道宽度部分在尺寸上较大。
在一个实施例中，沟道宽度包括一个指向源极区的源极沟道宽度部分和一个指向漏极区的漏极沟道宽度部分，并且其中，与漏极沟道宽度部分相比，源极沟道宽度部分在尺寸上较小。
在一个实施例中，沟道宽度包括一个指向源极区的源极沟道宽度部分和一个指向漏极区的漏极沟道宽度部分，并且其中，源极沟道宽度部分和漏极沟道宽度部分在尺寸上相等。
在另一个实施例中，提供了开关电路。该开关电路包括薄膜晶体管，该薄膜晶体管包括具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；栅电极与沟道区交叠，其中，该沟道区包括至少沟道宽度部分，其配置为在长度方向上连续减小和连续增大中的至少一种。
在一个实施例中，沟道区设置为与数据线和像素电极电连接。
在一个实施例中，开关电路设置为增强工作电流特性并抑制断开电流特性。
在另一个实施例中，提供了一种显示装置。该显示装置包括薄膜晶体管，该薄膜晶体管包括具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；栅电极与沟道区交叠，其中，该沟道区包括沟道宽度，其配置为在长度方向上连续减小和连续增大中的至少一种。
在一个实施例中，该显示装置包括具有薄膜晶体管的开关电路，并且其中，沟道区与数据线和像素电极电连接。
在一个实施例中，显示装置设置为增强工作电流特性并抑制断开电流特性。
在另一个实施例中，提供了一种生产薄膜晶体管的方法。该方法包括形成具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；栅电极与沟道区交叠，其中，该沟道区包括沟道宽度部其配置为在长度方向上连续减小和连续增大中的至少一种。
在各实施例中，漏极侧上的至少一个场效应晶体管的半导体层的宽度与源极侧上的宽度彼此不同，或者漏极侧上的至少一个场效应晶体管的半导体层的宽度与源极侧上的宽度彼此相等，并且，在沟道长度方向上的中间区可以较大。在此，漏极侧表示这样的端子侧，即，在相关场效应晶体管中在操作期间被施加有高电场的端子侧，而源极侧表示这样的端子侧，即，在相关场效应晶体管中在操作中被施加有低电场的端子侧。在典型实例的情况下(其中，漏极侧上的至少一个场效应晶体管的半导体层的宽度与在源极侧上的不同)，漏极侧上的至少一个场效应晶体管的半导体层的宽度小于在源极侧上的宽度。此外，多个场效应晶体管中的源极侧端场效应晶体管的在漏极侧的半导体层的宽度小于在源极侧上的宽度。可替换地，多个场效应晶体管中的漏极侧端场效应晶体管在漏极侧的半导体层的宽度小于在源极侧上的宽度。另有一种情况，多个场效应晶体管中的至少一个场效应晶体管的沟道长度与另一个场效应晶体管的沟道长度不同。在场效应晶体管中，栅电极通过栅极绝缘膜设置在半导体层上，并且施加于栅电极上的电压变化，从而在半导体层中设置的源极区和漏极区之间流动的电流得以控制。场效应晶体管的半导体层基本上可为任意形状，只要半导体层具有光敏性即可，最典型的层是硅层。例如，虽然显示装置为液晶显示装置或有机电致发光显示装置，但是不被限制于此。此外，该液晶显示装置可以是平面开关或边缘场开关模式装置之外的装置。
根据如上述内容构造的实施例，例如，形成至少一个场效应晶体管的沟道的半导体层的宽度在漏极侧上变窄，因此能够抑制光照射时泄漏电流的上升，也就是说，断开电流的上升可得到抑制。进一步地，源极侧的宽度比漏极侧上的宽度更大，因此工作电流能够增强。
根据一个实施例，用于驱动像素的开关电路中使用的场效应晶体管的断开电流特性的抑制和工作电流特性的增强可同时实现，显示装置的画面质量也可通过开关电路性能的增强而改进。
此外，场效应晶体管的断开电流特性的抑制和工作电流特性的增强可同时实现，并且开关电路性能的增强也可实现。
此外，场效应晶体管的断开电流特性的抑制和工作电流特性的增强可同时实现。
下面将结合详细说明和附图来描述另外的特征和优势，并且这些特征和优势从该详细说明和附图中变得显而易见。
附图说明
图1为示出了第一实施例的液晶显示装置的剖视图。
图2为示出了第二实施例的液晶显示装置的平面图。
图3为示出了第一实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图4为第二实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图5为第三实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图6为第四实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图7为第五实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图8为第六实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图9为第七实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图10为第八实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图11为第九实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图12为第十实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图13为第十一实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图14为第十二实施例的液晶显示装置的像素驱动薄膜晶体管部分的平面图。
图15为第十三实施例的液晶显示装置的剖视图。
图16为第十三实施例的液晶显示装置的平面图。
图17为相关技术液晶显示装置的剖视图。
图18为相关技术液晶显示装置的平面图。
图19为图17和图18所示的相关技术薄膜晶体管的像素驱动薄膜晶体管部分的平面图。
图20为图17和图18所示的相关技术薄膜晶体管的像素驱动薄膜晶体管部分的平面图。
具体实施方式
下面将结合附图来详细描述本申请的实施例。按照下列顺序说明：
1.第一实施例(液晶显示装置)
2.第二实施例(液晶显示装置)
3.第三实施例(液晶显示装置)
4.第四实施例(液晶显示装置)
5.第五实施例(液晶显示装置)
6.第六实施例(液晶显示装置)
7.第七实施例(液晶显示装置)
8.第八实施例(液晶显示装置)
9.第九实施例(液晶显示装置)
10.第十实施例(液晶显示装置)
11.第十一实施例(液晶显示装置)
12.第十二实施例(液晶显示装置)
13.第十三实施例(液晶显示装置)
1.第一实施例
液晶显示装置
图1和图2显示了第一实施例的液晶显示装置。该液晶显示装置是IPS模式或FFS模式的有源矩阵驱动液晶显示装置。在此，图1为该液晶显示装置的剖视图，图2为该液晶显示装置的平面图。
如图1和图2所示，在该液晶显示装置中，TFT基板10和相对基板30被设置成通过位于其间的液晶(并未显示)彼此相对，并且两者间的距离由设置在相对基板30上的垫片40调整。
在TFT基板10中，栅极线路12和从栅极线路12分支出的栅电极12a、12b设置在透明基板11上，如透明玻璃基板。虽然栅极线路12和栅电极12a、12b由金属制成，如铬(Cr)、铝(Al)、钼(Mo)、钽(Ta)、钨(W)或钛(Ti)，但是对此并无限制。栅极绝缘膜13被设置成覆盖栅极线路12和栅电极12a、12b。栅极绝缘膜13包括两层：下部绝缘膜13a和上部绝缘膜13b。例如，氮化硅薄膜(SiN薄膜)用作下部绝缘膜13a，并且例如，二氧化硅薄膜(SiO2薄膜)用作上部绝缘膜13b。但是，对此并无限制。具有特定形状的半导体薄膜14设置在栅极绝缘膜13上，并在栅电极12a、12b上延伸。虽然该半导体薄膜14典型地为硅薄膜，例如，多晶硅薄膜或非晶硅薄膜，但是对此并无限制。半导体薄膜14除了栅电极12a、12b上的沟道部分14a、14b之外均掺杂有杂质。在半导体薄膜14一端侧上的杂质掺杂区形成源极区15，而在另一端侧上的杂质掺杂区形成漏极区16。附图标记14c表示杂质掺杂区。用于驱动像素的开关电路的薄膜晶体管T具有一种结构(或双栅极结构)，其中，两个薄膜晶体管互相电串联。该薄膜晶体管包括栅电极12a、12b、栅极绝缘膜13和半导体薄膜14，其中，形成源极区15、漏极区16和沟道部分14a、14b。该薄膜晶体管T具有一种底部栅极结构，其中，栅电极12a、12b设置在半导体薄膜14之下。当薄膜晶体管T具有n沟道，n型杂质如磷(P)或砷(As)用作源极区15和漏极区16的杂质。当薄膜晶体管T具有p沟道时，p型杂质如硼(B)用作源极区15和漏极区16的杂质。
层间绝缘层17、18被设置成覆盖半导体薄膜14。例如，氮化硅薄膜用作层间绝缘层17，并且例如，二氧化硅薄膜用作层间绝缘层18，但是对此并无限制。接触孔19设在层间绝缘层17、18位于源极区15上的部分中。此外，接触孔20设在层间绝缘层17、18位于漏极区16上的部分中。数据线21通过接触孔19与源极区15接触；引线电极22通过接触孔20与漏极区16接触。虽然数据线21和引线电极22由金属制成，如：Cr、Al、Mo、Ta、W或Ti，但对此并无限制。阻挡金属膜23设在数据线21和引线电极22上。层间绝缘膜24被设置成覆盖数据线21和引线电极22。虽然，例如，光敏丙烯酸树脂之类可用作层间绝缘膜24，但对此并无限制。接触孔24a设置在层间绝缘膜24位于引线电极22上的部分中。层间绝缘膜24的表面除了接触孔24a的部分以外均为平整的。公共电极25设在平整表面上。公共电极25由透明传导性材料(如铟锡氧化物(ITO))制成。该公共电极25具有位于引线电极22上的部分且大于接触孔24a的开口25a。层间绝缘层26设置成覆盖公共电极25。虽然，例如，二氧化硅(SiO2)薄膜用作层间绝缘膜26，但是对此并无限制。接触孔26a设在层间绝缘膜26位于引线电极22上的部分中。虽然，例如，二氧化硅薄膜或氮化硅薄膜用作该层间绝缘膜26，但对此并无限制。像素电极27设置在层间绝缘膜26上。例如，该像素电极27由透明传导性材料(如ITO)制成。该像素电极27通过接触孔26a与阻挡金属膜23和引线电极22接触，并通过引线电极22与薄膜晶体管T的漏极区16连接。保持电容元件C包括这样的结构，其中像素电极27和公共电极25夹持层间绝缘膜26。像素电极27具有狭缝形开口27a。在开口27a中，当电压施用在像素电极27和公共电极25之间时，在像素电极27和公共电极25之间产生的电场驱动液晶(未显示)。
另一方面，在相对基板30中，红色(R)、绿色(G)和蓝色(B)滤色器(图1中仅显示了两个滤色器32、33)以部件互相重叠的方式设置在透明基板31上，如透明玻璃基板。平整层34设置于滤色器32、33上。垫片40设置在平整层34的平整表面上。
图3为液晶显示装置中薄膜晶体管T的部分的平面图。如图3所示，在这种情况下，形成薄膜晶体管T的沟道的半导体薄膜14的宽度在沟道长度方向上变化。也就是说，半导体薄膜14的宽度以下列方式从源极区15的一端开始变化：即，在长度L1时，宽度为W1；在长度L2时，宽度是小于W1的W2；在长度L3时，宽度是大于W2的W3；在长度L4时，宽度线性地从W3减小到W4；在长度L5时，宽度为W4；在长度L6时，宽度是大于W4的W5；在长度L7时，宽度线性地从W5减小到W6；在长度L8时，宽度为W6；并且在长度L9时，宽度是大于W6的W7，直到漏极区16侧的一端。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，宽度线性地从源极区15侧上的W3减小到W4，其他部分具有恒定的宽度W4。同样地，在半导体薄膜14中大体上与栅电极12b交叠的沟道部分14b中，宽度线性地从源极区15侧上的W5减小到W6，其他部分具有恒定的宽度W6。根据薄膜晶体管T所需的性能要求，适当地设计宽度W1到W7和长度L1到L9。例如，当W4和W6为0.5到3.5μm时，W3和W5被选择为是3.5到10.5μm。一个典型实例为，当W4和W6为2.0μm时，W3和W5为6.0μm。宽度W4和W6可彼此不同，例如，如图3所示的点划线所示，W4可比W6短。此外，宽度W3和W5也可彼此不同。此外，例如，W1被选择为是3.0到15.0μm；W2被选择为是0.5到10.0μm；一个典型实例为，W1＝8.0μm；W2＝2.0μm。
如图3所示，当长度为L4时，沟道宽度线性地从W3减小到W4，当长度为L7时，沟道宽度线性地从W5减小到W6。但是应理解，沟道宽度上的增加和/或减小并不限于线性结构，也可包括在长度方向上以任何合适的连续方式增加和/或减小，包括以适合的方式从线性结构中偏离出的非线性结构。例如，应理解，不同于线性结构的这种偏差可由加工期间沟道部分的一部分的移除所导致。因此，例如，导致了不同于线性结构的渐进且微小的偏差，这包括：以弯曲、倒圆和/或其他方式产生沟道宽度的增加和/或减小。
下面将描述该液晶显示装置的制造方法。
首先，如图1和图2所示，例如通过溅射方法，使由铬、铝、钼、钽、钨或钛金属制成的金属膜在透明基板11上形成，如透明玻璃基板。然后，通过光刻法和蚀刻法使金属膜被图案化成特定形状，并且形成栅极线路12和栅电极12a、12b。接着，以例如等离子体化学蒸汽沉积法(plasma CVD)，顺序地在整个表面上形成绝缘膜13a(如氮化硅薄膜)和绝缘膜13b(如二氧化硅薄膜)，以形成栅极绝缘膜13，从而覆盖栅极线路12和栅电极12a、12b。然后，例如通过等离子体化学蒸汽沉积法，在栅极绝缘膜13上形成非晶硅薄膜。接着，利用了使用准分子激光器或半导体激光器的激光退火或利用了灯加热退火，来使非晶硅薄膜结晶。通过这种方法，形成多晶硅薄膜制成的半导体薄膜14。然后，当利用光刻法使具有特定形状的抗蚀图(未显示)在半导体薄膜14上形成之后，在抗蚀图案用作掩模的同时，通过离子注入法或类似方法将杂质掺杂到半导体薄膜的特定部分。然后，在移除该抗蚀图案后，通过光刻法和蚀刻法将半导体薄膜14图案化成图3中所示的形状。
然后，例如通过等离子体化学蒸汽沉积法在整个表面上顺序地形成层间绝缘膜17、18，以覆盖半导体薄膜14。接着，通过光刻法和蚀刻法来蚀刻移除层间绝缘膜17、18的特定部分，并且形成接触孔19、20。接着，例如通过溅射法，在整个表面顺序地形成由铬、铝、钼、钽、钨或钛金属制成的金属膜和阻挡金属膜。接着，通过光刻法和蚀刻法，在金属膜和阻挡金属膜上形成图案，并且形成在最上部分具有阻挡金属层23的数据线21和引线电极22。
接着，例如使用等离子体化学蒸汽沉积法将光敏丙烯酸树脂施加于整个表面，以覆盖数据线21和引线电极22。然后，通过光刻法执行丙烯酸树脂的暴露和显影。通过显影法将丙烯酸树脂的暴露部分移除。通过这样的方法，形成层间绝缘膜24，其具有接触孔24a，其表面除了接触孔24a的部分之外均为平整的。然后，例如通过溅射法在层间绝缘膜24上形成层铟锡氧化物(ITO)薄膜。接着，通过光刻法和蚀刻法在铟锡氧化物薄膜上形成图案，以形成公共电极25。然后，例如通过溅射法在整个表面形成层间绝缘膜26以覆盖公共电极25。接着，通过光刻法和蚀刻法蚀刻移除层间绝缘膜26的特定部分，并且形成接触孔26a。然后，例如通过溅射法在层间绝缘膜26上形成例如铟锡氧化物(ITO)薄膜。接着，通过光刻法和蚀刻法在铟锡氧化物薄膜上形成图案，并且形成像素电极27。
另一方面，在透明基板31(如透明玻璃基板)上形成红色、绿色和蓝色的滤色器32、33。具体地说，例如，为形成例如红色滤色器，使用例如一种由负性抗蚀剂制成的红色抗蚀剂，然后，通过光刻法执行暴露和显影，以将抗蚀图案保留在红色滤色器将要形成所在的位置。同样地，能够形成绿色滤色器和蓝色滤色器。然后，形成平整层34以整平在各个滤色器的重叠部分上形成的粗糙。接着，在平整层34形成垫片40。为形成垫片40，例如使用了一种正性抗蚀剂，然后，通过光刻法对该正性抗蚀剂进行暴露和显影。
在以上述方法形成薄膜晶体管基板10和相对基板30之后，将薄膜晶体管基板10和相对基板30粘合，并且在将液晶(未显示)注入到两者之间的空间之后，薄膜晶体管基板10和相对基板30的周边由密封材料(未显示)密封。
目标液晶显示装置由上述方式制成。
根据第一实施例，可取得以下各种优势。也就是说，由于半导体薄膜14的位于薄膜晶体管T的沟道部分14a、14b中的宽度(沟道宽度)被设置成使得漏极区16侧的宽度小于源极区15侧的宽度，因此当光照射的时候，可抑制泄漏电流的上升，也就是断开电流的上升。进一步地，由于半导体薄膜14的在源极区15侧的宽度大于半导体薄膜14的在漏极区16侧的宽度，所以当半导体薄膜14的在源极区15侧上的宽度足够大时，可增强工作电流。也就是说，根据第一实施例，薄膜晶体管T的断开电流的抑制和工作电流的增强可同时实现。此外，由于半导体薄膜14的宽度在沟道长度方向上连续地变化，所以当通过光刻法和蚀刻法形成半导体薄膜14时，可极好地完成抗蚀图案和蚀刻的形成。因此，其可以避免在抗蚀图案形成时和蚀刻半导体薄膜14时的残渣的出现，并且，相邻半导体薄膜14的图案之间的距离根据设计而保持一定的距离。这样，可降低半导体薄膜14之间发生短路的风险，能够提高液晶显示装置的产量。此外，因为半导体薄膜14的宽度在沟道长度方向上连续变化，所以不同于半导体薄膜14的宽度不连续地变化的情况，连续变化的情况不会导致电场聚集到不连续部分的问题，也不会有由于这个部分的焦耳热或热载流而产生热进而出现损害的问题。也就是说，由于可释放聚集在半导体薄膜14的电场聚集，因此能够防止薄膜晶体管T的变差，并且能够延长薄膜晶体管T的使用寿命。因此，也就延长了液晶显示装置的使用寿命。
2.第二实施例
液晶显示装置
在此第二实施例中，薄膜晶体管T的半导体薄膜14的图案与第一实施例的图案不同。具体地说，如图4所示，半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L10时，宽度为W8；在长度L11时，宽度为小于W8的W9；在长度L12时，宽度线性地从W9增加到W10；在长度L13时，宽度为W10；在长度L14时，宽度线性地从W10减小到W11；在长度L15时，宽度为W11；在长度L16时，宽度为大于W11的W12，直到漏极区16侧的一端。具体地说，在半导体薄膜14中的大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分具有恒定的宽度W9，其他部分的宽度线性地从W9增加到W10。此外，在半导体薄膜14中的大体上与栅电极12b交叠的沟道部分14b中，在源极区15侧上的宽度线性地从W10减小到W11，其他部分具有恒定的宽度W11。根据薄膜晶体管T所需的性能要求，适当地设计宽度W8到W12和长度L10到L16。例如，当W9和W11为0.5到3.5μm时，W10选择为是从3.5到10.5μm。一个典型实例为，当W9和W11为2.0μm时，W10为6.0μm。宽度W9和W11可彼此不同。此外，例如，W8选择为是3.0到15.0μm；W9选择为是0.5到10.0μm；一个典型实例是，W8＝8.0μm；W9＝2.0μm。
除了上述之外，该液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第二实施例，可取得与第一实施例相同的优势。
3.第三实施例
液晶显示装置
第三实施例与第一实施例的不同之处在于：薄膜晶体管T包括三个互相电串联的薄膜晶体管。具体地说，如图5所示，半导体薄膜14设置成在三个栅电极12a、12b和12c上延伸。附图标记14d表示与杂质掺杂区14c相似的杂质掺杂区。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L17时，宽度为W13；在长度L18时，宽度为小于W13的W14；在L19时，宽度为大于W14的W15；在长度L20时，宽度线性地从W15减小到W16；在长度L21时，宽度为W16；在长度L22时，宽度为大于W16的W17；在长度L23时，宽度线性地从W17减小到W18；在长度L24时，宽度为W18；在长度L25时，宽度为大于W18的W19；在长度L26时，宽度线性地从W19减小到W20；在长度L27时，宽度为W20；在长度L28时，宽度为大于W20的W21，直到漏极区16侧的一端。具体地说，在半导体薄膜14中的大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分的宽度线性地从W15减小到W16，其他部分具有恒定的宽度W16。同样地，在半导体薄膜14中大体上与栅电极12b交叠的沟道部分14b中，在源极区15侧上的部分的宽度线性地从W17减小到W18，其他部分具有恒定的宽度W18。同样地，在半导体薄膜14中的大体上与栅电极12c交叠的沟道部分14e中，在源极区15侧上的部分的宽度线性地从W19减小到W20，其他部分具有恒定的宽度W20。根据薄膜晶体管T所需的性能要求，适当地设计宽度W13到W21和长度L17到L28。例如，当W16、W18和W20为0.5到3.5μm时，W15、W17和W19选择为是3.5到10.5μm。一个典型实例为，当W16、W18和W20为2.0μm时，W15、W17和W19为6.0μm。宽度W16、W18和W20可彼此不同。此外，宽度W15、W17和W19也可彼此不同。此外，例如，W13选择为是3.0到15.0μm；W14选择为是0.5到10.0μm；一个典型实例为，W13＝8.0μm；W14＝2.0μm。
除了上述之外，该液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第三实施例，可取得与第一实施例相同的优势。
4.第四实施例
液晶显示装置
第四实施例与第一实施例不同之处在于：薄膜晶体管T包括三个互相电串联的薄膜晶体管。具体地说，如图6所示，半导体薄膜14被设置成在三个栅电极12a、12b和12c上延伸。附图标记14d表示与杂质掺杂区14c相似的杂质掺杂区。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L29时，宽度为W22；在长度L30时，宽度为小于W22的W23；在长度L31时，宽度线性地从W23增加到W24；在长度L32时，宽度为W24；在长度L33时，宽度线性地从W24减小到W25；在长度L34时，宽度为W25；在长度L36时，宽度为大于W25的W26。具体地说，在半导体薄膜14中的大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧的部分的宽度线性地从W23增加到W24，其他部分具有恒定的宽度W24。此外，在半导体薄膜14中的大体上与栅电极12b交叠的沟道部分14b中，半导体薄膜14具有恒定宽度W24。此外，在半导体薄膜14中的大体上与栅电极12c交叠的沟道部分14e中，在源极区15侧的部分的宽度线性地从W24减小到W25，其他部分具有恒定的宽度W25。根据薄膜晶体管T所需的性能要求，适当地设计宽度W22到W26和长度L29到L35。例如，当W23和W25为0.5到3.5μm时，W24选择为是3.5到10.5μm。一个典型实例为，当W23和W25为2.0μm时，W24为6.0μm。宽度W23和W25可彼此不同。此外，例如，W22选择为是3.0到15.0μm；W23选择为是从0.5到10.0μm；一个典型实例为，W22＝8.0μm；W23＝2.0μm。
除了上述之外，该液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第四实施例所述，可取得与第一实施例相同的优势。
5.第五实施例
液晶显示装置
在此第五实施例中，在沟道长度方向上，薄膜晶体管T的栅电极12a、12b的宽度彼此不同，并且薄膜晶体管14的图案与第一实施例中的图案不同。也就是说，如图7所示，在这种情况下，栅电极12b在沟道长度方向上的宽度大于栅电极12a在沟道长度方向上的宽度。此外，半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L36时，宽度为W27；在长度L37时，宽度为小于W27的W28；在长度L38时，宽度为大于W28的W29；在长度L39时，宽度线性地从W29减小到W30；在长度L40时，宽度为W30；在长度L41时，宽度为大于W30的W31；在长度L42时，宽度线性地从W31减小到W32；在长度L43时，宽度为W32；在长度L44时，宽度为大于W32的W33，直到漏极区16侧的一端。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，源极区15侧上的宽度线性地从W29减小到W30，其他部分具有恒定的宽度W30。同样地，在半导体薄膜14中大体上与栅电极12b交叠的沟道部分14b中，源极区15侧上的宽度线性地从W31减小到W32，其他部分具有恒定的宽度W32。根据薄膜晶体管T所需的性能要求，适当地设计宽度W27到W33和长度L36到L44。例如，当W30和W32为0.5到3.5μm时，W29和W31选择为是3.5到10.5μm。一个典型实例为，当W30和W32为2.0μm时，W29和W31为6.0μm。宽度W30和W32可彼此不同。宽度W29和W31也可彼此不同。此外，例如，W27选择为是3.0到1.5μm；W28选择为是0.5到10.0μm；一个典型实例为，W27＝8.0μm；W28＝2.0μm。
除了以上所述之外，本液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第五实施例所述，可取得与第一实施例相同的优势。
6.第六实施例
液晶显示装置
在第六实施例中，薄膜晶体管T的栅电极12a、12b在沟道长度方向上的宽度彼此不同，并且薄膜晶体管14的图案与第一实施例中的图案不同。也就是说，如图8所示，在这种情况下，栅电极12b在沟道长度方向上的宽度大于栅电极12a在沟道长度方向上的宽度。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L45时，宽度为W34；在长度L46时，宽度为小于W34的W35；在长度L47时，宽度线性地从W35增加到W36；在长度L48时，宽度为W36；在长度L49时，宽度线性地从W36减小到W37；在长度L50时，宽度为W37；在长度L51时，宽度为大于W37的W38，直到漏极区16侧的一端。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分具有恒定的宽度W35，其他部分的宽度线性地从W35增加到W36。此外，在半导体薄膜14中大体上与栅电极12b交叠的沟道部分14b中，在源极区15侧上的部分具有恒定的宽度W36，其相邻部分的宽度线性地从W36减小到W37，其他部分具有恒定宽度W37。根据薄膜晶体管T所需的性能要求，适当地设计宽度W34到W38和长度L45到L51。例如，当W35和W37为0.5到3.5μm时，W36选择为是3.5到10.5μm。一个典型实例为，当W35和W37为2.0μm时，W36为6.0μm。宽度W35和W37可彼此不同。此外，例如，W34选择为是从3.0到15.0μm之间；W35选择为是0.5到10.0μm；一个典型实例为，W34＝8.0μm；W35＝2.0μm。
除了以上所述之外，本液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第六实施例所述，可取得与第一实施例相同的优势。
7.第七实施例
液晶显示装置
在该第七实施例中，薄膜晶体管T包括三个互相电串联的薄膜晶体管，薄膜晶体管T的栅电极12a和12c在沟道长度方向的宽度不同于栅电极12b的宽度，并且半导体薄膜14的图案与第一实施例中的图案不同。也就是说，如图9所示，在这种情况下，栅电极12b在沟道长度方向上的宽度大于栅电极12a和12c在沟道长度方向上的宽度。半导体薄膜14设置成在三个栅电极12a、12b和12c上延伸。附图标记14d表示与杂质掺杂区14c相似的杂质掺杂区。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L52时，宽度为W39；在长度L53时，宽度为小于W39的W40；在L54时，宽度为大于W40的W41；在长度L55时，宽度线性地从W41减小到W42；在长度L56时，宽度为W42；在长度L57时，宽度为大于W42的W43；在长度L58时，宽度线性地从W43减小到W44；在长度L59时，宽度为W44；在长度L60时，宽度为大于W44的W45；在长度L61时，宽度线性地从W45减小到W46；在长度L62时，宽度为W46；在长度L63时，宽度为大于W46的W47。特别地，在半导体薄膜14中的大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分线性地从W41减小到W42，其他部分具有恒定的宽度W42。此外，在半导体薄膜14中大体上与栅电极12b交叠的沟道部分14b中，在源极区15侧上的部分线性地从W43减小到W44，其他部分具有恒定的宽度W44。在半导体薄膜14中大体上与栅电极12c交叠的沟道部分14e中，在源极区15侧上的部分的宽度线性地从W45减小到W46，其他部分具有恒定的宽度W46。根据薄膜晶体管T所需的性能要求，适当地设计宽度W39到W47和长度L52到L63。例如，当W42、W44和W46为0.5到3.5μm时，W41、W43和W45选择为是3.5到10.5μm。一个典型实例为，当W42、W44和W46为2.0μm时，W41、W43和W45为6.0μm。宽度W42、W44和W46可彼此不同。此外，宽度W41、W43和W45也可彼此不同。此外，例如，W39选择为是3.0到15.0μm，W40选择为是0.5到10.0μm；一个典型实例为，W39＝8.0μm；W40＝2.0μm。
除了以上所述之外，本液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第七实施例所述，可取得与第一实施例相同的优势。
8.第八实施例
液晶显示装置
第八实施例与第一实施例的不同之处在于：薄膜晶体管T包括一个薄膜晶体管。也就是说，如图10所示，半导体薄膜14设置成在一个栅电极12a上延伸。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L64时，宽度为W48；在长度L65时，宽度为小于W48的W49；在长度L66时，宽度为大于W49的W50；在长度L67时，宽度线性地从W50减小到W51；在长度L68时，宽度为W51；在长度L69时，宽度为大于W51的W52。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分的宽度线性地从W50减小到W51，其他部分具有恒定的宽度W51。根据薄膜晶体管T所需的性能要求，适当地设计宽度W48到W52和长度L64到L69。例如，当W51为0.5到3.5μm时，W50选择为是从3.5到10.5μm。一个典型实例为，当W51为2.0μm时，W50为6.0μm。此外，例如，W48选择为是3.5到15.0μm，W49选择为是0.5到10.0μm。一个典型实例为，W48＝8.0μm，W49＝2.0μm。
除了以上所述之外，本液晶显示装置的其他结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第八实施例所述，可取得与第一实施例相同的优势。
9.第九实施例
液晶显示装置
第九实施例与第一实施例的不同之处在于：薄膜晶体管T包括一个薄膜晶体管。也就是说，如图11所示，半导体薄膜14设置成在一个栅电极12a上延伸。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L70时，宽度为W53；在长度L71时，宽度为小于W53的W54；在长度L72时，宽度为大于W54的W55；在长度L73时，宽度线性地从W55减小到W56；在长度L74时，宽度为W56；在长度L75时，宽度为大于W56的W57。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分的宽度线性地从W55减小到W56。根据薄膜晶体管T所需的性能要求，适当地设计宽度W53到W57和长度L70到L75。例如，当W56为0.5到3.5μm时，W55选择为是3.5到10.5μm。一个典型实例为，当W56为2.0μm时，W55为6.0μm。此外，例如，W53选择为是3.5到15.0μm，W54选择为是0.5到10.0μm。一个典型实例为，W53＝8.0μm，W54＝2.0μm。
除了以上所述之外，本液晶显示装置的其他结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第九实施例所述，可取得与第一实施例相同的优势。
10.第十实施例
液晶显示装置
第十实施例与第一实施例的不同之处在于：薄膜晶体管T包括一个薄膜晶体管。也就是说，如图12所示，半导体薄膜14设置成在一个栅电极12a上延伸。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L76时，宽度为W58；在长度L77时，宽度为小于W58的W59；在长度L78时，宽度为大于W59的W60；在长度L79时，宽度线性地从W60减小到W61；在长度L80时，宽度为W61；在长度L81时，宽度为大于W61的W62。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分的宽度线性地从W60减小到W61，其他部分具有恒定的宽度W61。此外，在这种情况下，在半导体薄膜14中，长度L77+L78+L79+L80的多个部分中的每个部分的一侧平行于沟道长度方向。根据薄膜晶体管T所需的性能要求，适当地设计宽度W58到W62和长度L76到L81。例如，当W61为0.5到3.5μm时，W60选择为是3.5到10.5μm。一个典型实例为，当W61为2.0μm时，W60为6.0μm。此外，例如，W58选择为是3.5到15.0μm，W59选择为是0.5到10.0μm。一个典型实例为，W58＝8.0μm，W59＝2.0μm。
除了以上所述之外，本液晶显示装置的其他结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第十实施例所述，可取得与第一实施例相同的优势。
11.第十一实施例
液晶显示装置
第十一实施例与第一实施例的不同之处在于：薄膜晶体管T包括一个薄膜晶体管。也就是说，如图13所示，半导体薄膜14设置成在一个栅电极12a上延伸。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L82时，宽度为W63；在长度L83时，宽度为小于W63的W64；在长度L84时，宽度为大于W64的W65；在长度L85时，宽度线性地从W65减小到W66；在长度L86时，宽度为W66；在长度L87时，宽度为大于W66的W67。具体地说，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，在源极区15侧上的部分的宽度线性地从W65减小到W66。此外，在这种情况下，在半导体薄膜14中，长度L83+L84+L85+L86的多个部分中的每个部分的一侧平行于沟道长度方向。根据薄膜晶体管T所需的性能要求，适当地设计宽度W63到W67和长度L82到L87。例如，当W66为0.5到3.5μm时，W65选择为是3.5到10.5μm。一个典型实例为，当W66为2.0μm时，W65为6.0μm。此外，例如，W63选择为是3.0到15.0μm，W64选择为是可0.5到10.0μm。一个典型实例为，W63＝8.0μm，W64＝2.0μm。
除了以上所述之外，本液晶显示装置的其他结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第十一实施例所述，可取得与第一实施例相同的优势。
12.第十二实施例
液晶显示装置
第十二实施例与第一实施例的不同之处在于：薄膜晶体管T包括一个薄膜晶体管。也就是说，如图14所示，半导体薄膜14设置成在一个栅电极12a上延伸。半导体薄膜14的宽度以如下方式从源极区15侧的一端开始变化：即，在长度L88时，宽度为W68；在长度L89时，宽度为小于W68的W69；在长度L90时，宽度线性地从W69增加到W70；在长度L91时，宽度为W70；在长度L92时，宽度线性地从W70减小到W71；在长度L93时，宽度为W71；在长度L94时，宽度为大于W71的W72。特别地，在半导体薄膜14中大体上与栅电极12a交叠的沟道部分14a中，源极区15侧上的部分具有恒定宽度W69；其相邻部分的宽度线性地从W69增加到W70；中央部分具有恒定宽度W70；其邻近部分的宽度从W70减小到W71；漏极区16侧上的部分具有恒定的宽度W71。根据薄膜晶体管T所需的性能要求，适当地设计宽度W68到W72和长度L88到L94。例如，当W69和W71为0.5到3.5μm时，W70选择为是从3.5到10.5μm。一个典型实例为，当W69和W71为2.0μm时，W70为6.0μm。此外，例如，W68选择为是3.0到15.0μm，W69选择为是0.5到10.0μm。一个典型实例为，W68＝8.0μm，W69＝2.0μm。
除了以上所述之外，本液晶显示装置的其他结构与第一实施例中液晶显示装置的结构相同。
此外，该液晶显示装置的制造方法也与第一实施例中液晶显示装置的制造方法相同。
根据第十二实施例所述，可取得与第一实施例相同的优势。
13.第十三实施例
液晶显示装置
图15和图16显示了第十三实施例的液晶显示装置。该液晶显示装置是IPS模式或FFS模式的有源矩阵驱动液晶显示装置。在此，图15为该液晶显示装置的剖视图，图16为该液晶显示装置的平面图。
如图15和16所示，在此液晶显示装置中，薄膜晶体管基板10和相对基板30被设置成通过位于其间的液晶(并未显示)彼此相对，并且两者间的距离由设置在相对基板30上的垫片40调整。
在薄膜晶体管10中，钝化膜28设置在一个透明基板11上，如透明玻璃基板，该钝化膜28例如包括氮化硅薄膜28a和二氧化硅薄膜28b。具有特定形状的半导体薄膜14设置在该钝化膜28上。虽然该半导体薄膜14典型地为硅薄膜，例如，多晶硅薄膜或非晶硅薄膜，但是对此并无限制。栅极绝缘膜13设置在该半导体薄膜14上。栅极绝缘膜13包括两层：下部绝缘膜13a和上部绝缘膜13b。例如，氮化硅薄膜用作上部绝缘膜13a，并且。例如，二氧化硅薄膜用作下部绝缘膜13b。但是，对此并无限制。栅极线路12和栅电极12a、12b和12c设置在栅极绝缘膜13上。虽然栅极线路12和栅电极12a、12b和12c由诸如铬、铝、钼、钽、钨或钛的金属制成，但是对此并无限制。半导体薄膜14除了栅电极12a、12b和12c下的沟道部分14a、14b和14e之外均掺杂有杂质。在半导体薄膜14一端侧上的杂质掺杂区形成源极区15，而在另一端侧上的杂质掺杂区形成漏极区16。附图标记14c和14d表示杂质掺杂区。低杂质集中区14f形成于位于栅电极12a、12b和12c的侧壁下方的源极区15、杂质掺杂区14c和14d以及漏极区16。用于驱动像素的开关电路的薄膜晶体管T具有一种结构，其中，三个薄膜晶体管互相电串联。该薄膜晶体管包括栅电极12a、12b和12c、栅极绝缘膜13和半导体薄膜14，其中形成了源极区15、漏极区16和沟道部分14a、14b和14c。该薄膜晶体管T具有与第三实施例中的液晶显示装置的薄膜晶体管T相同的结构，并具有大体上如图5所示的平面形状。该薄膜晶体管T具有一种顶部栅极结构，其中，栅电极12a、12b和12c设置在半导体薄膜14的上侧。此外，该薄膜晶体管T具有一种LDD(轻掺杂漏极)结构，其中，低杂质集中区14f形成于栅电极12a、12b和12c的侧壁下方的源极区15、杂质掺杂区14c和14d以及漏极区16。当薄膜晶体管T为n沟道型时，一种n型杂质，例如，磷或砷，用作源极区15和漏极区16的杂质。通常，砷用作n型杂质，以形成源极区15、杂质掺杂区14c和14d以及漏极区16；磷用作n型杂质以形成低杂质集中区14f。此外，当薄膜晶体管T为p沟道型时，p型杂质(如硼)用作源极区15和漏极区16的杂质。
层间绝缘膜17、18被设置成覆盖栅极线路12和栅电极12a、12b和12c。例如，氮化硅薄膜用作层间绝缘膜17，并且例如，二氧化硅薄膜用作层间绝缘膜18。但是，对此并无限制。接触孔19设置在栅极绝缘膜和层间绝缘膜17、18在源极区15上方的部分中。此外，接触孔20设置在栅极绝缘膜13和层间绝缘膜17、18在漏极区16上方的部分。数据线21通过接触孔19与源极区15接触。另外，引线电极22通过接触孔20与漏极区16接触。
除了以上所述之外，本液晶显示装置的结构与第一实施例中液晶显示装置的结构相同。
下面将描述该液晶显示装置的制造方法。
首先，如图15和16所示，例如通过等离子体化学蒸汽沉积法而顺序地形成例如氮化硅薄膜28a和二氧化硅薄膜28b，以使钝化膜28形成在透明基板11上，如透明玻璃基板。然后，通过例如等离子体化学蒸汽沉积法，在钝化膜28上形成非晶硅薄膜。接着，通过使用准分子激光器或半导体激光器的激光退火或通过灯加热退火来使非晶硅薄膜结晶。通过这种方法，形成由多晶硅薄膜制成的半导体薄膜14。然后，通过光刻法和蚀刻法使半导体薄膜14被图案化成图5所示的形状。然后，通过例如等离子体化学蒸汽沉积法在整个表面上顺序地形成绝缘膜13b(如二氧化硅薄膜)和绝缘膜13a(如氮化硅薄膜)以形成栅极绝缘膜13，从而覆盖半导体薄膜14。接着，通过例如溅射法，在整个表面顺序地形成由诸如铬、铝、钼、钽、钨或钛的金属制成的金属膜。然后，通过例如光刻法和蚀刻法使金属膜被图案化成特定形状，并且形成栅极线路12和栅电极12a、12b和12c。然后，与所公知的LDD结构的晶体管的制造方法相似的是，通过离子注入或类似方法在半导体薄膜14中形成源极区15、杂质掺杂区14c、14d、漏极区16以及低杂质集中区14g。
接着，通过例如等离子体化学蒸汽沉积法在整个表面顺序地形成层间绝缘膜17、18以覆盖栅极线路12和栅电极12a、12b和12c。然后，通过光刻法和蚀刻法来蚀刻和去除栅极绝缘膜13和层间绝缘膜17、18的特定部分以形成接触孔19、20。接着，通过例如溅射法，在整个表面顺序地形成由诸如铬、铝、钼、钽、钨或钛的金属制成的金属膜和阻挡金属膜。接着，通过光刻法和蚀刻法来图案化金属膜和阻挡金属膜，然后形成数据线21和引线电极22，该数据线21和引线电极22在最上部分具有阻挡金属层23。
其后，与第一实施例中的液晶显示装置的制造方法相似地，本方法继续进行，并且制造出目标液晶显示装置。
根据第十三实施例，可取得与第一实施例相同的优势。
尽管已具体地描述了实施例，但本申请并不限于上述实施例，可在本申请的技术构思基础上做各种修改。
例如，上述实施例的数值、结构、基板、过程等仅作实例。根据需要可以使用不同于它们的数值、结构、基板、过程等。
此外，例如，如需要，第一实施例至第十三实施例中的两个或更多个实施例可结合。
应理解，上述优选的实施例的各种更改和修改对本领域的技术人员来说非常明显。在不脱离本发明精神和范围的前提下，可以进行这样的更改和修改，且不会减少其预期优势。因此，这些更改和修改均由所附权利要求所覆盖。

Claims (24)

1.一种薄膜晶体管，包括：
半导体层，包括：源极区、漏极区和沟道区，其中，所述沟道区设置在所述源极区和所述漏极区之间；以及
栅电极，与所述沟道区交叠，其中，所述沟道区包括被配置为在长度方向上连续减小和连续增大中的至少一种的至少一部分沟道宽度和具有比所述源极区的宽度窄的恒定宽度的另一部分沟道宽度，
所述沟道区包括多个沟道区，
所述多个沟道区中的至少两个具有不同的沟道长度。
2.根据权利要求1所述的薄膜晶体管，其中，所述沟道宽度的至少第一部分被配置为在所述长度方向上连续增大，所述沟道宽度的至少第二部分被配置为在所述长度方向上连续减小。
3.根据权利要求1所述的薄膜晶体管，其中，所述至少一部分沟道宽度被配置为在所述长度方向上线性增大和线性减小中的至少一种。
4.根据权利要求1所述的薄膜晶体管，其中，所述多个沟道区包括具有第一沟道宽度的第一沟道区和具有第二沟道宽度的第二沟道区，并且其中，所述第一沟道宽度和所述第二沟道宽度被配置为在所述长度方向上连续减小和连续增大中的至少一种。
5.根据权利要求4所述的薄膜晶体管，其中，所述多个沟道区包括第三沟道区，所述第三沟道区具有在所述长度方向上尺寸均匀的第三沟道宽度。
6.根据权利要求5所述的薄膜晶体管，其中，所述第三沟道区设置在所述第一沟道区和所述第二沟道区之间。
7.根据权利要求1所述的薄膜晶体管，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分的尺寸大于所述漏极沟道宽度部分。
8.根据权利要求1所述的薄膜晶体管，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分的尺寸小于所述漏极沟道宽度部分。
9.根据权利要求1所述的薄膜晶体管，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分与所述漏极沟道宽度部分的尺寸相等。
10.一种开关电路，包括薄膜晶体管，所述薄膜晶体管包括：
半导体层，包括：源极区、漏极区和沟道区，其中，所述沟道区设置在所述源极区和所述漏极区之间；
栅电极，其与所述沟道区交叠，其中，所述沟道区包括被配置为在长度方向上连续减小和连续增大中的至少一种的至少一部分沟道宽度和具有比所述源极区的宽度窄的恒定宽度的另一部分沟道宽度，
所述沟道区包括多个沟道区，
所述多个沟道区中的至少两个具有不同的沟道长度。
11.根据权利要求10所述的开关电路，其中，所述沟道宽度的至少第一部分被配置为在所述长度方向上连续增大，所述沟道宽度的至少第二部分被配置为在所述长度方向上连续减小。
12.根据权利要求10所述的开关电路，其中，所述至少一部分沟道宽度被配置为在所述长度方向上线性增大和线性减小中的至少一种。
13.根据权利要求10所述的开关电路，其中，所述多个沟道区包括具有第一沟道宽度的第一沟道区以及具有第二沟道宽度的第二沟道区，并且其中，所述第一沟道宽度和所述第二沟道宽度被配置为在所述长度方向上连续减小和连续增大中的至少一种。
14.根据权利要求13所述的开关电路，其中，所述多个沟道区包括第三沟道区，所述第三沟道区具有在所述长度方向上尺寸均匀的第三沟道宽度。
15.根据权利要求14所述的开关电路，其中，所述第三沟道区设置在所述第一沟道区和所述第二沟道区之间。
16.根据权利要求10所述的开关电路，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分的尺寸大于所述漏极沟道宽度部分。
17.根据权利要求10所述的开关电路，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分的尺寸小于所述漏极沟道宽度部分。
18.根据权利要求10所述的开关电路，其中，所述沟道宽度包括指向所述源极区的源极沟道宽度部分以及指向所述漏极区的漏极沟道宽度部分，并且其中，所述源极沟道宽度部分与所述漏极沟道宽度部分的尺寸相等。
19.根据权利要求10所述的开关电路，其中，所述沟道区被配置为与数据线和像素电极电连接。
20.根据权利要求19所述的开关电路，其中，所述开关电路被配置为增强ON电流特性和抑制OFF电流特性。
21.一种显示装置，包括薄膜晶体管，所述薄膜晶体管包括：
半导体层，包括：源极区、漏极区和沟道区，其中，所述沟道区设置在所述源极区和所述漏极区之间；以及
栅电极，与所述沟道区交叠，其中，所述沟道区包括被配置为在长度方向上连续减小和连续增大中的至少一种的沟道宽度和具有比所述源极区的宽度窄的恒定宽度的另一部分沟道宽度，
所述沟道区包括多个沟道区，
所述多个沟道区中的至少两个具有不同的沟道长度。
22.根据权利要求21所述的显示装置，其中，所述显示装置包括具有薄膜晶体管的开关电路，并且其中，所述沟道区与数据线和像素电极电连接。
23.根据权利要求22所述的显示装置，其中，所述显示装置配置为增强ON电流特性和抑制OFF电流特性。
24.一种薄膜晶体管制造方法，所述方法包括：形成具有源极区、漏极区和沟道区的半导体层，其中，所述沟道区设置在所述源极区和所述漏极区之间；以及形成与所述沟道区交叠的栅电极，其中，所述沟道区包括被配置为在长度方向上连续减小和连续增大中的至少一种的沟道宽度和具有比所述源极区的宽度窄的恒定宽度的另一部分沟道宽度，
所述沟道区包括多个沟道区，
所述多个沟道区中的至少两个具有不同的沟道长度。
CN201110002057.1A 2010-01-12 2011-01-06 薄膜晶体管、开关电路以及场效应晶体管 Expired - Fee Related CN102130156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010003575A JP5600255B2 (ja) 2010-01-12 2010-01-12 表示装置、スイッチング回路および電界効果トランジスタ
JP2010-003575 2010-01-12

Publications (2)

Publication Number Publication Date
CN102130156A CN102130156A (zh) 2011-07-20
CN102130156B true CN102130156B (zh) 2015-10-07

Family

ID=44257842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110002057.1A Expired - Fee Related CN102130156B (zh) 2010-01-12 2011-01-06 薄膜晶体管、开关电路以及场效应晶体管

Country Status (5)

Country Link
US (1) US8928044B2 (zh)
JP (1) JP5600255B2 (zh)
KR (1) KR20110083511A (zh)
CN (1) CN102130156B (zh)
TW (1) TWI440185B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2013168341A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 有機ｅｌ装置および電子機器
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
CN103985761B (zh) * 2013-02-07 2017-04-12 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR20150054040A (ko) 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI559549B (zh) 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
CN105824160B (zh) * 2015-01-08 2020-06-16 群创光电股份有限公司 显示面板
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
CN106373966B (zh) * 2016-09-27 2020-03-13 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106653763B (zh) 2016-09-27 2019-07-05 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20210142023A (ko) 2020-05-14 2021-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619399A (zh) * 2003-11-22 2005-05-25 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226669A (ja) 1985-03-30 1986-10-08 Japan Radio Co Ltd レ−ダアンテナの方位信号逓倍回路
JPH05121439A (ja) 1991-10-25 1993-05-18 Sharp Corp 薄膜トランジスタの製造方法
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0982969A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
JP3501732B2 (ja) 2000-06-23 2004-03-02 日本電気通信システム株式会社 パラレルシリアル変換回路
US6686300B2 (en) 2000-12-27 2004-02-03 Texas Instruments Incorporated Sub-critical-dimension integrated circuit features
JP3551952B2 (ja) 2001-10-30 2004-08-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2005079476A (ja) * 2003-09-02 2005-03-24 Sony Corp 液晶表示装置およびその製造方法
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US7692217B2 (en) * 2007-11-30 2010-04-06 Texas Instruments Incorporated Matched analog CMOS transistors with extension wells
JP2009182173A (ja) 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
US7982247B2 (en) * 2008-08-19 2011-07-19 Freescale Semiconductor, Inc. Transistor with gain variation compensation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619399A (zh) * 2003-11-22 2005-05-25 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
CN102130156A (zh) 2011-07-20
TWI440185B (zh) 2014-06-01
TW201138118A (en) 2011-11-01
JP2011146410A (ja) 2011-07-28
US8928044B2 (en) 2015-01-06
JP5600255B2 (ja) 2014-10-01
KR20110083511A (ko) 2011-07-20
US20110169001A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN102130156B (zh) 薄膜晶体管、开关电路以及场效应晶体管
US10438973B2 (en) Display device and method for manufacturing same
US10714557B2 (en) Substrate for display device and display device including the same
US8330893B2 (en) Active matrix substrate and display device equipped with the same
US7462503B2 (en) Liquid crystal display device and fabricating method thereof
CN103293804B (zh) 液晶显示装置及其制造方法
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US7968387B2 (en) Thin film transistor and method of fabricating thin film transistor substrate
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20050190312A1 (en) [pixel structure and manufacturing method thereof]
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US8748892B2 (en) Thin film transistor and method for fabricating the same
KR102157689B1 (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
US20080073686A1 (en) Thin-Film Transistor Array and Method for Manufacturing the Same
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
TW588408B (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
JP2007240806A (ja) 液晶表示装置
KR100517594B1 (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR20080043093A (ko) 액정 표시 장치, 이의 제조 방법 및 구동 방법
JP2006322978A (ja) 液晶ディスプレイパネルの画素保存コンデンサ構造
KR20050105577A (ko) 액정표시장치용 어레이기판 제조방법
JP2009158871A (ja) 表示装置
KR20050105578A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20040020168A (ko) 탑 게이트형 폴리 실리콘 박막트랜지스터 및 그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121205

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20121205

Address after: Aichi

Applicant after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150922

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Aichi

Patentee before: Japan display West Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151007

Termination date: 20200106