KR102140302B1 - 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크 - Google Patents

유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크 Download PDF

Info

Publication number
KR102140302B1
KR102140302B1 KR1020130107505A KR20130107505A KR102140302B1 KR 102140302 B1 KR102140302 B1 KR 102140302B1 KR 1020130107505 A KR1020130107505 A KR 1020130107505A KR 20130107505 A KR20130107505 A KR 20130107505A KR 102140302 B1 KR102140302 B1 KR 102140302B1
Authority
KR
South Korea
Prior art keywords
region
driving
organic light
light emitting
width
Prior art date
Application number
KR1020130107505A
Other languages
English (en)
Other versions
KR20150028628A (ko
Inventor
태승규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130107505A priority Critical patent/KR102140302B1/ko
Priority to US14/314,332 priority patent/US9373670B2/en
Publication of KR20150028628A publication Critical patent/KR20150028628A/ko
Priority to KR1020200093300A priority patent/KR102259195B1/ko
Application granted granted Critical
Publication of KR102140302B1 publication Critical patent/KR102140302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판 상에 배치되며, 스캔선 및 데이터선과 연결된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결된 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터와 전기적으로 연결된 표시 소자;를 포함하며,
상기 구동 박막 트랜지스터의 구동 반도체층은, 제1 방향으로 연장되는 제1 영역; 상기 제1 영역의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부; 일단이 상기 제1 굴곡부에 연결되고, 제2 방향으로 연장되는 제2 영역; 상기 제2 방향으로 연장되는 제3 영역; 상기 제3 영역의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부; 일단이 상기 제2 굴곡부에 연결되고, 상기 제1 방향으로 연장되는 제4 영역; 및 상기 제2 영역과 상기 제3 영역을 연결하는 연결부;를 포함하며,
상기 제2 영역 및 상기 제3 영역의 너비는 상기 제1 영역 및 상기 제4 영역의 너비보다 좁은, 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크 {Organic light-emitting display apparatus and photo mask for making thereof}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 표시 장치는 박막 트랜지스터(TFT: Thin Film Transistor), 커패시터, 및 복수의 배선을 포함한다.
표시 장치가 제작되는 기판은 TFT, 커패시터, 및 배선 등의 미세 패턴으로 이루어지고, 상기 TFT, 커패시터 및 배선 간의 복잡한 연결에 의해 표시 장치가 작동된다.
최근 콤팩트하고 해상도가 높은 디스플레이에 대한 요구가 증가함에 따라, 표시 장치에 포함된 TFT, 커패시터 및 배선들 간의 효율적인 공간 배치와 연결 구조에 대한 요구가 높아지고 있다.
본 발명의 실시예들은 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크를 제공한다.
본 발명의 일 실시예는 기판 상에 배치되며, 스캔선 및 데이터선과 연결된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결된 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터와 전기적으로 연결된 표시 소자를 포함하며,
상기 구동 박막 트랜지스터의 구동 반도체층은, 제1 방향으로 연장되는 제1 영역; 상기 제1 영역의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부; 일단이 상기 제1 굴곡부에 연결되고, 제2 방향으로 연장되는 제2 영역; 상기 제2 방향으로 연장되는 제3 영역; 상기 제3 영역의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부; 일단이 상기 제2 굴곡부에 연결되고, 상기 제1 방향으로 연장되는 제4 영역; 및 상기 제2 영역과 상기 제3 영역을 연결하는 연결부;를 포함하며,
상기 제2 영역 및 상기 제3 영역의 너비는 상기 제1 영역 및 상기 제4 영역의 너비보다 좁은, 유기 발광 표시 장치를 개시한다.
본 실시예에 있어서, 상기 제1 영역 및 상기 제4 영역의 너비는 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 제2 영역 및 상기 제3 영역의 너비는 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 연결부는 상기 제1 방향으로 연장된 영역을 포함할 수 있다.
본 실시예에 있어서, 상기 연결부는 상기 제2 영역 및 상기 제3 영역과 각각 둔각을 이루도록 연장될 수 있다.
본 실시예에 있어서, 상기 제1 굴곡부 및 상기 제2 굴곡부는 외측 코너 및 상기 외측 코너에 대응하는 내측 코너를 포함하며, 상기 외측 코너의 곡률 반경은 상기 내측 코너의 곡률 반경보다 클 수 있다.
본 실시예에 있어서, 상기 연결부의 너비는 상기 제1 영역 및 상기 제4 영역의 너비와 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 연결부의 너비는 상기 제2 영역 및 상기 제3 영역의 너비와 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 제1 영역 및 상기 제4 영역의 길이는, 상기 제2 영역 및 상기 제3 영역의 길이보다 길 수 있다.
본 실시예에 있어서, 상기 제1 영역의 상기 일단과 대향하는 타단에 연결되고, 상기 제2 방향으로 연장되는 제1 반도체 패턴과, 상기 제4 영역의 상기 일단과 대향하는 타단에 연결되고, 상기 제2 방향으로 연장되는 제2 반도체 패턴을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 반도체 패턴과 상기 제3 영역 사이의 거리, 상기 제2 반도체 패턴과 상기 제2 영역 사이의 거리는 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 구동 반도체층을 덮도록 상기 기판 상에 구비된 제1 절연막; 및 상기 제1 절연막 상에 구비되며, 상기 구동 반도체층과 중첩하는 커패시터;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 커패시터는, 상기 제1 절연막 상에 구비되며 상기 구동 반도체층과 중첩하고 구동 게이트 전극의 기능을 겸비하는 제1 커패시터 전극; 상기 제1 커패시터 전극을 덮는 제2 절연막; 및 상기 제2 절연막 상에 형성되며 상기 제1 커패시터 전극과 중첩되는 제2 커패시터 전극;을 포함할 수 있다.
본 실시예에 있어서, 상기 표시 소자는, 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 개재된 유기 발광층을 포함할 수 있다.
본 발명의 다른 실시예는 스위칭 반도체층에 대응하는 스위칭 개구 패턴; 및 상기 스위칭 개구 패턴과 연결되며 구동 반도체층에 대응하는 구동 개구 패턴;을 포함하며,
상기 구동 개구 패턴은, 제1 방향으로 연장되는 제1 영역; 상기 제1 영역의 일단에 연결되고 방향을 전환하는 제1 코너부; 일단이 상기 제1 코너부에 연결되고, 제2 방향으로 연장되는 제2 영역; 상기 제2 방향으로 연장되는 제3 영역; 상기 제3 영역의 일단에 연결되고 방향을 전환하는 제2 코너부; 일단이 상기 제2 코너부에 연결되고, 상기 제1 방향으로 연장되는 제4 영역; 및 상기 제2 영역과 상기 제3 영역을 연결하는 연결부;를 포함하며,
상기 제2 영역 및 상기 제3 영역의 너비는 상기 제1 영역 및 상기 제4 영역의 너비보다 좁은, 유기 발광 표시 장치 제조용 포토 마스크를 개시한다.
본 실시예에 있어서, 상기 연결부는 상기 제1 방향으로 연장된 영역을 포함할 수 있다.
본 실시예에 있어서, 상기 연결부는 상기 제2 영역 및 상기 제3 영역과 각각 둔각을 이루도록 연장될 수 있다.
본 실시예에 있어서, 상기 제1 코너부 및 상기 제2 코너부는 외측 코너를 포함하며, 상기 외측 코너는 챔퍼링(chamfering)될 수 있다.
본 실시예에 있어서, 상기 제2 영역 및 상기 제3 영역의 너비는 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 연결부의 너비는 상기 제2 영역 및 상기 제3 영역의 너비와 실질적으로 동일할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 유기 발광 표시 장치는, 산포 발생이 적으며 넓은 구동 범위를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 화소를 개략적으로 도시한 평면도이다.
도 3은 도 2의 화소를 III-III선을 따라 자른 단면도이다.
도 4는 도 2의 VI 박스로 구획된 영역을 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 구비된 구동 반도체층의 너비(width)에 따른 게이트 전압의 평균 구동 범위(driving range)와 산포를 나타낸 그래프이다.
도 6은 도 4의 패턴을 제조하기 위한 포토 마스크이다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 8은 도 7의 패턴을 제조하기 위한 포토 마스크이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 10은 도 9의 패턴을 제조하기 위한 포토 마스크이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 12는 도 11의 패턴을 제조하기 위한 포토 마스크이다.
도 13은 본 발명의 비교예에 따른 구동 반도체층을 도시한 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
또한, 첨부 도면에서는, 하나의 화소에 6개의 박막 트랜지스터(thin film transistor, TFT)와 1개의 커패시터(capacitor)를 구비하는 6Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 표시 장치는 하나의 화소에 복수 개의 박막 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 1을 참조하면, 유기 발광 표시 장치는 기판 상에 구획되며 화상을 표시하는 표시 영역 및 표시 영역 주변에 배치되는 주변 영역을 포함한다. 표시 영역에는 빛을 발광하는 복수개의 화소들과 각 화소를 구동하기 위해 전기적인 신호를 인가하는 복수개의 배선들이 배치된다. 예를 들어 배선들은 스캔 신호(Sn, Sn-1)를 전달하는 스캔선(SLn, SLn-1), 데이터 신호(Dm)를 전달하는 데이터선(DLm) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(PL)을 포함할 수 있다. 한편 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 초기화 전압(VINT)을 전달하는 초기화 전압선(VL), 및 발광 제어 신호(EMn)를 전달하는 발광 제어선(EMLn)을 더 포함할 수 있다. 각 화소는 제1 방향으로 연장되는 복수 개의 배선들 및 제1 방향과 교차하는 제2 방향으로 연장되는 복수 개의 배선들이 교차하는 지점에 배치된다.
각 화소는 빛을 발광하는 유기 발광 소자 및 배선으로부터 신호를 전달받아 유기 발광 소자를 구동하는 화소 회로를 포함한다. 화소 회로는 적어도 두 개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 한편, 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 화소 회로가 6개의 박막 트랜지스터 및 1개의 커패시터를 포함할 수 있다.
박막 트랜지스터는 구동 박막 트랜지스터(driving thin film transistor)(T1), 스위칭 박막 트랜지스터(switching thin film transistor)(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)를 포함한다.
구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1 커패시터(Cst1)과 연결되어 있고, 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(PL)과 연결되어 있으며, 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Ioled)를 공급한다.
스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(SLn)과 연결되어 있고, 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DLm)과 연결되어 있으며, 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 박막 트랜지스터(T5)을 경유하여 구동 전압선(PL)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 스캔선(SLn)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(DLm)으로 전달된 데이터 신호(Dm)을 구동 박막 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(SLn)에 연결되어 있고, 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있으며, 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1 커패시터 전극(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 보상 박막 트랜지스터(T3)는 스캔선(SLn)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 소자(diode) 연결시킴으로써 구동 박막 트랜지스터(T1)의 문턱 전압을 보상한다.
초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(SLn-1)과 연결되어 있고, 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(VL)과 연결되어 있으며, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 커패시터(Cst)의 제1 커패시터 전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 초기화 박막 트랜지스터(T4)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
동작 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(EMLn)과 연결되어 있으며, 동작 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(PL)와 연결되어 있고, 동작 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(S2)과 연결되어 있다. 상기 동작 제어 박막 트랜지스터(T5)는 구동 전압선(PL)과 상기 구동 박막 트랜지스터(T1) 사이에 위치한다. 동작 제어 박막 트랜지스터(T5)는 상기 발광 제어선(EMLn)에 의해 전달된 발광 제어 신호(EMn)에 의해 턴 온되어 상기 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)로 전달한다.
발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(EMLn)과 연결되어 있으며, 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 상기 발광 제어 박막 트랜지스터(T6)는 상기 구동 박막 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 위치한다. 발광 제어 박막 트랜지스터(T6)는 발광 제어선(EMLn)에 의해 전달된 발광 제어 신호(EMn)에 의해 턴 온되어 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)에서 상기 유기 발광 소자(OLED)로 전달한다.
이러한 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)는 발광 제어선(EMLn)을 통해 전달받은 발광 제어 신호(EMn)에 따라 동시에 턴 온되어 구동 전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Ioled)가 흐르게 된다.
스토리지 커패시터(Cst)의 제2 커패시터 전극(Cst2)은 구동 전압선(PL)과 연결되어 있으며, 유기 발광 소자(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Ioled)를 전달받아 발광함으로써 화상을 표시한다.
도 2는 본 발명의 일 실시예에 따른 도 1의 화소를 개략적으로 도시한 평면도이고, 도 3은 도 2의 III-III선을 따라 취한 단면도이다.
도 2 및 도 3을 참조하면, 기판(110) 상에는 다양한 형상으로 굴곡되어 있는 반도체층(1112)이 형성된다. 상기 반도체층(1112)은 다결정 실리콘(poly-silicon)과 같은 반도체 물질을 포함할 수 있으며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 있는 소스 영역 및 드레인 영역을 포함할 수 있다.
기판(110)과 반도체층(1112) 사이에는 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 버퍼층(111)이 배치될 수 있다.
반도체층(1112)은 구동 박막 트랜지스터(T1)에 구비되는 구동 반도체층(112), 스위칭 박막 트랜지스터(T2)에 구비되는 스위칭 반도체층 등을 포함할 수 있으며, 도 3에서는 구동 반도체층(112)만을 도시하였다.
구동 반도체층(112)은 구동 채널 영역(112a) 및 구동 채널 영역(112a)의 양단에 각각 형성된 구동 소스 영역(112b) 및 구동 드레인 영역(112c)을 포함할 수 있으며, 좁은 공간 내에 구동 채널 영역(112a)의 길이를 길게 형성하기 위하여 굴곡부를 갖는 'ㄹ'자 형태로 형성된다. 이에 관해서는 후술한다.
반도체층(1112)을 덮도록 기판(110) 상에 제1 절연층(113)이 배치된다. 제1 절연층(113)은 무기물 또는 유기물을 포함하는 다층 또는 단층의 박막으로 이루어질 수 있다.
제1 절연층(113) 상의 구동 반도체층(112)에 대응되는 영역에는 구동 게이트 전극(114)가 배치된다. 이때, 구동 게이트 전극(114)은 스토리지 커패시터(Cst)의 제1 커패시터 전극(114, Cst1)으로 기능할 수 있다.
스토리지 커패시터(Cst)는 제2 절연층(115)을 사이에 두고 배치되는 제1 커패시터 전극(114) 및 제2 커패시터 전극(116, Cst2)을 포함한다. 스토리지 커패시터(Cst)의 정전 용량(capacity)는 제1 커패시터 전극(114)과 제2 커패시터 전극(116)이 중첩되는 영역의 면적과, 제2 절연층(115)의 비유전율에 의해 결정된다.
구동 반도체층(112)은 구동 채널 영역(112a)의 길이를 길게 하기 위하여 굴곡부를 구비하며, 구동 반도체층(112)에 의해 줄어든 스토리스 커패시터(Cst) 영역을 확보하기 위해 구동 반도체층(112)과 중첩하여 스토리지 커패시터(Cst)를 형성함으로써, 고해상도에서도 스토리지 커패시터(Cst)가 충분한 정전 용량을 가질 수 있다.
제2 절연층(115) 상에는 제2 커패시터 전극(116)을 덮도록 제3 절연층(117)이 배치되며, 제3 절연층(117) 상에는 데이터선(DLm) 등이 배치되고, 제3 절연층(117) 상에는 데이터선(DLm) 등을 덮도록 제4 절연층(119)이 배치된다.
제4 절연층(119) 상에는 유기 발광 소자(OLED)의 제1 전극(120), 유기 발광층(121), 및 제2 전극(122)이 배치되며, 제1 전극(120)과 제2 전극(122) 사이에는 유기 발광층(121) 이외에 정공 주입층(hole injection layer), 정공 수송층(hole transport layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나를 더 구비할 수 있다. 본 실시예는 이에 한정되지 아니하고 제1 전극(120)과 제2 전극(122) 사이에는 기타 다양한 기능층이 더 배치될 수 있다.
유기 발광 소자(OLED)의 제1 전극(120)은 도 2에 도시된 비아홀(VIA)을 통해 구동 박막 트랜지스터(T1)와 전기적으로 연결될 수 있다.
한편, 유기 발광 소자(OLED)가 풀 컬러 유기 발광 소자(OLED)일 경우, 유기 발광층은 적색 부화소, 녹색 부화소 및 청색 부화소에 따라 각각 적색 발광층, 녹색 발광층 및 청색 발광층으로 패터닝될 수 있다.
한편, 유기 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 이와 같은 유기 발광층을 구비한 유기 발광 소자(OLED)는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 추가로 구비함으로써, 풀 컬러를 방출할 수 있다.
상술한 바와 같이, 구동 반도체층(112)은 좁은 공간 내에 구동 채널 영역(112a)의 길이를 길게 형성하기 위하여 굴곡부를 갖는 'ㄹ'자 형태로 형성된다. 따라서, 구동 반도체층(112)의 구동 채널 영역(112a)을 길게 형성할 수 있으므로 구동 게이트 전극(114)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다.
이러한 구동 반도체층(112)을 포함하는 반도체층(1112)은 포토 리소그래피 방법으로 형성한다. 상세히, 패터닝을 요하는 반도체층(1112)을 기판 전체에 형성한 후 감광 성질이 있는 포토레지스트(photo-resist)를 반도체층(1112) 상에 형성한다. 그 다음 원하는 패턴이 새겨진 포토 마스크를 배치하고 노광하여 포토레지스트를 포토 마스트에 대응하여 소정의 패턴을 가지도록 한 후 남은 포토레지스트 패턴을 마스크로 하여 반도체층(1112)을 에칭함으로써, 구동 반도체층(112) 등의 패턴을 형성할 수 있다.
그런데, 구동 반도체층(112)과 같이 굴곡부를 포함하는 복잡한 형태를 가진 패턴의 경우 포토 리소그래피 과정에서 포토레지스트의 리플로우(reflow), 노광량 오차, 에칭 오차 등에 의해 원하는 형태대로 패터닝이 되지 않을 확률이 높다. 즉, 이러한 구조에서는 포토 리소그래피 과정에서 발생하는 공정 산포에 의해 최종 결과물이 균일하게 수득되기 어려운 문제가 있다.
한편, 유기 발광 표시 장치가 고해상도화 될수록 픽셀의 좌우 너비가 점점 좁아져 구동 반도체층이 배치되는 공간이 제한되게 된다.
이와 관련하여 도 13의 본 발명의 비교예에 따른 구동 반도체층(112′)의 패턴을 도시한 것을 참조하여 설명한다. 만약, 도 13에 도시된 비교예와 같이 제1 영역(11′), 제2 영역(12′), 제3 영역(13′) 및 제4 영역(14′)의 너비(W1′, W2′, W3′, W4′)가 모두 동일하고, 구동 반도체층(112′)이 배치되는 공간이 좁은 경우 구동 소스 영역(112b′)으로부터 구동 드레인 영역(112c′)으로 흐르는 실제 전류의 경로는 P1이 아닌 P2와 같아져, 구동 범위가 넓어지는 효과가 줄어들게 된다.
구동 반도체층이 배치되는 공간이 더 좁아지는 경우, 이러한 감소 현상은 더욱 증가할 수 있다.
이러한 현상을 줄이기 위해, 구동 반도체층의 너비를 전체적으로 줄이는 경우에는 공정 산포가 크게 증가하여 표시 장치의 품질이 저하될 수 있다.
따라서, 구동 채널 영역의 전류 경로를 최대한으로 구현하고, 공정 산포를 줄이기 위하여, 본 발명의 실시예들에 따른 구동 반도체층의 구조를 제안한다.
도 4는 도 2의 VI 박스로 구획된 영역을 나타낸 것이고, 도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 구비된 구동 반도체층의 너비(width)에 따른 게이트 전압의 평균 구동 범위(driving range)와 산포를 나타낸 그래프이다.
도 4를 참조하면, 본 실시예의 구동 반도체층(112)은 제1 방향(X)으로 연장되는 제1 영역(11), 제1 영역(11)의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부(15), 일단이 제1 굴곡부(15)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(12), 제2 방향(Y)으로 연장되는 제3 영역(13), 제3 영역(13)의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부(16), 일단이 제2 굴곡부(16)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(14), 및 제2 영역(12)과 제3 영역(13)을 연결하는 연결부(17)를 포함하며, 제2 영역(12)과 제3 영역(13)의 너비(W2, W3)는 제1 영역(11)과 제4 영역(14)의 너비(W1, W4)보다 좁다.
구동 반도체층(112)은 구동 채널 영역(112a), 구동 소스 영역(112b), 및 구동 드레인 영역(112c)을 포함하며, 제4 영역(14)의 타단에 인접한 영역은 불순물이 도핑되어 있는 구동 소스 영역(112b)에 대응되고, 제1 영역(11)의 타단에 인접한 영역은 불순물이 도핑되어 있는 구동 드레인 영역(112c)에 대응될 수 있다. 따라서, 전류는 구동 소스 영역(112b)으로부터 구동 채널 영역(112a)을 거쳐 구동 드레인 영역(112c)으로 흐를 수 있다.
본 실시예의 구동 반도체층(112)의 구동 채널 영역(112a)은 'ㄹ'자 형태를 가지며, 좁은 공간에 전류가 지나가는 구동 채널 영역(112a)의 길이가 최대가 되도록 하여, 게이트 전압의 구동 범위를 증가시킬 수 있다.
상기 제1 방향(X)으로 연장되어 있는 제1 영역(11) 및 제4 영역(14)은 실질적으로 동일한 너비를 가질 수 있으며, 제2 방향(Y)으로 연장되어 있는 제2 영역(12) 및 제3 영역(13)은 실질적으로 동일한 너비를 가질 수 있으며, 제1 영역(11) 및 제4 영역(14)의 너비(W1, W4)는 제2 영역(12) 및 제3 영역(13)의 너비(W2, W3)보다 넓고, 제1 영역(11) 및 제4 영역(14)의 길이(L1, L4)는 제2 영역(12) 및 제3 영역(13)의 길이(L2, L3)보다 길 수 있다.
본 실시예의 구동 반도체층(112)은 제2 영역(12)과 제3 영역(13)을 연결하는 연결부(17)를 구비하며, 연결부(17)는 제1 방향(X)으로 연장된 영역을 포함할 수 있다. 즉, 제2 영역(12) 및 제3 영역(13)의 연장 방향과 연결부(17)의 연장 방향은 대략 수직일 수 있다.
상기 연결부(17)는 제1 영역(11) 및 제4 영역(14)과 실질적으로 동일한 너비(W5)를 가질 수 있다.
즉, 본 실시예의 구동 반도체층(112)은 제2 방향(Y)으로 연장된 영역의 너비가 좁게 형성되어 있으며, 이러한 구성을 통해 구동 채널 영역(112a)에 흐르는 실제 전류의 경로를 길게 할 수 있다. 도 9에 도시된 바와 같이, 전류는 굴곡부를 갖는 구동 채널 영역(112a)에서 구동 채널 영역(112a)의 중심선을 따라 이동하지 않으며 구획된 영역 내에서 최단 경로로 이동하려는 경향이 있다.
따라서, 본 실시예와 같이 제2 방향(Y)으로 연장된 영역을 좁게 형성함으로써, 전류가 제2 영역(12) 및 제3 영역(13)의 내측 가장자리를 따라 흘러 경로가 짧아지는 현상을 감소시킬 수 있으며, 연결부(17)의 연장 길이를 증가시킬 수 있다. 즉, 고해상도를 위해 정해진 공간 내에 구동 반도체층(112)이 배치되어야 하며, 이때 구동 반도체층(112)의 형태를 'ㄹ'자 형태로 구성하되, 일부 영역의 너비를 다른 영역에 비해 좁게 형성함으로써 게이트 전압의 구동 범위를 증가시킬 수 있다.
또한, 제2 영역(12) 및 제3 영역(13)은 제1 영역(11) 및 제4 영역(14)에 비해, 길이가 짧고, 굴곡을 구비하지 않으므로 제2 영역(12) 및 제3 영역(13)의 너비를 좁게 형성한다고 하더라도, 너비가 균일한 경우와 비교했을 때 공정 산포가 증가하는 현상을 최소화할 수 있다.
도 5를 참조하면, 가로축에 기재되어 있는 Case 1은 제1 영역, 제2 영역, 제3 영역, 및 제4 영역의 너비가 3 μm로 일정한 경우, Case 2는 제1 영역과 제4 영역의 너비는 3 μm이고, 제2 영역 및 제3 영역의 너비는 2 μm인 경우(B), Case 3은 제1 영역과 제4 영역의 너비는 3 μm이고, 제2 영역 및 제3 영역의 너비는 1.5 μm인 경우, Case 4는 제1 영역, 제2 영역, 제3 영역, 및 제4 영역의 너비가 2 μm로 일정한 경우를 나타낸다.
왼쪽 세로축은, 막대 그래프에 대응되며 게이트 전압의 평균 구동 범위[V]를 나타내고, 오른쪽 세로축은 선 그래프에 대응되며 공정 산포에 의한 구동 범위의 편차(deviation) [V]를 나타낸다.
즉, 본 실시예의 구동 반도체층(112)과 같이, 제2 영역(12) 및 제3 영역(13)의 너비를 좁게 형성한 경우, 구동 범위가 약 9%(Case 2) 및 약 14%(Case 3) 증가한 것을 확인할 수 있으며, 이에 비하여 산포는 거의 증가하지 않은 것을 확인할 수 있다.
이에 반해, 구동 반도체층의 전체 너비를 2 μm로 줄인 경우에, 구동 범위는 증가하지만, 너비 감소에 따른 공정 산포가 현저히 증가하여 표시 장치의 품질이 저하될 수 있다.
다시 도 4를 참조하면, 본 실시예의 유기 발광 표시 장치는 구동 반도체층(112)에 포함된 제1 영역(11)의 타단과 연결되는 제1 반도체 패턴(1112a)와, 제4 영역(14)의 타단과 연결되는 제2 반도체 패턴(1112b)를 포함할 수 있으며, 제1 반도체 패턴(1112a)과 제2 반도체 패턴(1112b)은 제2 방향(Y)으로 연장되어 있다.
즉, 반도체층(1112)은 구동 반도체층(112), 제1 반도체 패턴(1112a) 및 제2 반도체 패턴(1112b) 등을 포함하며, 제1 반도체 패턴(1112a) 및 제2 반도체 패턴(1112b)의 일 영역은 유기 발광 표시 장치에 포함된 다른 박막 트랜지스터, 예를 들면 스위칭 박막 트랜지스터 등의 반도체층이 될 수 있다.
반도체층(1112)을 형성할 때, 인접하는 라인은 최소 거리 이상으로 이격되도록 형성되어야 하며, 따라서, 제1 반도체 패턴(1112a)과 제2 반도체 패턴(1112b)에 의해 구동 반도체층(112)이 배치되는 공간이 정해질 수 있다.
구동 반도체층(112)이 배치되는 공간을 최대화시키기 위해, 제2 영역(12) 및 제3 영역(13)은, 제1 반도체 패턴(1112a)과 제3 영역(13) 사이의 거리(L5) 및 제2 반도체 패턴(1112b)과 제2 영역(12) 사이의 거리(L6)가 최소 거리가 되도록 배치될 수 있다. 즉, 제1 반도체 패턴(1112a)과 제3 영역(13) 사이의 거리(L5)와 제2 반도체 패턴(1112b)과 제2 영역(12) 사이의 거리(L6)은 동일할 수 있다.
최소 거리는 약 5 μm일 수 있으며, 상기 거리(L5)는 제1 반도체 패턴(1112a)의 구동 반도체층(112)이 배치된 방향과 반대 방향에 배치된 변과 제3 영역(13)의 외측변 사이의 거리를 의미하며, 상기 거리(L6)은 제2 반도체 패턴(1112b)의 구동 반도체층(112)이 배치된 방향과 반대 방향에 배치된 변과 제2 영역(12)의 외측변 사이의 거리를 의미한다.
상기 제1 굴곡부(15)는 제1 영역(11)의 일단에서 굴곡되어 방향을 전환하며, 제2 굴곡부(16)는 제3 영역(13)의 일단에서 굴곡되어 방향을 전환한다. 즉, 제1 굴곡부(15)는 제1 영역(11)과 제2 영역(12)을 연결하며, 제2 굴곡부(16)는 제3 영역(13)과 제4 영역(14)을 연결한다.
도 6은 도 4의 패턴을 제조하기 위한 포토 마스크이다.
도 6을 참조하면, 포토 마스크는 스위칭 반도체층에 대응하는 스위칭 개구 패턴(미도시) 및 스위칭 개구 패턴과 연결되며 구동 반도체층(112)에 대응하는 구동 개구 패턴(M112)을 포함한다. 도 6에서는 설명의 편의를 위하여 구동 개구 패턴(M112)만을 도시하였다.
상기 구동 개구 패턴(M112)은 제1 방향(X)으로 연장되는 제1 영역(M11), 제1 영역(M11)의 일단에 연결되고 방향을 전환하는 제1 코너부(M15), 일단이 제1 코너부(M15)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(M12), 제2 방향(Y)으로 연장되는 제3 영역(M13), 제3 영역(M13)의 일단에 연결되고 방향을 전환하는 제2 코너부(M16), 일단이 제2 코너부(M16)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(M14) 및 제2 영역(M12)과 제3 영역(M13)을 연결하는 연결부(M17)를 포함하며, 제2 영역(M12)의 너비(Wb) 및 제3 영역(M13)의 너비(Mc)는 제1 영역(M11)의 너비(Wa) 및 제4 영역(M14)의 너비(Wd)보다 좁다.
도 4의 구동 반도체층(112)과 비교하면, 구동 반도체층(112)의 제1 영역(11), 제2 영역(12), 제3 영역(13), 제4 영역(14), 제1 굴곡부(15), 제2 굴곡부(16), 및 연결부(17)는 각각 구동 개구 패턴(M112)의 제1 영역(M11), 제2 영역(M12), 제3 영역(M13), 제4 영역(M14), 제1 코너부(M15), 제2 코너부(M16), 및 연결부(M17)에 대응될 수 있다.
상기 제1 방향(X)으로 연장되어 있는 제1 영역(M11) 및 제4 영역(M14)은 실질적으로 동일한 너비를 가질 수 있으며, 제2 방향(Y)으로 연장되어 있는 제2 영역(M12) 및 제3 영역(M13)은 실질적으로 동일한 너비를 가질 수 있으며, 제1 영역(M11) 및 제4 영역(M14)의 너비(Wa, Wb)는 제2 영역(M12) 및 제3 영역(M13)의 너비(Wc, Wd)보다 넓고, 제1 영역(M11) 및 제4 영역(M14)의 길이(La, Ld)는 제2 영역(M12) 및 제3 영역(M13)의 길이(Lb, Lc)보다 길 수 있다.
여기서, 제1 영역(M11) 내지 제4 영역(M14)의 너비(Wa, Wb, Wc, Wd)는 각각 구동 반도체층(112)의 제1 영역(11) 내지 제4 영역(14)의 너비(W1, W2, W3, W4)에 대응되며, 패터닝 과정에서의 오차 범위 내에서 실질적으로 동일한 값을 가질 수 있다.
본 실시예의 구동 개구 패턴(M112)은 제2 영역(M12)과 제3 영역(M13)을 연결하는 연결부(M17)를 구비하며, 연결부(M17)는 제1 방향(X)으로 연장된 영역을 포함할 수 있다. 즉, 제2 영역(M12) 및 제3 영역(M13)의 연장 방향과 연결부(M17)의 연장 방향은 대략 수직일 수 있다.
상기 연결부(M17)는 제1 영역(M11) 및 제4 영역(M14)과 실질적으로 동일한 너비(We)를 가질 수 있다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이고, 도 8은 도 7의 패턴을 제조하기 위한 포토 마스크이다.
도 7을 참조하면, 본 실시예의 구동 반도체층(212)은 제1 방향(X)으로 연장되는 제1 영역(21), 제1 영역(21)의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부(25), 일단이 제1 굴곡부(25)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(22), 제2 방향(Y)으로 연장되는 제3 영역(23), 제3 영역(23)의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부(26), 일단이 제2 굴곡부(26)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(24), 및 제2 영역(22)과 제3 영역(23)을 연결하는 연결부(27)를 포함하며, 제2 영역(22)과 제3 영역(23)의 너비(W2, W3)는 제1 영역(21)과 제4 영역(24)의 너비(W1, W4)보다 좁다.
본 실시예의 구동 반도체층(212)은 제1 굴곡부(25) 및 제2 굴곡부(26)의 구성에 있어서, 도 4의 구동 반도체층(112)과 차이가 있다.
즉, 상기 제1 굴곡부(25) 및 제2 굴곡부(26)는 각각 외측 코너(25a, 26a) 및 외측 코너(25a, 26a)에 대응하는 내측 코너(25b, 26b)를 포함하며, 외측 코너(25a, 26a)의 곡률 반경(ra)는 내측 코너(25b, 26b)의 곡률 반경(rb)보다 크다.
곡률 반경은 곡면이나 곡선의 만곡의 정도를 나타낸 것으로, 곡률 반경이 클수록 만곡이 완만한 것을 의미한다. 따라서, 제1 굴곡부(25) 및 제2 굴곡부(26)의 외측 코너(25a, 26a)는 내측 코너(25b, 26b)보다 완만한 곡선 형태로 형성된다.
본 실시예의 구동 반도체층(212)의 제1 굴곡부(25)와 제2 굴곡부(26)의 외측 코너(25a, 26a)를 완만하게 형성함으로써, 구동 반도체층(212)의 제조 과정에서 발생할 수 있는 산포 및 오차를 줄일 수 있다. 또한, 구동 채널 영역(212a)에 포함된 제1 굴곡부(25) 및 제2 굴곡부(26)에 흐르는 전류는 내측 코너(25b, 26b) 방향으로 치우쳐 흐르므로, 전류가 흐르지 않는 공간을 제거함으로써, 공간을 효율적으로 이용할 수 있다.
도 8은 도 7의 구동 반도체층(212)을 형성하기 위한 포토 마스크이다.
상기 포토 마스크의 구동 개구 패턴(M112)은 제1 방향(X)으로 연장되는 제1 영역(M21), 제1 영역(M21)의 일단에 연결되고 방향을 전환하는 제1 코너부(M25), 일단이 제1 코너부(M25)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(M22), 제2 방향(Y)으로 연장되는 제3 영역(M23), 제3 영역(M23)의 일단에 연결되고 방향을 전환하는 제2 코너부(M26), 일단이 제2 코너부(M26)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(M24) 및 제2 영역(M22)과 제3 영역(M23)을 연결하는 연결부(M27)를 포함하며, 제2 영역(M22)의 너비(Wb) 및 제3 영역(M23)의 너비(Mc)는 제1 영역(M21)의 너비(Wa) 및 제4 영역(M24)의 너비(Wd)보다 좁다.
본 실시예의 구동 개구 패턴(M212)은 제1 코너부(M25) 및 제2 코너부(M26)의 구성에 있어서, 도 6의 구동 개구 패턴(M112)과 차이가 있다. 즉, 제1 코너부(M25) 및 제2 코너부(M26)는 외측 코너(M25a, M26a)와 외측 코너(M25a, M26a)에 대응하는 내측 코너(M25b, M26b)를 포함하며, 외측 코너(M25a, M26a)는 챔퍼링(chamfering)되어 있을 수 있다.
챔퍼링이랑, 가장자리 또는 코너를 비스듬하게 깍아내서 사면 또는 둥그런 모양으로 만드는 것을 의미한다.
본 실시예의 구동 개구 패턴(M212)의 외측 코너(M25a, M26a)를 챔퍼링함으로써, 구동 개구 패턴(M212)를 이용하여 제조되는 도 7의 구동 반도체층(112)의 외측 코너(25a, 26b)의 곡선을 완만하게 형성할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이고, 도 10은 도 9의 패턴을 제조하기 위한 포토 마스크이다.
도 9를 참조하면, 본 실시예의 구동 반도체층(312)은 제1 방향(X)으로 연장되는 제1 영역(31), 제1 영역(31)의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부(35), 일단이 제1 굴곡부(35)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(32), 제2 방향(Y)으로 연장되는 제3 영역(33), 제3 영역(33)의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부(36), 일단이 제2 굴곡부(36)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(34), 및 제2 영역(32)과 제3 영역(33)을 연결하는 연결부(37)를 포함하며, 제2 영역(32)과 제3 영역(33)의 너비(W2, W3)는 제1 영역(31)과 제4 영역(34)의 너비(W1, W4)보다 좁다.
본 실시예의 구동 반도체층(412)은 연결부(37)의 구성에 있어서, 도 4의 구동 반도체층(112)과 차이가 있다.
즉, 상기 제2 영역(32) 및 제3 영역(33)의 너비(W2, W3)는 실질적으로 동일할 수 있으며, 연결부(37)의 너비(W5)는 제2 영역(32) 및 제3 영역(33)의 너비(W2, W3)와 실질적으로 동일할 수 있다.
상기 연결부(37)의 너비(W5)를 좁게 형성함으로써, 구동 반도체층(312)의 구동 채널 영역(312a)에 흐르는 실제 전류가, 넓은 너비를 가진 연결부에서 최단 경로를 통해 흐르는 현상을 방지하여 전류의 이동 경로를 더욱 증가시킬 수 있다.
도 10은 도 9의 구동 반도체층(312)을 형성하기 위한 포토 마스크이다.
상기 포토 마스크의 구동 개구 패턴(M312)은 제1 방향(X)으로 연장되는 제1 영역(M31), 제1 영역(M31)의 일단에 연결되고 방향을 전환하는 제1 코너부(M35), 일단이 제1 코너부(M35)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(M32), 제2 방향(Y)으로 연장되는 제3 영역(M33), 제3 영역(M33)의 일단에 연결되고 방향을 전환하는 제2 코너부(M36), 일단이 제2 코너부(M36)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(M34) 및 제2 영역(M32)과 제3 영역(M33)을 연결하는 연결부(M37)를 포함하며, 제2 영역(M32)의 너비(Wb) 및 제3 영역(M33)의 너비(Mc)는 제1 영역(M31)의 너비(Wa) 및 제4 영역(M34)의 너비(Wd)보다 좁다.
상기 제2 영역(M32) 및 제3 영역(M33)의 너비(Wb, Wc)는 실질적으로 동일할 수 있으며, 연결부(M37)의 너비(We)는 제2 영역(M32) 및 제3 영역(M33)의 너비(W2, W3)와 실질적으로 동일할 수 있다.
상기 연결부(M37)의 너비(We)는 도 9의 구동 반도체층(312)에 포함된 연결부(37)의 너비(W5)에 대응되며, 공정 오차 범위 내에서 동일한 값을 가질 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이고, 도 12는 도 11의 패턴을 제조하기 위한 포토 마스크이다.
도 11을 참조하면, 본 실시예의 구동 반도체층(412)은 제1 방향(X)으로 연장되는 제1 영역(41), 제1 영역(41)의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부(45), 일단이 제1 굴곡부(45)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(42), 제2 방향(Y)으로 연장되는 제3 영역(43), 제3 영역(43)의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부(46), 일단이 제2 굴곡부(46)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(44), 및 제2 영역(42)과 제3 영역(43)을 연결하는 연결부(47)를 포함하며, 제2 영역(42)과 제3 영역(43)의 너비(W2, W3)는 제1 영역(41)과 제4 영역(44)의 너비(W1, W4)보다 좁다.
본 실시예의 구동 반도체층(412)은 연결부(47)의 구성에 있어서, 도 4의 구동 반도체층(112)과 차이가 있으며, 연결부(47)는 제2 영역(42) 및 제3 영역(43)과 각각 둔각을 이루도록 연장될 수 있다.
즉, 연결부(47)는 직선부를 포함하며, 직선부의 중심축은 제2 영역(42)의 중심축과 둔각을 이루는 동시에, 제3 영역(43)의 중심축과도 둔각을 이루도록 구비된다. 따라서, 연결부(47)는 제2 방향(Y)에 대하여 비스듬하게 사선 형태로 배치되어 제2 영역(42)과 제3 영역(43)을 연결한다.
본 실시예의 구동 반도체층(412)은, 제1 방향(X)으로는 좁게 구획된 구동 반도체층(412)이 배치되는 공간이, 제2 방향(Y)으로 어느 정도 여유가 있는 경우에, 구동 반도체층(412)의 구동 채널 영역(412a)의 길이를 충분히 확보하여, 게이트 전극의 구동 범위를 증가시키는 데 적합하며, 제2 영역(42)과 연결부(47)가 연결되는 부분 및 제3 영역(43)과 연결부(47)가 연결되는 부분의 곡선이 완만해서, 공정 산포 및 오차를 줄일 수 있다.
도 12는 도 11의 구동 반도체층(412)을 형성하기 위한 포토 마스크이다.
상기 포토 마스크의 구동 개구 패턴(M412)은 제1 방향(X)으로 연장되는 제1 영역(M41), 제1 영역(M41)의 일단에 연결되고 방향을 전환하는 제1 코너부(M45), 일단이 제1 코너부(M45)에 연결되고 제2 방향(Y)으로 연장되는 제2 영역(M42), 제2 방향(Y)으로 연장되는 제3 영역(M43), 제3 영역(M43)의 일단에 연결되고 방향을 전환하는 제2 코너부(M46), 일단이 제2 코너부(M46)에 연결되고 제1 방향(X)으로 연장되는 제4 영역(M44) 및 제2 영역(M42)과 제3 영역(M43)을 연결하는 연결부(M47)를 포함하며, 제2 영역(M42)의 너비(Wb) 및 제3 영역(M43)의 너비(Mc)는 제1 영역(M41)의 너비(Wa) 및 제4 영역(M44)의 너비(Wd)보다 좁다.
상기 연결부(M47)는 제2 영역(M42) 및 제3 영역(M43)과 각각 둔각을 갖도록 연장될 수 있으며, 제1 방향(X)으로 한정된 공간에서 보다 긴 구동 채널 길이를 확보하는 데 적합하다.
도 13은 본 발명의 비교예에 따른 구동 반도체층을 도시한 것이다.
도 13을 참조하면, 비교예에 따른 구동 반도체층(112′)은 제1 방향(X)으로 연장되는 제1 영역(11′), 제2 방향(Y)으로 연장되는 제2 영역(13′), 제2 방향(Y)으로 연장되는 제3 영역(13′) 및 제1 방향(X)으로 연장되는 제4 영역(14′)을 포함하며, 제1 영역(11′), 제2 영역(12′), 제3 영역(13′) 및 제4 영역(14′) 각각의 너비(W1′, W2′, W3′, W4′)는 실질적으로 동일하다.
상기 구동 반도체층(112′)은 길이가 긴 구동 채널 영역을 갖도록 'ㄹ'자 형태로 형성된다. 그러나, 구동 반도체층(112′)이 배치되는 공간이 좁은 경우 실제 전류의 경로는 P1이 아닌 P2와 같아져, 구동 범위가 넓어지는 효과가 줄어들게 된다.
구동 반도체층이 배치되는 공간이 더 좁아지는 경우, 이러한 감소 현상은 더욱 증가할 수 있다.
이러한 현상을 줄이기 위해, 구동 반도체층의 너비를 전체적으로 줄이는 경우에는 도 5에서 설명한 바와 같이 공정 산포가 크게 증가하여 표시 장치의 품질이 저하될 수 있다.
그러나 도 4, 도 7, 도 9, 및 도 11에 도시된 본 발명의 실시예들에 의하면, 제2 방향(Y)으로 연장된 영역의 너비를 감소시킴으로써, 실제 전류의 경로를 길게 하여 게이트 전압의 구동 범위를 증가시키고, 공정 산포를 줄일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
112, 212, 312, 412: 구동 반도체층
112a, 212a, 312a, 412a: 구동 채널 영역
112b: 구동 소스 영역 112c: 구동 드레인 영역
114: 구동 게이트 전극, 제1 커패시터 전극
115: 제2 절연층 116: 제2 커패시터 전극
120: 제1 전극 121: 유기 발광층
122: 제2 전극 1112: 반도체층
1112a: 제1 반도체 패턴 1112b: 제2 반도체 패턴
11, 21, 31, 41: 제1 영역 12, 22, 32, 42: 제2 영역
13, 23, 33, 43: 제3 영역 14, 24, 34, 44: 제4 영역
15, 25, 35, 45: 제1 굴곡부 25a, 26a: 외측 코너
25b, 26b: 내측 코너 16, 26, 36, 46: 제2 굴곡부
17, 27, 37, 47: 연결부
M112, M212, M312, M412: 구동 개구 패턴
M11, M21, M31, M41: 구동 개구 패턴의 제1 영역
M12, M22, M32, M42: 구동 개구 패턴의 제2 영역
M13, M23, M33, M43: 구동 개구 패턴의 제3 영역
M14, M24, M34, M44: 구동 개구 패턴의 제4 영역
M15, M25, M35, M45: 구동 개구 패턴의 제1 코너부
M16, M26, M36, M46: 구동 개구 패턴의 제2 코너부
M17, M27, M37, M47: 구동 개구 패턴의 연결부

Claims (20)

  1. 기판 상에 배치되며, 스캔선 및 데이터선과 연결된 스위칭 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터와 전기적으로 연결된 구동 박막 트랜지스터; 및
    상기 구동 박막 트랜지스터와 전기적으로 연결된 표시 소자;
    를 포함하며,
    상기 구동 박막 트랜지스터의 구동 반도체층은,구동 채널 영역, 구동 소스 영역 및 구동 드레인 영역을 포함하며,
    상기 구동 채널 영역은,
    제1 방향으로 연장되는 제1 영역;
    상기 제1 영역의 일단에서 굴곡되어 방향을 전환하는 제1 굴곡부;
    일단이 상기 제1 굴곡부에 연결되고, 제2 방향으로 연장되는 제2 영역;
    상기 제2 방향으로 연장되는 제3 영역;
    상기 제3 영역의 일단에서 굴곡되어 방향을 전환하는 제2 굴곡부;
    일단이 상기 제2 굴곡부에 연결되고, 상기 제1 방향으로 연장되는 제4 영역; 및
    상기 제2 영역과 상기 제3 영역을 연결하는 연결부;
    를 포함하며,
    상기 구동 소스 영역 및 상기 구동 드레인 영역 중 하나는 상기 제1 영역의 타단에 연결되고, 상기 구동 소스 영역 및 상기 구동 드레인 영역 중 나머지 하나는 상기 제4 영역의 타단에 연결되며,
    상기 제2 영역 및 상기 제3 영역의 너비는 상기 제1 영역 및 상기 제4 영역의 너비보다 좁은, 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 영역 및 상기 제4 영역의 너비는 실질적으로 동일한, 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 영역 및 상기 제3 영역의 너비는 실질적으로 동일한, 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 연결부는 상기 제1 방향으로 연장된 영역을 포함하는, 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 연결부는 상기 제2 영역 및 상기 제3 영역과 각각 둔각을 이루도록 연장되는, 유기 발광 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 굴곡부 및 상기 제2 굴곡부는 외측 코너 및 상기 외측 코너에 대응하는 내측 코너를 포함하며, 상기 외측 코너의 곡률 반경은 상기 내측 코너의 곡률 반경보다 큰, 유기 발광 표시 장치.
  7. 제2 항에 있어서,
    상기 연결부의 너비는 상기 제1 영역 및 상기 제4 영역의 너비와 실질적으로 동일한, 유기 발광 표시 장치.
  8. 제3 항에 있어서,
    상기 연결부의 너비는 상기 제2 영역 및 상기 제3 영역의 너비와 실질적으로 동일한, 유기 발광 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 영역 및 상기 제4 영역의 길이는, 상기 제2 영역 및 상기 제3 영역의 길이보다 긴, 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 영역의 상기 일단과 대향하는 타단에 연결되고, 상기 제2 방향으로 연장되는 제1 반도체 패턴과, 상기 제4 영역의 상기 일단과 대향하는 타단에 연결되고, 상기 제2 방향으로 연장되는 제2 반도체 패턴을 더 포함하는, 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 반도체 패턴과 상기 제3 영역 사이의 거리, 상기 제2 반도체 패턴과 상기 제2 영역 사이의 거리는 실질적으로 동일한, 유기 발광 표시 장치.
  12. 제1 항에 있어서,
    상기 구동 반도체층을 덮도록 상기 기판 상에 구비된 제1 절연막; 및
    상기 제1 절연막 상에 구비되며, 상기 구동 반도체층과 중첩하는 커패시터;를 더 포함하는, 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 커패시터는,
    상기 제1 절연막 상에 구비되며 상기 구동 반도체층과 중첩하고 구동 게이트 전극의 기능을 겸비하는 제1 커패시터 전극;
    상기 제1 커패시터 전극을 덮는 제2 절연막; 및
    상기 제2 절연막 상에 형성되며 상기 제1 커패시터 전극과 중첩되는 제2 커패시터 전극;
    을 포함하는, 유기 발광 표시 장치.
  14. 제1 항에 있어서,
    상기 표시 소자는, 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 개재된 유기 발광층을 포함하는 유기 발광 소자인 유기 발광 표시 장치.
  15. 스위칭 반도체층에 대응하는 스위칭 개구 패턴; 및
    상기 스위칭 개구 패턴과 연결되며 구동 반도체층에 대응하는 구동 개구 패턴;
    을 포함하며,
    상기 구동 개구 패턴은,
    제1 방향으로 연장되는 제1 영역;
    상기 제1 영역의 일단에 연결되고 방향을 전환하는 제1 코너부;
    일단이 상기 제1 코너부에 연결되고, 제2 방향으로 연장되는 제2 영역;
    상기 제2 방향으로 연장되는 제3 영역;
    상기 제3 영역의 일단에 연결되고 방향을 전환하는 제2 코너부;
    일단이 상기 제2 코너부에 연결되고, 상기 제1 방향으로 연장되는 제4 영역; 및
    상기 제2 영역과 상기 제3 영역을 연결하는 연결부;
    를 포함하며,
    상기 제1 영역의 타단 및 상기 제4 영역의 타단에서 상기 제2 방향으로 개구가 연장되고, 상기 제2 영역 및 상기 제3 영역의 너비는 상기 제1 영역 및 상기 제4 영역의 너비보다 좁은, 유기 발광 표시 장치 제조용 포토 마스크.
  16. 제15 항에 있어서,
    상기 연결부는 상기 제1 방향으로 연장된 영역을 포함하는, 유기 발광 표시 장치 제조용 포토 마스크.
  17. 제15 항에 있어서,
    상기 연결부는 상기 제2 영역 및 상기 제3 영역과 각각 둔각을 이루도록 연장되는, 유기 발광 표시 장치 제조용 포토 마스크.
  18. 제15 항에 있어서,
    상기 제1 코너부 및 상기 제2 코너부는 외측 코너 및 상기 외측 코너에 대응하는 내측 코너를 포함하며, 상기 외측 코너는 챔퍼링(chamfering)된, 유기 발광 표시 장치 제조용 포토 마스크.
  19. 제15 항에 있어서,
    상기 제2 영역 및 상기 제3 영역의 너비는 실질적으로 동일한, 유기 발광 표시 장치 제조용 포토 마스크.
  20. 제19 항에 있어서,
    상기 연결부의 너비는 상기 제2 영역 및 상기 제3 영역의 너비와 실질적으로 동일한, 유기 발광 표시 장치 제조용 포토 마스크.
KR1020130107505A 2013-09-06 2013-09-06 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크 KR102140302B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130107505A KR102140302B1 (ko) 2013-09-06 2013-09-06 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US14/314,332 US9373670B2 (en) 2013-09-06 2014-06-25 Organic light-emitting display apparatus and photomask for manufacturing the same
KR1020200093300A KR102259195B1 (ko) 2013-09-06 2020-07-27 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130107505A KR102140302B1 (ko) 2013-09-06 2013-09-06 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200093300A Division KR102259195B1 (ko) 2013-09-06 2020-07-27 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Publications (2)

Publication Number Publication Date
KR20150028628A KR20150028628A (ko) 2015-03-16
KR102140302B1 true KR102140302B1 (ko) 2020-08-03

Family

ID=52624642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130107505A KR102140302B1 (ko) 2013-09-06 2013-09-06 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Country Status (2)

Country Link
US (1) US9373670B2 (ko)
KR (1) KR102140302B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170125160A (ko) 2016-05-03 2017-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180038600A (ko) 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
US11232949B2 (en) * 2018-06-28 2022-01-25 Wuhan Tianma Micro-Electronics Co., Ltd. Display device
JP7179508B2 (ja) * 2018-06-28 2022-11-29 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
US11222904B2 (en) 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
KR20200116582A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치, 포토 마스크 및 표시 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754841B2 (ja) 2004-02-13 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7371625B2 (en) 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
KR100622227B1 (ko) * 2004-10-13 2006-09-19 삼성에스디아이 주식회사 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치
KR100606969B1 (ko) 2004-12-30 2006-08-01 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
KR100696522B1 (ko) * 2005-05-28 2007-03-19 삼성에스디아이 주식회사 평판표시장치
KR101176540B1 (ko) 2005-12-02 2012-08-24 삼성전자주식회사 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
TWI328879B (en) * 2006-11-30 2010-08-11 Au Optronics Corp Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus
KR101484951B1 (ko) 2008-12-17 2015-01-21 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치
JP5600255B2 (ja) 2010-01-12 2014-10-01 株式会社ジャパンディスプレイ 表示装置、スイッチング回路および電界効果トランジスタ
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102049444B1 (ko) 2013-05-10 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법

Also Published As

Publication number Publication date
US9373670B2 (en) 2016-06-21
KR20150028628A (ko) 2015-03-16
US20150069348A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
KR102140302B1 (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102049444B1 (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102103960B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
JP6608475B2 (ja) Ｔｆｔアレイ基板
US10686018B2 (en) Display device and manufacturing method thereof
KR102038076B1 (ko) 유기 발광 표시 장치
KR101959018B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6573635B2 (ja) 有機発光ダイオードアレイ基板、その製造方法、及び関連表示装置
KR20170125160A (ko) 유기 발광 표시 장치
US10734456B2 (en) Display panel and manufacturing method thereof, and display apparatus
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
CN108231837B (zh) 显示装置
JP6552161B2 (ja) 薄膜トランジスタアレイ基板、それを含む表示装置
US9437617B2 (en) Display apparatus
KR102259195B1 (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102233938B1 (ko) 표시 장치
US20210202611A1 (en) Display panel
KR20190132621A (ko) 유기 발광 표시 장치
KR102662726B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102199221B1 (ko) 유기 발광 표시 장치
KR20140080598A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR102103963B1 (ko) 유기발광표시장치
KR20190133122A (ko) 유기 발광 표시 장치
KR102516060B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20230137937A1 (en) Pixel circuit and driving method thereof, display substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant