KR102662726B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102662726B1
KR102662726B1 KR1020190072844A KR20190072844A KR102662726B1 KR 102662726 B1 KR102662726 B1 KR 102662726B1 KR 1020190072844 A KR1020190072844 A KR 1020190072844A KR 20190072844 A KR20190072844 A KR 20190072844A KR 102662726 B1 KR102662726 B1 KR 102662726B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
transistor
insulating film
light emitting
Prior art date
Application number
KR1020190072844A
Other languages
English (en)
Other versions
KR20200145890A (ko
Inventor
문상호
유춘기
김태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190072844A priority Critical patent/KR102662726B1/ko
Priority to US16/848,481 priority patent/US11462601B2/en
Priority to CN202010559023.1A priority patent/CN112117305A/zh
Publication of KR20200145890A publication Critical patent/KR20200145890A/ko
Priority to US17/899,554 priority patent/US20220415984A1/en
Application granted granted Critical
Publication of KR102662726B1 publication Critical patent/KR102662726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판 위에 형성되어 있는 반도체층; 상기 반도체층을 덮도록 형성되어 있는 제1 절연막; 상기 제1 절연막 위에 형성되어 있는 제1 도전층; 상기 제1 도전층을 덮도록 형성되어 있는 제2 절연막; 상기 제2 절연막 위에 형성되어 있는 제2 도전층; 상기 제2 도전층을 덮도록 형성되어 있는 제3 절연막; 상기 제3 절연막 위에 형성되어 있는 제3 도전층; 상기 제3 도전층을 덮도록 형성되어 있는 제1 유기층; 및 상기 제1 유기층 위에 형성되어 있는 제4 도전층을 포함하고, 상기 제4 도전층은 하부층, 중간층 및 상부층을 포함하며, 상기 하부층은 상기 제1 유기층 및 상기 중간층 사이에 형성되어 있으며, 투명 전도성 산화막으로 이루어진다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 다중층 구조를 가지는 전극을 포함하는 유기 발광 표시 장치 및 제조 방법에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
유기 발광 표시 장치는 액정 표시 장치에 비하여 화소 구조가 복잡하며, 많은 마스크를 사용하여 전극을 형성하고 있다.
이 때, 유기층 위에 전극을 형성하는 경우, 건식 식각 공정에서 식각용 가스와 반응하여 발생하는 유기층의 파티클로 인해 기판이 오염되고, 수율이 하락하는 경우가 있다.
실시예들은 유기층 위에 전극을 형성하는 경우, 건식 식각 공정에서 유기층의 노출된 부분이 식각용 가스와 반응하여 파티클이 발생하는 것을 방지할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
일 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판 위에 형성되어 있는 반도체층; 상기 반도체층을 덮도록 형성되어 있는 제1 절연막; 상기 제1 절연막 위에 형성되어 있는 제1 도전층; 상기 제1 도전층을 덮도록 형성되어 있는 제2 절연막; 상기 제2 절연막 위에 형성되어 있는 제2 도전층; 상기 제2 도전층을 덮도록 형성되어 있는 제3 절연막; 상기 제3 절연막 위에 형성되어 있는 제3 도전층; 상기 제3 도전층을 덮도록 형성되어 있는 제1 유기층; 및 상기 제1 유기층 위에 형성되어 있는 제4 도전층을 포함하고, 상기 제4 도전층은 하부층, 중간층 및 상부층을 포함하며, 상기 하부층은 상기 제1 유기층 및 상기 중간층 사이에 형성되어 있으며, 투명 전도성 산화막으로 이루어진다.
상기 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide)일 수 있다.
상기 중간층은 알루미늄(Al)으로 이루어지고, 상기 상부층은 티타늄(Ti)으로 이루어질 수 있다.
상기 중간층 또는 상기 상부층은 질화 티타늄(TiN)으로 이루어진 층을 더 포함할 수 있다.
상기 중간층은 상기 알루미늄 및 상기 하부층 사이에 질화 티타늄으로 이루어진 층을 포함하고, 상기 상부층은 상기 티타늄 및 상기 티타늄 위에 질화 티타늄으로 이루어진 층을 포함할 수 있다.
제4 도전층을 덮도록 형성되어 있는 제2 유기층; 및 제2 유기층 위에 형성되어 있는 애노드 전극을 포함할 수 있다.
상기 기판 위에 형성되어 있는 구동 트랜지스터를 포함하고, 상기 구동 트랜지스터는 상기 반도체층에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 제1 반도체를 포함하고, 상기 제1 도전층에 형성되는 구동 게이트 전극을 포함하며, 상기 제1 반도체의 소스 영역과 연결된 소스 전극 및 드레인 영역과 연결된 드레인 전극을 포함할 수 있다.
상기 구동 트랜지스터의 소스 전극에 데이터 전압을 전달하는 제2 박막 트랜지스터; 및 상기 구동 트랜지스터의 드레인 전극을 초기화시키는 제3 박막 트랜지스터를 더 포함할 수 있다.
상기 제4 도전층은 상기 제2 박막 트랜지스터에 데이터 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 데이터선, 상기 구동 트랜지스터에 구동 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 구동 전압선, 및 상기 제3 박막 트랜지스터에 초기화 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 초기화 전압선을 포함할 수 있다.
상기 반도체층은 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 초기화 전압을 상기 제2 방향으로 전달하는 가로 초기화 전압선을 포함할 수 있다.
상기 제2 도전층은 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 구동 전압을 상기 제2 방향으로 전달하는 가로 구동 전압선, 및 상기 가로 구동 전압선과 나란한 제1 방향으로 형성되는 리페어선을 포함하고, 상기 리페어선은 상기 가로 구동 전압선의 일 부분과 평면상 중첩할 수 있다.
상기 제1 도전층은 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 발광 제어 신호를 전달하는 발광 제어 신호선을 포함할 수 있다.
상기 제3 도전층은 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터에 스캔 신호를 전달하는 스캔선, 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 스캔 전단 신호를 전달하는 전단 스캔선, 및 평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 바이패스 신호를 전달하는 바이패스 제어선을 포함할 수 있다.
일 실시예에 따른 유기 발광 표시 장치의 제조 방벙은 기판을 준비하는 단계; 상기 기판에 무기 절연막을 형성하는 단계; 상기 무기 절연막 위에 제3 도전층을 형성하는 단계; 상기 제3 도전층 위에 제1 유기층을 형성하는 단계; 및 상기 제1 유기층 위에 제4 도전층을 형성하는 단계를 포함하고, 상기 제4 도전층을 형성하는 단계는 건식 식각 공정 및 습식 식각 공정을 포함한다.
상기 제4 도전층을 형성하는 단계는 상기 제1 유기층 위에 투명 전도성 산화막을 형성하는 단계; 및 상기 투명 전도성 산화막 위에 복수의 금속층을 형성하는 단계를 포함할 수 있다.
상기 복수의 금속층은 건식 공정에 의해 식각되어, 상기 제4 도전층의 중간층 및 상부층을 형성할 수 있다.
상기 복수의 금속층은 알루미늄, 티타늄 또는 질화 티타늄으로 이루어지며, 상기 중간층은 상기 알루미늄을 포함하고, 상기 상부층은 상기 티타늄 또는 상기 질화 티타늄을 포함할 수 있다.
상기 투명 전도성 산화막은 습식 공정에 의해 식각되어, 상기 제4 도전층의 하부층을 형성할 수 있다.
상기 투명 전도성 산화막은 (Indium Tin Oxide), IZO(Indium Zinc Oxide) IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide)으로 이루어지며, 상기 하부층은 ITO, IZO, IGZO 또는 ITZO을 포함할 수 있다.
상기 기판을 준비하는 단계 및 상기 기판에 무기 절연막을 형성하는 단계 사이에는, 상기 기판 위에 반도체층을 형성하는 단계; 상기 반도체층 위에 제1 절연막을 형성하는 단계; 상기 제1 절연막 위에 제1 도전층을 형성하는 단계; 및 상기 제1 도전층 위에 제2 절연막을 형성하는 단계를 더 포함하고, 상기 무기 절연막은 상기 제2 절연막 위에 형성할 수 있다.
실시예들에 따르면, 유기층과 금속층 사이에 투명 전도성 산화막을 형성하여, 습식 식각 공정을 추가함으로써, 유기층의 노출된 부분이 식각용 가스와 반응하여 파티클이 발생하는 것을 방지할 수 있고, 수율을 향상시킬 수 있다.
또한, 제1 유기층 위에 형성되는 제2 소스 드레인 도전층이 삼중층 이상의 구조로 형성되고, 하부층에 투명 전도성 산화막을 포함함으로써, 수율을 향상시킬 수 있다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 개략적인 단면도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 제조 순서를 도시한 도면이다.
도 3 내지 도 6은 일 실시예에 따른 유기 발광 표시 장치의 제조 공정 중 제2 소스 드레인 도전층의 제조 순서를 상세하게 구분하여 도시한 단면도이다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따른 효과를 나타낸 그래프이다.
도 8 내지 도 10은 일 실시예에 따른 유기 발광 표시 장치의 다중층 전극을 간략히 도시한 것이다.
도 11은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 회로도이다.
도 12는 일 실시예에 따른 유기 발광 표시 장치의 화소의 배치도이다.
도 13은 도 12의 XIII-XIII'선을 따라 자른 단면도이다.
도 14는 도 12의 XIV-XIV'선을 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 먼저 도 1을 참고하여 일 실시예에 따른 유기 발광 표시 장치에 대해 살펴본다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 개략적인 단면도이다.
도 1을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 기판(110), 반도체층(130), 제1 게이트 절연막(111), 제1 게이트 도전층(155, 150), 제2 게이트 절연막(112), 제2 게이트 도전층(126), 층간 절연막(113), 제1 소스 드레인 도전층(165, 167), 제1 유기층(175), 제2 소스 드레인 도전층(174, 170) 및 제2 유기층(180), 애노드 전극(191), 유기 발광층(360), 캐소드 전극(270) 및 격벽(370)을 포함한다. 여기서, 제1 게이트 도전층은 제1 도전층, 제2 게이트 도전층은 제2 도전층, 제1 소스 드레인 도전층은 제3 도전층, 제2 소스 드레인 도전층은 제4 도전층이라 하고, 제1 게이트 절연막은 제1 절연막, 제2 게이트 절연막은 제2 절연막, 층간 절연막은 제3 절연막이라 한다. 애노드 전극(191), 유기 발광층(360) 및 캐소드 전극(270)은 유기 발광 다이오드(OLED)를 구성한다.
기판(110)은 복수의 화소가 위치하여 화상이 표시되는 표시 영역(DA) 및 화소에 신호를 인가하는 배선이 위치하는 배선 영역(LA)을 포함한다. 기판(110)은 유리 또는 플라스틱이나 폴리 이미드(PI)로 이루어질 수 있다.
기판(110) 위에는 반도체층(130)이 형성되어 있다. 반도체층(130)은 산화물 반도체로 형성되어 있으며, 채널 영역, 소스 영역 및 드레인 영역을 포함한다. 여기서, 표시 영역(DA)에 형성된 반도체층(130)은 제1 반도체에 해당한다.
반도체층(130)은 제1 게이트 절연막(111)에 의해 덮여 있다. 제1 게이트 절연막(111)은 무기 절연막으로 형성되며, 산질화 규소(SiOx) 또는 질화 규소(SiNx)로 이루어질 수 있다.
제1 게이트 절연막(111) 위에는 제1 게이트 도전층(155, 150)이 형성되어 있다. 제1 게이트 도전층(155, 150)은 구동 게이트 전극(155) 및 게이트 신호선(150)을 포함한다. 구동 게이트 전극(155)은 제1 반도체의 채널 영역과 중첩하는 위치에 형성되어 있고, 게이트 신호선(150)은 배선 영역(LA)에 형성되어 있다. 구동 게이트 전극(155)은 금속 물질로 형성되어 있으며, 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 등으로 이루어질 수 있다.
제1 게이트 도전층(155, 150)은 제2 게이트 절연막(112)에 의해 덮여 있다. 제2 게이트 절연막(112)은 무기 절연막으로 형성되며, 산질화 규소(SiOx) 또는 질화 규소(SiNx)로 이루어질 수 있다.
제2 게이트 절연막(112) 위에는 제2 게이트 도전층(126)이 형성되어 있다. 제2 게이트 도전층(126)은 유지 전극(126)을 포함한다. 유지 전극(126)은 구동 게이트 전극(155)과 중첩하는 위치에 형성되어 있으며, 구동 게이트 전극(155)과 함께 하나의 유지 커패시터를 구성한다.
제2 게이트 도전층(126)은 층간 절연막(113)으로 덮여 있다. 층간 절연막(113)도 산질화 규소(SiOx) 또는 질화 규소(SiNx)로 이루어지는 무기 절연막으로 형성된다.
층간 절연막(113)에는 제1 반도체(132)의 소스 영역 및 드레인 영역을 노출시키는 오프닝(41, 42)이 형성되어 있다. 또한, 제1 게이트 절연막(111) 및 제2 게이트 절연막(112)에도 소스 영역 및 드레인 영역을 노출시키는 오프닝(41, 42)이 형성되어 있다.
층간 절연막(113) 위에는 제1 소스 드레인 도전층(165, 167)이 형성되어 있다. 제1 소스 드레인 도전층(165, 167)은 데이터 연결부(165) 및 리페어 연결부(167)를 포함한다. 여기서, 데이터 연결부(165)는 제1 소스 전극(165a)을 포함하고, 리페어 연결부(167)의 일부는 제1 드레인 전극(167a)을 포함한다.
제1 소스 전극(165a)은 데이터 연결부(165)의 일부이며, 제1 반도체의 소스 영역과 오프닝(41)을 통하여 물리적으로 연결되어 있다. 제1 드레인 전극(167a)은 리페어 연결부(167)의 일부이며, 제1 반도체의 드레인 영역과 오프닝(42)을 통하여 물리적으로 연결되어 있다.
도 1에서 도시되지 않았으나 제1 소스 전극(165a)는 데이터 연결부(165)을 통해 후술하는 스위칭 트랜지스터(T2)와 전기적으로 연결되어, 스위칭 트랜지스터(T2)로부터 데이터 전압을 전달 받는다. 또한, 제1 드레인 전극(167a)은 유기 발광 다이오드(OLED)의 애노드 전극(191)과 전기적으로 연결되어, 애노드 전극(191)으로부터 출력 전류를 전달한다.
제1 반도체(132), 제1 소스 전극(165a), 제1 드레인 전극(167a) 및 구동 게이트 전극(155)은 하나의 박막 트랜지스터를 구성한다.
제1 소스 드레인 도전층(165, 167)은 금속 물질로 형성되며, 알루미늄(Al), 몰리브덴(Mo) 및 구리(Cu) 등으로 이루어질 수 있다. 제1 소스 드레인 도전층(165, 167)은 실시예에 따라 하부층에 티타늄(Ti), 질화 티타늄(TiN) 등을 포함하고, 상부층에 알루미늄(Al), 몰리브덴(Mo) 및 구리(Cu) 등을 포함하는 이중층으로 형성될 수 있다.
제1 소스 드레인 도전층(165, 167) 위에는 제1 유기층(175)이 형성되어 있다. 제1 유기층(175)은 폴리 이미드(PI)를 포함하며, 실시예에 따라 다양한 유기 절연 물질로 형성될 수 있다. 제1 유기층(175)은 리페어 연결부(167) 및 후술하는 화소 전극 연결부(174)를 연결하기 위한 오프닝(73)을 포함한다.
제1 유기층(175) 위에는 제2 소스 드레인 도전층(170, 174)이 형성되어 있다. 제2 소스 드레인 도전층(170, 174)은 구동 전압 신호선(170) 및 화소 전극 연결부(174)를 포함한다. 제2 소스 드레인 도전층(170, 174)은 삼중층 구조를 포함하며, 하부층(172a)은 투명 전도성 산화막(ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)), 중간층(172b)은 알루미늄(Al), 상부층(172c)은 티타늄(Ti)으로 이루어진다. 실시예에 따라서 제2 소스 드레인 도전층(170, 174)은 사중층 또는 오중층 구조로 형성될 수 있다. 본 실시예에 따른 제2 소스 드레인 도전층(170, 174)은 삼중층 이상의 구조로 형성되고, 하부층에 투명 전도성 산화막(ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ITZO(Indium Tin Zinc Oxide))을 포함함으로써, 제1 유기층의 파티클에 의한 오염을 방지할 수 있고, 수율을 향상시킬 수 있다. 상세한 내용은, 후술하는 도 2 내지 도 6의 제조 방법 및 도 8 내지 도 10의 다중층 전극 구조에서 살펴보도록 한다.
제2 소스 드레인 도전층(170, 174) 위에는 제2 유기층(180)이 형성되어 있다. 제2 유기층(180)은 폴리 이미드(PI)를 포함하며, 실시예에 따라 다양한 유기 절연 물질로 형성될 수 있으며, 화소 전극 연결부(174)를 노출시키는 오프닝(81)을 포함한다.
제2 유기층(180) 위에는 애노드 전극(191)이 형성되어 있다. 애노드 전극(191)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 금속층을 포함한 다중층으로 형성되어 있다. 애노드 전극(191)은 제2 유기층(180)의 오프닝(81)을 통해 화소 전극 연결부(174)와 연결되어 있다. 화소 전극 연결부(174)는 오프닝(73)을 통해 박막 트랜지스터의 제1 소스 전극(167a)와 연결되어 있으므로, 제1 소스 전극(167a)의 출력 전류가 유기 발광 다이오드(OLED)의 일측 전극인 애노드 전극(191)으로 전달되어 유기 발광 다이오드(OLED)를 발광하도록 한다.
애노드 전극(191) 위에는 유기 발광층(360) 및 격벽(370)이 형성되어 있다. 격벽(370)은 유기 물질로 형성되어 있으며, 폴리 이미드(PI)를 포함할 수 있다. 격벽(370)은 유기 발광층(360)이 형성될 위치를 구획하며, 애노드 전극(191)의 외곽을 따라서 형성되어 있을 수 있다. 또한, 도 1에서 격벽(370)은 표시 영역(DA)에만 형성된 것으로 도시되어 있으나, 배선 영역(LA)까지 확장되어 형성되어 있을 수 있다.
유기 발광층(360)은 격벽(370)에 의하여 구획된 개구부 내에 형성되어 있다. 도 1에서는 유기 발광층(360)을 단일층과 같이 도시하고 있지만, 실제로는 발광층의 상하에 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층도 포함되어 있다.
격벽(370) 및 유기 발광층(360) 위에는 캐소드 전극(270)이 형성되어 있으며, 캐소드 전극(270)은 투명한 도전층으로 형성되어 있다.
애노드 전극(191), 유기 발광층(360) 및 캐소드 전극(270)은 배선 영역(LA)에는 형성되지 않으며, 표시 영역(DA)에 형성되어 있다.
이상에서의 박막 트랜지스터는 구동 트랜지스터일 수 있으며, 구동 트랜지스터는 출력 전류를 생성하여 유기 발광 다이오드(OLED)가 발광하는 정도를 조절하는 트랜지스터를 의미한다.
이하에서는 도 2 내지 도 6을 통하여 도 1의 실시예에 따른 유기 발광 표시 장치를 제조하는 방법에 대하여 살펴본다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 제조 순서를 도시한 도면이고, 도 3 내지 도 6은 일 실시예에 따른 유기 발광 표시 장치의 제조 공정 중 제2 소스 드레인 도전층의 제조 순서를 상세하게 구분하여 도시한 단면도이다.
먼저, 도 2는 격벽(370)의 제조 공정까지 도시하고 있으며, 도 3 내지 도 6은 도 2의 공정 중 제1 유기층(175) 위에 제2 소스 드레인 도전층을 제조하는 단계를 상세하게 도시하고 있다.
도 2는 마스크가 사용되는 구성을 기준으로 도시하였으며, 본 실시예에서는 10매를 사용하여 유기 발광 표시 장치를 제조한다. 도 2에 도시된 각 단계에서 형성되는 구성은 도 1의 도면 부호를 함께 병기하여 어느 층을 형성하는 단계인지 확인 가능하도록 하였다.
먼저, 도 2의 제1 단계를 수행하기 전, 일 실시예에 따른 유기 발광 표시 장치는 기판(110)을 준비한다. 본 실시예에서 기판(110)은 플라스틱 또는 폴리이미드(PI)를 포함하는 플렉서블한 기판(110)을 사용한다.
제1 단계는 기판(110) 위에 반도체층(130)을 형성하는 단계를 나타낸다. 반도체층(130)은 제1 마스크를 이용하여 기판(110) 위에 특정 패턴으로 형성된다. 반도체층(130)은 산화물 반도체로 형성된다.
제1 단계 이후, 반도체층(130)을 덮도록, 반도체층(130) 위에 제1 게이트 절연막(111)을 형성한다.
제2 단계는 제1 게이트 절연막(111) 위에 제1 게이트 도전층(155, 150)을 형성하는 단계를 나타낸다. 제1 게이트 도전층(155, 150)은 제1 게이트 절연막(111) 위에 제1 게이트 도전층(155, 150)을 형성하는 물질을 적층하고 제2 마스크를 이용하여 패터닝하여 형성된다. 이때, 제1 게이트 도전층(155, 150)을 형성하는 물질 위에 포토 레지스트를 적층하고, 제2 마스크로 노광하여 포토 레지스트 패턴을 먼저 형성한 후, 포토 레지스트 패턴에 따라서 제1 게이트 도전층(155, 150)을 형성하는 물질을 패터닝하여 제1 게이트 도전층(155, 150)을 완성한다. 이하에서는 별도의 설명이 없는 한 이와 같은 방식으로 각 층을 형성할 수 있다. 제1 게이트 도전층(155, 150)에는 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등이 사용될 수 있으며, 단일 금속물질만을 사용하여 단일층 구조로 형성될 수도 있고, 두 개의 금속 물질을 사용하여 이중층 구조로 형성될 수도 있다. 이중층 구조의 예로는 하부층에 티타늄(Ti)이 형성되고, 상부층에 몰리브덴(Mo)이 형성될 수 있다.
제2 단계 이후, 제1 게이트 도전층(155, 150) 및 제1 게이트 절연막(111)을 덮도록 제1 게이트 도전층(155, 150) 위에 제2 게이트 절연막(112)을 형성한다.
제3 단계는 제2 게이트 절연막(112) 위에 제2 게이트 도전층(126)을 형성하는 단계를 나타낸다. 제2 게이트 도전층(126)은 제2 게이트 절연막(112) 위에 제2 게이트 도전층(126)을 형성하는 물질을 적층하고 제3 마스크를 사용하여 제2 게이트 도전층(126)을 패터닝하여 형성된다. 여기서, 제2 게이트 도전층(126)에 사용되는 금속물질은 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 일 수 있으며, 단일 금속물질만을 사용하여 단일층 구조로 형성될 수도 있고, 두 개의 금속 물질을 사용하여 이중층 구조로 형성될 수도 있다. 이중층 구조의 예로는 하부층에 티타늄(Ti)이 형성되고, 상부층에 몰리브덴(Mo)이 형성될 수 있다.
제3 단계 이후, 제2 게이트 도전층(126) 및 제2 게이트 절연막(112)을 덮도록 제2 게이트 도전층(126) 위에 층간 절연막(113)을 형성한다.
제4 단계는 층간 절연막(113)에 오프닝(41, 42)을 형성하는 단계를 나타낸다. 오프닝(41, 42)은 패턴 없이 적층된 층간 절연막(113) 위에 제4 마스크를 사용하여 반도체층(130)의 소스 영역 및 드레인 영역을 노출하기 위한 영역에 형성된다. 이때, 건식 식각(Dry etch) 공정을 이용하여, 제1 게이트 절연막(111) 및 제2 게이트 절연막(112)에도 오프닝(41, 42)을 형성할 수 있다.
제5 단계는 층간 절연막(113) 위에 제1 소스 드레인 도전층(165, 167)을 형성하는 단계를 나타낸다. 제1 소스 드레인 도전층(165, 167)은 층간 절연막(113) 위에 제1 소스 드레인 도전층(165, 167)을 형성하는 물질을 적층하고 제5 마스크를 이용하여 패터닝하여 형성된다. 이 때, 제1 소스 드레인 도전층(165, 167)은 오프닝(41, 42)을 통하여 각각 노출된 반도체층(130)의 소스 영역 및 드레인 영역과 전기적으로 연결된다. 제1 소스 드레인 도전층(165, 167) 물질은 티타늄(Ti)을 포함하는 하부층과 알루미늄(Al)을 포함하는 상부층을 포함하는 이중층 구조로 형성될 수 있다.
제5 단계 이후, 제1 소스 드레인 도전층(165, 167) 및 층간 절연막(113)을 덮도록 제1 소스 드레인 도전층(165, 167) 위에 제1 유기층(175)을 형성한다. 제1 유기층(175)은 폴리 이미드(PI)와 같은 유기물로 형성된다.
제6 단계는 패턴 없이 적층된 제1 유기층(175) 위에 제6 마스크를 사용하여 오프닝(73)을 형성하는 단계를 나타낸다. 이에 따라, 박막 트랜지스터의 제1 드레인 전극(167a)이 노출된다.
제7 단계는 제1 유기층(175) 위에 제2 소스 드레인 도전층(170, 174)을 형성하는 단계를 나타낸다. 제2 소스 드레인 도전층(170, 174)은 제1 유기층(175) 위에 제2 소스 드레인 도전층(170, 174)을 형성하는 물질을 적층하고 제7 마스크를 이용하여 패터닝하여 형성된다. 제2 소스 드레인 도전층(170, 174)을 형성하는 물질은 투명 전도성 산화막 및 금속 물질로써, 투명 전도성 산화막은 제1 유기층(175) 바로 위에 적층되고, 금속 물질은 투명 전도성 산화막 위에 적층된다. 여기서, 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)으로 이루어지고, 금속 물질은 알루미늄(Al), 티타늄(Ti), 질화 티타늄(TiN)으로 이루어진다. 이에 따라, 본 실시예에 따른 다중층으로 이루어진 제2 소스 드레인 도전층(170, 174)은 하부층(170a, 174a)에 투명 전도성 산화막(ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ITZO(Indium Tin Zinc Oxide))을 포함하고, 중간층(170b, 174b) 및 상부층(170c, 174c)에 금속 물질을 포함하도록 형성된다. 다중층의 제2 소스 드레인 도전층(170, 174)을 형성하는 공정은 도 3 내지 도 6에 상세하게 도시되어 있으므로, 이하 살펴본다.
제7 단계 이후, 제2 소스 드레인 도전층(170, 174) 및 제1 유기층(175)을 덮도록 제2 소스 드레인 도전층(170, 174) 위에 제2 유기층(180)을 형성한다. 제2 유기층(180)은 폴리 이미드(PI)와 같은 유기물로 형성될 수 있다.
제8 단계는 패턴 없이 적층된 제2 유기층(180) 위에 제8 마스크를 사용하여 오프닝(81)을 형성하는 단계를 나타낸다. 제2 유기층(180)에는 화소 전극 연결부(174)가 노출되도록 오프닝(81)이 형성될 수 있다.
제9 단계는 제2 유기층(180) 위에 애노드 전극(191)이 형성되는 단계를 나타낸다. 애노드 전극(191)은 제9 마스크를 이용하여 제2 유기층(180) 위에 패터닝되어 형성된다. 애노드 전극(191)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 금속층을 포함하는 다중층으로 형성될 수 있다.
제10 단계는 제10 마스크를 이용하여 애노드 전극(191) 위에 격벽(370)을 형성하는 단계이다. 격벽(370)은 유기 물질로 형성될 수 있다.
격벽(370)에 의하여 노출된 애노드 전극(191) 위에는 유기 발광층(360)을 형성하는 단계 및 격벽(370) 및 유기 발광층(360)을 덮는 캐소드 전극(270)을 형성하는 단계가 더 포함될 수 있다.
이하에서는, 도 3 내지 도 6을 참고하여, 도 2의 제7 단계에서 살펴본 제2 소스 드레인 도전층을 형성하는 단계에 관하여 상세히 살펴보도록 한다.
도 3 내지 도 6의 일 실시예에 따른 유기 발광 표시 장치는 기판(110), 복수의 무기 절연층(200) 및 제1 유기층(175) 위에 복수의 금속층이 형성된 모습을 도시하고 있다.
도 3 내지 도 6은 제1 유기층(175) 위에 제2 소스 드레인 도전층이 형성되는 단계를 중심으로 설명하기 위한 것으로써, 도 2에서 설명한 제1 단계 내지 제5 단계에 의해 형성된 반도체층(130), 제1 게이트 도전층(155, 153), 제2 게이트 도전층(126), 제1 소스 드레인 도전층(167, 165) 및 제1, 2, 3 절연막(111, 112, 113)은 구체적으로 도시하지 않고, 기판(110) 위의 복수의 무기 절연층(200)에 포함되는 것으로 보고 생략하였다.
도 3을 참고하면 복수의 무기 절연층(200) 위에는 제1 유기층(175)이 형성되어 있다. 제1 유기층(175) 위에는 투명 전도성 산화막(310a), 알루미늄(Al)으로 이루어진 금속층(320a) 및 티타늄(Ti)으로 이루어진 금속층(330a)이 차례로 적층되어 있고, 티타늄(Ti)으로 이루어진 금속층(330a) 위에는 포토 레지스트(PR)가 형성되어 있다. 이 때, 포토 레지스트(PR)는 도 2에서 설명한 제7 마스크를 이용하여 노광하여 패턴이 먼저 형성되어 있다.
이후, 포토 레지스트(PR) 패턴에 따라 건식 식각(Dry etch) 공정을 한다. 건식 식각 공정은 진공 챔버 내에서 수행될 수 있으며, 염소(Cl2), 산소(O2), 질소(N2), 육불화황(SF6), 삼불화질소(NF3) 또는 아르곤(Ar)등 식각용 가스를 사용할 수 있다. 본 실시예에서는 건식 식각 공정에 따라, 알루미늄(Al)으로 이루어진 금속층(320a) 및 티타늄(Ti)으로 이루어진 금속층(330a)이 식각용 가스와 반응하여 포토 레지스트(PR) 하부에 위치하는 부분을 제외하고 제거된다. 도 4를 참고하면, 투명 전도성 산화막(310a) 위에 티타늄(Ti)을 포함하는 상부층(330) 및 알루미늄(Al)을 포함하는 중간층(320)이 패터닝 된 모습이 도시되어 있다.
이후, 도 5에 따르면, 건식 식각 공정 이후, 습식 식각(Wet etch) 공정을 이용하여 투명 전도성 산화막(310a)을 패터닝한다. 투명 전도성 산화막(310a)은 산화 아연(zinc oxide)을 주성분으로 하므로, 식각이 용이하고 잔막이 발생하지 않는다. 또한, 습식 식각 공정은 식각용 가스를 사용하지 않음으로써, 제1 유기층의 노출된 부분이 식각용 가스와 반응하여 발생하는 파티클을 방지할 수 있다. 이에 따라, 본 실시예에 따른 유기 발광 표시 장치는 제2 소스 드레인 도전층 형성 공정에서 제1 유기층에 파티클 발생을 방지함으로써, 수율을 향상시킬 수 있다. 투명 전도성 산화막(310a)은 습식 식각 공정에 따라, 티타늄(Ti)을 포함하는 상부층(330) 및 알루미늄(Al)을 포함하는 중간층(320) 하부에 위치하는 부분을 제외하고 제거된다.
도 6은 포토 레지스트(PR)가 제거되고, 제1 유기층(175) 위에 제2 소스 드레인 도전층(300)이 패터닝 된 모습이 도시되어 있다.
도 6에 따르면, 제2 소스 드레인 도전층(300)은 하부층(310)에 투명 전도성 산화막을 포함하고, 중간층(320)에 알루미늄을 포함하며, 상부층(330)에 티타늄을 포함하도록 형성되어 있다.
반면, 비교예에 따른 제2 소스 드레인 도전층은 투명 전도성 산화막을 포함하지 않는다. 이에 따라, 하부층이 알루미늄을 포함하고, 상부층이 티타늄을 포함함으로써, 건식 식각 공정만으로 형성될 수 있다. 그러나, 제1 유기층 바로 위에 알루미늄을 적층하고 건식 식각 공정을 수행하는 경우, 식각용 가스와 제1 유기층의 노출된 부분의 반응으로 인해, 제1 유기층에는 파티클이 발생하여, 수율이 저하되는 문제가 발생한다.
일 실시예에 따른, 유기 발광 표시 장치는 제1 유기층 위에 투명 전도성 산화막을 적층하고, 건식 식각 공정 후에 습식 식각 공정을 수행함으로써, 식각용 가스와 제1 유기층의 반응을 방지할 수 있고, 제1 유기층으로부터 파티클이 발생하는 것을 방지할 수 있다.
이러한 효과는 도 7에 도시된 그래프에 의해 확인할 수 있다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따른 효과를 나타낸 그래프이다.
도 7을 참고하면, A차, B차, C차 시험에서 일 실시예에 따른 유기 발광 표시 장치에서 기판 결함(defect) 지수는 비교예에 따른 경우보다 현저하게 감소하였음을 확인할 수 있다. 기판의 결함 지수는 제1 유기층이 건식 식각 공정에서 식각용 가스와 반응하여, 제1 유기층으로부터 파티클이 발생하는 경우 증가할 수 있다.
이에 따라, 본 실시예에 따른 제2 소스 드레인 도전층은 결함 지수를 감소시키기 위하여, 하부층에 투명 전도성 산화막을 포함하며, 하부층 위에 적층되는 금속층에 따라 삼중층, 사중층 또는 오중층으로 형성될 수 있다.
이하에서는 도 8 내지 도 10을 참고하여, 제2 소스 드레인 도전층의 다양한 실시예에 따른 다중층 구조에 관하여 살펴본다.
도 8 내지 도 10은 일 실시예에 따른 유기 발광 표시 장치의 다중층 전극을 간략히 도시한 것이다.
도 8을 참고하면, 제1 유기층(175) 위에는 제2 소스 드레인 도전층(300)이 형성되어 있다. 제2 소스 드레인 도전층(300)은 하부층(310), 중간층(315, 320), 상부층(330)을 포함하도록 형성되어 있다. 하부층(310)은 투명 전도성 산화막을 포함하고, 중간층(315, 320)은 티타늄(Ti)으로 이루어진 금속층(315) 및 알루미늄(Al)으로 이루어진 금속층(320)을 포함하며, 상부층(330)은 티타늄(Ti)으로 이루어진 금속층(330)을 포함하도록 형성되어 있다.
도 9의 제2 소스 드레인 도전층(300)은 투명 전도성 산화막을 포함하는 하부층(310), 알루미늄으로 이루어진 금속층(320)을 포함하는 중간층(320) 및 상부층(330, 335)을 포함하도록 형성되어 있다. 여기서, 상부층(330, 335)은 티타늄으로 이루어진 금속층(330) 및 질화 티타늄으로 이루어진 금속층(335)을 포함한다.
도 10의 제2 소스 드레인 도전층(300)은 투명 전도성 산화막을 포함하는 하부층(310), 중간층(315, 320) 및 상부층(330, 335)을 포함하도록 형성되어 있으며, 중간층(315, 320)은 티타늄(Ti)으로 이루어진 금속층(315) 및 알루미늄(Al)으로 이루어진 금속층(320)을 포함하며, 상부층(330, 335)은 티타늄으로 이루어진 금속층(330) 및 질화 티타늄으로 이루어진 금속층(335)을 포함한다.
이와 같이, 일 실시예에 따른 제2 소스 드레인 도전층은 하부층에 투명 전도성 산화막을 포함하고, 중간층 및 상부층에 알루미늄, 티타늄 또는 질화 티타늄으로 이루어진 금속층을 포함하도록 다양하게 형성될 수 있다.
이하에서는 도 11을 참고하여, 일 실시예에 따른 유기 발광 표시 장치의 구동에 대하여 살펴본다.
도 11은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 회로도이다.
도 11을 참고하면, 유기 발광 표시 장치의 화소(PX)는 여러 신호선들(173, 161, 162, 153, 163, 171, 172, 741)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.
유기 발광 표시 장치는 영상이 표시되는 표시 영역을 포함하고, 표시 영역에는 이러한 화소(PX)가 행렬 등 다양한 방식으로 배열되어 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(T1)를 포함하며, 스캔선(161)에 연결되어 있는 스위칭 트랜지스터, 즉, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함하고, 그 외의 트랜지스터는 유기 발광 다이오드(OLED)를 동작시키는데 필요한 동작을 하기 위한 트랜지스터(이하 보상 트랜지스터라 함)이다. 이러한 보상 트랜지스터(T4, T5, T6, T7)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 신호선(173, 161, 162, 153, 163, 171, 172, 741)은 스캔선(161), 전단 스캔선(162), 발광 제어 신호선(153), 바이패스 제어선(163), 데이터선(171), 구동 전압선(172), 초기화 전압선(173) 및 공통 전압선(741)을 포함할 수 있다.
스캔선(161)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(Sn)를 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 전달한다. 전단 스캔선(162)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 전단 스캔 신호(Sn-1)를 제4 트랜지스터(T4)에 전달한다. 발광 제어 신호선(153)은 발광 제어부(도시되지 않음)에 연결되어 있으며, 유기 발광 다이오드(OLED)가 발광하는 시간을 제어하는 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다. 바이패스 제어선(163)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(Dm)를 전달하는 배선으로 데이터 전압(Dm)에 따라서 유기 발광 다이오드(OLED)가 발광하는 휘도가 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가하며, 초기화 전압선(173)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하며, 공통 전압선(741)은 공통 전압(Vcom)을 인가한다. 구동 전압선(172), 초기화 전압선(173) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압이 인가될 수 있다.
구동 트랜지스터(T1)는 인가되는 데이터 전압(Dm)에 따라서 출력되는 전류의 크기를 조절하는 트랜지스터로, 출력되는 구동 전류(Id)가 유기 발광 다이오드(OLED)로 인가되어 유기 발광 다이오드(OLED)의 밝기를 데이터 전압(Dm)에 따라서 조절한다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극(S1)은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압(Dm)도 인가 받는다. 제2 전극(D1; 출력측 전극)은 유기 발광 다이오드(OLED)를 향하여 전류를 출력할 수 있도록 배치되어, 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 한편, 게이트 전극(G1)은 유지 축전기(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 축전기(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다.
제2 트랜지스터(T2)는 데이터 전압(Dm)을 화소(PX)내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 스캔선(161)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 스캔선(161)을 통해 전달되는 스캔 신호(Sn)에 따라 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압(Dm)이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압(Dm)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압(Dm + Vth의 전압)이 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 스캔선(161)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다.
제3 트랜지스터(T3)는 스캔선(161)을 통해 전달받은 스캔 신호(Sn)에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 제2 전극(D1)과 유지 축전기(Cst)의 제2 유지 전극(E2)도 연결시킨다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)을 초기화시키는 역할을 한다. 게이트 전극(G4)은 전단 스캔선(162)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(173)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 제3 트랜지스터(T3)의 제2 전극(D3)을 경유하여 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 전단 스캔선(162)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)는 저전압값을 가져 구동 트랜지스터(T1)를 턴 온 시킬 수 있는 전압일 수 있다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 게이트 전극(G5)은 발광 제어 신호선(153)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 유기 발광 다이오드(OLED)로 전달하는 역할을 한다. 게이트 전극(G6)은 발광 제어 신호선(153)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 켜지며, 제5 트랜지스터(T5)를 통하여 구동 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압(즉, 유지 축전기(Cst)의 제2 유지 전극(E2)의 전압)에 따라서 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 유기 발광 다이오드(OLED)에 전달된다. 유기 발광 다이오드(OLED)에 전류(Ioled)가 흐르게 되면서 유기 발광 다이오드(OLED)가 빛을 방출한다.
제7 트랜지스터(T7)는 유기 발광 다이오드(OLED)의 애노드를 초기화시키는 역할을 한다. 게이트 전극(G7)은 바이패스 제어선(163)과 연결되어 있고, 제1 전극(S7)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있고, 제2 전극(D7)은 초기화 전압선(173)과 연결되어 있다. 바이패스 제어선(163)은 전단 스캔선(162)에 연결되어 있을 수 있으며, 바이패스 신호(GB)는 전단 스캔 신호(Sn-1)와 동일한 타이밍의 신호가 인가된다. 바이패스 제어선(163)은 전단 스캔선(162)에 연결되지 않고 전단 스캔 신호(Sn-1)와 별개의 신호를 전달할 수도 있다. 바이패스 신호(GB)에 따라 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압(Vint)이 유기 발광 다이오드(OLED)의 애노드로 인가되어 초기화된다.
유지 축전기(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압(Dm)을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압(Vint)을 인가 받는다.
한편, 유기 발광 다이오드(OLED)의 애노드는 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 11의 실시예에서 화소 회로는 7개의 트랜지스터(T1-T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
일 실시예에 따른 유기 발광 표시 장치의 일 화소의 동작에 대하여 도 11을 참고하여 설명한다.
초기화 구간 동안 로우 레벨의 전단 스캔 신호(Sn-1)가 전단 스캔선(162)을 통해 화소(PX)로 공급된다. 그러면, 이를 인가 받은 제4 트랜지스터(T4)가 켜져, 초기화 전압(Vint)이 제4 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 인가된다. 그 결과 구동 트랜지스터(T1) 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)의 전압이 저전압을 가져 구동 트랜지스터(T1)이 턴 온 될 수 있다.
한편, 초기화 구간 동안에는 로우 레벨의 바이패스 신호(GB)도 제7 트랜지스터(T7)로 인가된다. 이를 인가 받은 제7 트랜지스터(T7)가 턴 온 되어 초기화 전압(Vint)이 제7 트랜지스터(T7)를 통해 유기 발광다이오드(OLED)의 애노드로 인가된다. 그 결과 유기 발광다이오드(OLED)의 애노드도 초기화된다.
이후, 데이터 기입 구간 동안 스캔선(161)을 통해 로우 레벨의 스캔 신호(Sn)가 화소(PX)로 공급된다. 로우 레벨의 스캔 신호(Sn)에 의하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 켜진다.
제2 트랜지스터(T2)가 턴 온 되면, 데이터 전압(Dm)이 제2 트랜지스터(T2)를 지나 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력된다.
또한, 데이터 기입 구간 동안 제3 트랜지스터(T3)가 턴 온 되고, 그 결과 구동 트랜지스터(T1)의 제2 전극(D2)는 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)과 전기적으로 연결된다. 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D2)이 연결되어 다이오드에 연결된다. 또한, 구동 트랜지스터(T1)는 초기화 구간 동안 게이트 전극(G1)에 저전압(초기화 전압(Vint))이 인가되어 있어 턴 온 된 상태이다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력되는 데이터 전압(Dm)는 구동 트랜지스터(T1)의 채널을 지나 제2 전극(D1)에서 출력된 후 제3 트랜지스터(T3)를 거쳐 유지 축전기(Cst)의 제2 유지 전극(E2)에 저장된다.
그 후, 발광 구간 동안, 발광 제어 신호선(153)으로부터 공급되는 발광 제어 신호(EM)가 로우 레벨의 값을 가져, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 켜진다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)에는 구동 전압(ELVDD)이 인가되며, 구동 트랜지스터(T1)의 제2 전극(D1)은 유기 발광 다이오드(OLED)와 연결된다.
이상과 같은 발광 구간이 종료하면 다시 초기화 구간이 위치하여 처음부터 다시 같은 동작을 반복하게 된다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극은 전압 또는 전류가 인가되는 방향에 따라서 하나는 소스 전극이고 다른 하나는 드레인 전극이 될 수 있다.
이하에서는 도 12 내지 도 14를 통하여 다중층의 제2 소스 드레인 도전층을 포함하는 일 실시예에 따른 유기 발광 표시 장치에 대해서 살펴본다.
도 12는 일 실시예에 따른 유기 발광 표시 장치의 화소의 배치도이고, 도 13은 도 12의 XIII-XIII'선을 따라 자른 단면도이며, 도 14는 도 12의 XIV-XIV'선을 따라 자른 단면도이다.
먼저, 도 12를 참고하여 일 실시예에 따른 유기 발광 표시 장치의 평면상 배치 구조에 대하여 살펴본다. 도 12에서는 하나의 화소(PX)를 형성하는 3개의 부화소(PX1, PX2, PX3)를 도시하였으며, 각 부화소(PX1, PX2, PX3)은 동일한 구조을 포함하고 있으므로, 평면상 하나의 화소(PX)를 이루는 전체적인 구조를 중심으로 설명한다.
일 실시예에 따른 유기 발광 표시 장치는 제2 방향(DR2)을 따라 연장되어 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(162), 스캔 신호(Sn)를 전달하는 스캔선(161), 제2 방향(DR2)으로 구동 전압(ELVDD)을 전달하는 가로 구동 전압선(164), 발광 제어 신호(EM)를 전달하는 발광 제어 신호선(153), 바이패스 신호(GB)를 전달하는 바이패스 제어선(163), 제2 방향(DR2)으로 초기화 전압(Vint)을 전달하는 가로 초기화 전압선(131) 및 리페어선(124)을 포함한다.
전단 스캔선(162)은 제2 방향(DR2)으로 연장된 부분 중 두께가 확장된 부분을 포함하도록 형성되어 있다. 전단 스캔선(162)의 확장된 부분은 제4 트랜지스터(T4)의 게이트 전극(157)과 중첩되어 있으며, 중첩되는 부분은 오프닝(52)을 통해 제4 게이트 전극(157)과 연결되어 있다.
스캔선(161)은 굴곡진 부분을 포함하도록 형성되어 있다. 평면상 윗측으로 경사지게 굴곡진 부분은 제3 트랜지스터(T3)의 게이트 전극(156)과 중첩되어 있으며, 오프닝(53)을 통해 제3 게이트 전극(156)과 연결되어 있다.
가로 구동 전압선(164)은 제2 방향(DR2)으로 연장된 부분 중 두께가 확장된 확장부(164a), 확장부(164a)로부터 제1 방향(DR1)으로 연장된 연장부(164b) 및 연장부(164b)와 연결된 말단부(164c)를 포함한다. 가로 구동 전압선(164)의 확장부(164a)는 구동 전압선(172)과 중첩하며, 오프닝(72)을 통해 구동 전압선(172)과 연결되어 있다. 또한, 가로 구동 전압선(164)의 확장부(164a)는 구동 게이트 전극(155)과 일부 중첩하며, 오프닝(56)을 통해 구동 게이트 전극(155)과 연결되어, 구동 게이트 전극(155)에 구동 전압(ELVDD)을 전달한다. 가로 구동 전압선(164)의 말단부(164c)는 제5 트랜지스터(T5)의 제2 전극과 중첩하며, 오프닝(57)을 통해 연결되어 있다.
발광 제어 신호선(153)은 일정한 두께로 형성되어 있으며, 단면상 전단 스캔선(162), 스캔선(161) 및 가로 구동 전압선(164) 등과 다른층에 형성되어 있다. 발광 제어 신호선(153)은 도 1에서 살펴본 바와 같이, 구동 게이트 전극(155)과 동일한 층에 형성된다.
바이패스 제어선(163)은 제2 방향(DR2)으로 연장된 부분 중 두께가 확장된 부분을 포함하도록 형성되어 있다. 바이패스 제어선(163)의 확장된 부분은 제7 트랜지스터(T7)의 게이트 전극(158)과 중첩되어 있으며, 중첩되는 부분은 오프닝(59)을 통해 제7 게이트 전극(158)과 연결되어 있다.
가로 초기화 전압선(131)은 일정한 두께로 형성되어 있으며, 제4 트랜지스터(T4)의 반도체층(130) 및 제7 트랜지스터(T7)의 반도체층(130)과 연결되어 있다.
리페어선(124)은 제2 방향(DR2)으로 연장된 부분 중 두께가 확장된 부분을 포함하도록 형성되어 있다. 리페어선(124)의 확장된 부분은 리페어 연결부(167)의 일부와 중첩한다. 리페어선(124)의 중첩된 부분은 레이저 공정을 통해 리페어 연결부(167)와 전기적으로 연결될 수 있다. 이에 따라, 리페어 연결부(167)가 화소 전극 연결부(174)와 연결되고, 화소 전극 연결부(174)는 애노드 전극과 연결되어, 구동 전압(ELVDD)을 유기 발광 다이오드(OLED)에 전달할 수 있다.
유기 발광 표시 장치는 제2 방향(DR2)과 교차하는 제1 방향(DR1)을 따라 연장하며 데이터 전압(Dm)을 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하는 구동 전압선(172) 및 초기화 전압(Vint)을 전달하는 초기화 전압선(173)을 포함한다.
데이터선(171)은 제1 방향(DR1)으로 연장된 부분 중 두께가 확장된 부분을 포함하도록 형성되어 있으며, 두께가 확장된 부분은 데이터 연결부(165)와 중첩한다. 데이터선(171)은 데이터 연결부(165)와 오프닝(71)을 통해 연결되어 있다.
구동 전압선(172)은 제1 방향(DR1)으로 연장된 부분 두께가 다른 확장된 부분을 포함하도록 형성되어 있다. 구동 전압선(172)의 확장된 부분은 평면상 제4 트랜지스터(T4) 및 제3 트랜지스터(T3)를 일부와 중첩하도록 형성되어 있다. 구동 전압선(172)은 가로 구동 전압선(164)의 확장부(164a)와 중첩되어 있으며, 가로 구동 전압선(164)의 확장부(164a)는 오프닝(72)을 통해 구동 전압선(172)과 연결되어, 구동 전압(ELVDD)을 전달 받는다.
초기화 전압선(173)은 제2 화소(PX2)및 제3 화소(PX3)사이에 길게 형성되어 있다. 초기화 전압선(173)의 일부는 초기화 연결부(168)와 중첩하도록 위치하며, 오프닝(74)을 통해 초기화 연결부(168)와 연결되어 있다. 초기화 연결부(168)는 가로 초기화 전압선(131)의 일부와 중첩하며, 오프닝(60)을 통해 연결되어 있다. 이에 따라, 초기화 전압선(173)으로부터 인가된 초기화 전압(Vint)은 초기화 연결부(168)를 통해 가로 초기화 전압선(131)에 전달된다.
유기 발광 표시 장치는 구동 트랜지스터(T1, 제1 트랜지스터), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst) 및 유기 발광 다이오드(OLED)를 포함한다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 각각의 채널(channel)은 길게 연장되어 있는 반도체층(130) 내에 위치한다. 뿐만 아니라 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극 중 적어도 일부도 반도체층(130)에 위치한다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 산화물 반도체를 포함할 수 있다.
반도체층(130)은 n형 불순물 또는 p형 불순물로 채널 도핑이 되어 있는 채널과, 채널의 양측에 위치하며 채널에 도핑된 불순물보다 도핑 농도가 높은 제1 도핑 영역 및 제2 도핑 영역을 포함한다. 제1 도핑 영역 및 제2 도핑 영역은 각각 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극에 대응한다. 제1 도핑 영역 및 제2 도핑 영역 중 하나가 소스 영역이면, 나머지 하나는 드레인 영역일 수 있다. 또한, 반도체층(130)에서 서로 다른 트랜지스터의 제1 전극과 제2 전극의 사이 영역도 도핑되어 두 트랜지스터가 서로 전기적으로 연결될 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극과 제2 전극 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7)는 간략하게 설명한다.
구동 트랜지스터(T1)는 채널, 구동 게이트 전극(155, 제1 게이트 전극), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 채널은 제1 전극(S1)과 제2 전극(D1) 사이이며, 구동 게이트 전극(155)과 평면상 중첩한다. 채널은 굴곡되어 있는데, 이는 제한된 영역 내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 길이가 길어짐에 따라 구동 트랜지스터(T1)의 구동 게이트 전극(155)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)가 넓어지며, 게이트 전압(Vg)에 따라 구동 전류(Id)가 일정하게 증가하게 된다. 그 결과, 게이트 전압(Vg)의 크기를 변화시켜 유기 발광다이오드(OLED)에서 방출되는 광의 계조를 보다 세밀하게 제어할 수 있으며, 유기 발광 표시 장치의 표시 품질도 향상시킬 수 있다. 이러한 채널의 형상은 도시된 ?형에 제한되지 않고 U형, S형 등 다양할 수 있다.
구동 게이트 전극(155)은 채널과 평면상 중첩한다. 제1 전극(S1) 및 제2 전극(D1)은 채널의 양측에 각각 위치한다. 구동 게이트 전극(155)의 위에는 유지 전극(126)의 중첩부(126b)가 절연되어 위치한다. 유지 전극(126)의 중첩부(126b)는 구동 게이트 전극(155)과 제2 게이트 절연막(112)을 사이에 두고 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지 전극(126)의 중첩부(126b)는 유지 축전기(Cst)의 제1 유지 전극(도 11의 E1)이며, 구동 게이트 전극(155)은 제2 유지 전극(도 11의 E2)을 이룬다.
제2 트랜지스터(T2)의 게이트 전극은 스캔선(161)의 일부일 수 있다. 제2 트랜지스터(T2)의 제1 전극(S2)은 데이터 연결부(165)를 통해 데이터선(171)과 연결되어 있다. 제1 전극(S2)은 오프닝(52)을 통해 데이터 연결부(165)에 연결되며, 데이터 연결부(165)는 오프닝(71)을 통해 데이터선(171)에 연결되어 있다. 이에 따라, 제1 전극(S2)은 데이터선(171)으로부터 데이터 연결부(165)를 통해 데이터 전압(Dm)을 인가받는다. 제1 전극(S2) 및 제2 전극(D2)은 반도체층(130) 상에 위치할 수 있다.
제3 트랜지스터(T3)는 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 12의 하나의 화소(PX1) 내에 T3 표시가 반도체층(130)이 꺾이는 부분을 기준으로 좌측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제3 트랜지스터(T3)의 역할을 수행하며, 하나의 제3 트랜지스터(T3)의 제1 전극(S3)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되는 구조를 가진다. 두 제3 트랜지스터(T3)는 하나의 게이트 전극(156, 제3 게이트 전극)을 공유한다. 제3 게이트 전극(156)은 'ㄴ'자 형상으로 형성되어 있으며, 채널과 평면상 일부 영역에서 중첩한다. 제3 게이트 전극(156)은 스캔선(161)의 일부와 중첩하며, 오프닝(53)을 통해 스캔선(161)과 연결되어 있다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류가 흐르는 것을 차단하는 역할을 수행할 수 있다. 제3 트랜지스터(T3)의 제1 전극(S3)은 제6 트랜지스터(T6)의 제1 전극(S6) 및 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제2 전극(D3)은 게이트 연결부(166)를 통해 구동 트랜지스터(T1)의 구동 게이트 전극(155)과 연결되어 있다. 게이트 연결부(166)의 일 단은 제2 전극(D3)과 오프닝(54)을 통해 연결되어 있고, 타 단은 구동 트랜지스터(T1)의 구동 게이트 전극(155)과 오프닝(55)을 통해 연결되어 있다.
제4 트랜지스터(T4)는 제4 게이트 전극(157)과 반도체층(130)이 만나는 부분에 형성되어 있다. 도 12에는 하나의 화소(PX1) 내에 T4 표시가 전단 스캔선(162)과 반도체층(130)이 만나는 부분을 기준으로 위측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제4 트랜지스터(T4)의 역할을 수행하며, 하나의 제4 트랜지스터(T4)의 제1 전극(S4)이 다른 하나의 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되는 구조를 가진다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류를 차단하는 역할을 수행할 수 있다. 두 제4 트랜지스터(T4)는 하나의 게이트 전극(157, 제4 게이트 전극)을 공유한다. 제4 게이트 전극(157)은 역 'ㄷ' 형상으로 형성되어 있으며, 채널과 평면상 전단 스캔선(162)을 기준으로 위측 및 아래측에서 중첩하고 있다. 제4 게이트 전극(157) 은 전단 스캔선(162)의 일부와 중첩하며, 오프닝(52)을 통해 전단 스캔선(162)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 반도체층(130)을 통하여 제3 트랜지스터(T3)의 제2 전극(D3)와 연결되어 있다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어 신호선(153)의 일부일 수 있다. 제5 트랜지스터(T5)의 제1 전극(S5)은 가로 구동 전압선(164)과 오프닝(57)을 통해 연결되어 있으며, 제2 전극(D5)은 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어 신호선(153)의 일부일 수 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 리페어 연결부(167)와 오프닝(58)을 통해 연결되어 있으며, 제1 전극(S6)은 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제2 전극과 연결되어 있다.
제7 트랜지스터(T7)의 게이트 전극(158, 제7 게이트 전극)은 발광 제어 신호선(153)과 일부 중첩하며, 제2 방향(DR2)으로 긴 직사각형으로 형성되어 있다. 제7 게이트 전극(158)은 오프닝(59)을 통해 발광 제어 신호선(153)과 연결되어 있다. 제7 트랜지스터(T7)의 제2 전극(D7)은 도 12에 도시된 화소(PX1)의 아래 행방향으로 위치하는 화소(PX)에 형성되는 제4 트랜지스터(T4)의 제1 전극(S4)과 연결될 수 있다. 제1 전극(S7)은 제6 트랜지스터(T6)의 제2 전극(D6)과 연결되어 있다. 제1 전극(S7) 및 제2 전극(D7)은 반도체층(130) 상에 위치할 수 있다.
유지 축전기(Cst)는 제2 게이트 절연막(112)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 구동 게이트 전극(155)에 해당하고, 제1 유지 전극(E1)은 유지 전극(126)의 중첩부(126b)이다. 여기서, 제2 게이트 절연막(112)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 구동 게이트 전극(155)을 제2 유지 전극(E2)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
제1 유지 전극(E1)은 가로 구동 전압선(164)의 확장부(164a)와 오프닝(56)을 통해 연결되어 있으며, 가로 구동 전압선(164)의 확장부(164a)는 오프닝(72)을 통해 구동 전압선(172)과 연결되어 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제1 유지 전극(E1)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
화소 전극 연결부(174)는 애노드 전극으로 불리는 화소 전극(미도시)이 오프닝(81)을 통해 연결되어 있다. 또한, 화소 전극 연결부(174)는 오프닝(73)을 통해 리페어 연결부(167)와 연결되어 있다. 이에 따라, 리페어선(124)과 리페어 연결부(167)가 중첩된 부분을 레이저 공정으로 단락 시키는 경우, 리페어선(124)에 구동 전압(ELVDD)를 전달시켜, 유기 발광 다이오드(OLED)에 직접 구동 전압(ELVDD)을 인가할 수 있다.
이하에서는 적층 순서에 따른 유기 발광 표시 장치에 대하여 다시 살펴본다.
도 12 내지 도 14를 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 기판(110) 위에 반도체층(130, 131), 제1 게이트 도전층(153, 155. 156, 157, 158), 제2 게이트 도전층(124, 126), 제1 소스 드레인 도전층(161, 162, 163, 164, 165, 166, 167), 제2 소스 드레인 도전층(171, 172, 173)을 각각 형성하며, 이들 층은 오프닝에 의해 연결되지 않는 한 각 층 사이에 절연막을 두어 서로 절연되어 있다. 여기서, 제1 게이트 도전층은 제1 도전층, 제2 게이트 도전층은 제2 도전층, 제1 소스 드레인 도전층은 제3 도전층, 제2 소스 드레인 도전층은 제4 도전층이라 하고, 제1 게이트 절연막은 제1 절연막, 제2 게이트 절연막은 제2 절연막, 층간 절연막은 제3 절연막이라 한다. 또한, 제1 절연막, 제2 절연막 및 층간 절연막을 포함하여 무기 절연막이라 한다.
기판(110)은 플라스틱 또는 폴리 이미드(PI)를 포함하는 플렉서블한 기판으로 형성되어 있다. 실시예에 따라서는 유리 기판으로 형성될 수 있으며, 기판 위에 무기 절연막이 형성되어 있을 수 있다.
기판(110) 위에는 반도체층(130, 131)이 형성되어 있다.
반도체층(130)은 산화물 반도체로 형성되어 있으며, 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널을 포함한다. 도 13의 반도체층(132)은 구동 트랜지스터(T1)의 반도체를 도시한 것이고, 도 14의 반도체층(136)은 제6 트랜지스터(T6)의 반도체를 도시한 것이다.
반도체층(130) 및 기판(110) 위에는 제1 게이트 절연막(111)이 덮여 있으며, 제1 게이트 절연막(111)은 무기 절연 물질로 형성되어 있다.
제1 게이트 절연막(111) 위에는 제1 게이트 도전층(153, 155. 156, 157, 158)이 형성되어 있다. 제1 게이트 도전층(153, 155. 156, 157, 158)은 발광 제어 신호선(153), 구동 게이트 전극(155), 제3 게이트 전극(156), 제4 게이트 전극(157) 및 제7 게이트 전극(158)을 포함한다.
제1 게이트 도전층(153, 155. 156, 157, 158) 및 제1 게이트 절연막(111) 위에는 제2 게이트 절연막(112)이 덮여 있으며, 제2 게이트 절연막(112)는 무기 절연 물질로 형성되어 있다.
제2 게이트 절연막(112) 위에는 제2 게이트 도전층(124, 126)이 형성되어 있으며, 제2 게이트 도전층(124, 126)은 리페어선(124) 및 유지 전극(126)을 포함한다.
제2 게이트 도전층(124, 126) 및 제2 게이트 절연막(112) 위에는 층간 절연막(113)이 덮여 있으며, 층간 절연막(113)은 무기 절연 물질로 형성되어 있다.
층간 절연막(113) 위에는 제1 소스 드레인 도전층(161, 162, 163, 164, 165, 166, 167)이 형성되어 있다. 제1 소스 드레인 도전층(161, 162, 163, 164, 165, 166, 167)은 스캔선(161), 전단 스캔선(162), 바이패스 제어선(163), 가로 구동 전압선(164), 데이터 연결부(165), 게이트 연결부(166) 및 리페어 연결부(167)를 포함한다.
제1 소스 드레인 도전층(161, 162, 163, 164, 165, 166, 167) 및 층간 절연막(113) 위에는 제1 유기층(175)이 덮혀 있으며, 제1 유기층(175)은 폴리 이미드(PI)로 이루어진 유기 물질로 형성되어 있다.
제1 유기층(175) 위에는 제2 소스 드레인 도전층(171, 172, 173, 174)이 형성되어 있다. 제2 소스 드레인 도전층(171, 172, 173, 174)은 데이터선(171), 구동 전압선(172), 초기화 전압선(173) 및 화소 전극 연결부(174)를 포함한다.
제2 소스 드레인 도전층(171, 172, 173, 174)은 삼중층 구조를 포함하며, 도 13의 구동 전압선(172)은 투명 전도성 산화막으로 이루어진 하부층(172a), 알루미늄으로 이루어진 중간층(172b) 및 티타늄으로 이루어진 상부층(172c)을 포함한다. 또한, 도 14의 화소 전극 연결부(174)도 투명 전도성 산화막으로 이루어진 하부층(174a), 알루미늄으로 이루어진 중간층(174b) 및 티타늄으로 이루어진 상부층(174c)을 포함하도록 도시되어 있다.
제2 소스 드레인 도전층(171, 172, 173, 174) 및 제1 유기층(175) 위에는 제2 유기층(180)이 형성되어 있으며, 제2 유기층(180)은 폴리 이미드(PI)로 이루어진 유기 물질로 형성되어 있다.
도 13 및 도 14에 도시되지 않았으나, 제2 유기층(180) 위에는 화소 전극(미도시)이 위치하며, 화소 전극은 제2 유기층(180)에 형성된 접촉 구멍을 통하여 제2 소스 드레인 도전층(171, 172, 172, 173, 174)과 연결될 수 있다.
제2 유기층(180) 및 화소 전극의 위에는 격벽(미도시)이 위치할 수 있다. 격벽은 화소 전극과 중첩하는 오픈 부분을 가지며, 오픈 부분에 유기 발광층이 위치할 수 있다.
유기 발광층 및 격벽 위에는 공통 전극(미도시)이 위치할 수 있다. 화소 전극, 유기 발광층 및 공통 전극은 유기 발광 다이오드(OLED)를 이룬다. 유기 발광 다이오드(OLED)에서 화소 전극 및 공통 전극으로부터 각각 정공과 전자가 유기 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
161: 스캔선 162: 전단 스캔선
153: 발광 제어 신호선 163: 바이패스 제어 신호선
164: 가로 구동 전압선 131: 가로 초기화 전압선
171: 데이터선 172: 구동 전압선
173: 초기화 전압선 155: 구동 게이트 전극
156: 제3 게이트 전극 157: 제4 게이트 전극
158: 제7 게이트 전극 165: 데이터 연결부
166: 게이트 연결부 167: 리페어 연결부
168: 초기화 연결부 124: 리페어선
174: 화소 전극 연결부 126: 유지 전극

Claims (20)

  1. 기판;
    상기 기판 위에 형성되어 있는 반도체층;
    상기 반도체층을 덮도록 형성되어 있는 제1 절연막;
    상기 제1 절연막 위에 형성되어 있는 제1 도전층;
    상기 제1 도전층을 덮도록 형성되어 있는 제2 절연막;
    상기 제2 절연막 위에 형성되어 있는 제2 도전층;
    상기 제2 도전층을 덮도록 형성되어 있는 제3 절연막;
    상기 제3 절연막 위에 형성되어 있는 제3 도전층;
    상기 제3 도전층을 덮도록 형성되어 있는 제1 유기층; 및
    상기 제1 유기층 위에 형성되어 있는 제4 도전층을 포함하고,
    상기 제4 도전층은 하부층, 중간층 및 상부층을 포함하며,
    상기 하부층은 상기 제1 유기층 및 상기 중간층 사이에 형성되어 있으며, 투명 전도성 산화막으로 이루어지고,
    상기 중간층 및 상기 상부층은 금속층으로 이루어진 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide)인 유기 발광 표시 장치.
  3. 제2항에 있어서,
    상기 중간층은 알루미늄(Al)으로 이루어지고,
    상기 상부층은 티타늄(Ti)으로 이루어진 유기 발광 표시 장치.
  4. 제2항에 있어서,
    상기 중간층 또는 상기 상부층은 질화 티타늄(TiN)으로 이루어진 층을 더 포함하는 유기 발광 표시 장치.
  5. 제3항에 있어서,
    상기 중간층은 상기 알루미늄 및 상기 하부층 사이에 질화 티타늄으로 이루어진 층을 포함하고,
    상기 상부층은 상기 티타늄 및 상기 티타늄 위에 질화 티타늄으로 이루어진 층을 포함하는 유기 발광 표시 장치.
  6. 제1항에 있어서,
    제4 도전층을 덮도록 형성되어 있는 제2 유기층; 및
    제2 유기층 위에 형성되어 있는 애노드 전극을 더 포함하는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 기판 위에 형성되어 있는 구동 트랜지스터를 포함하고,
    상기 구동 트랜지스터는
    상기 반도체층에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 제1 반도체를 포함하고,
    상기 제1 도전층에 형성되는 구동 게이트 전극을 포함하며,
    상기 제1 반도체의 소스 영역과 연결된 소스 전극 및 드레인 영역과 연결된 드레인 전극을 포함하는 유기 발광 표시 장치.
  8. 제7항에 있어서,
    상기 구동 트랜지스터의 소스 전극에 데이터 전압을 전달하는 제2 박막 트랜지스터; 및
    상기 구동 트랜지스터의 드레인 전극을 초기화시키는 제3 박막 트랜지스터를 더 포함하는 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 제4 도전층은
    상기 제2 박막 트랜지스터에 데이터 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 데이터선,
    상기 구동 트랜지스터에 구동 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 구동 전압선, 및
    상기 제3 박막 트랜지스터에 초기화 전압을 전달하며, 평면상 제1 방향으로 연장되어 있는 초기화 전압선을 포함하는 유기 발광 표시 장치.
  10. 제9항에 있어서,
    상기 반도체층은
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 초기화 전압을 상기 제2 방향으로 전달하는 가로 초기화 전압선을 포함하는 유기 발광 표시 장치.
  11. 제9항에 있어서,
    상기 제2 도전층은
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 구동 전압을 상기 제2 방향으로 전달하는 가로 구동 전압선, 및
    상기 가로 구동 전압선과 나란한 제1 방향으로 형성되는 리페어선을 포함하고,
    상기 리페어선은 상기 가로 구동 전압선의 일 부분과 평면상 중첩하는 유기 발광 표시 장치.
  12. 제9항에 있어서,
    상기 제1 도전층은
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 발광 제어 신호를 전달하는 발광 제어 신호선을 포함하는 유기 발광 표시 장치.
  13. 제9항에 있어서,
    상기 제3 도전층은
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터에 스캔 신호를 전달하는 스캔선,
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 스캔 전단 신호를 전달하는 전단 스캔선, 및
    평면상 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있으며, 바이패스 신호를 전달하는 바이패스 제어선을 포함하는 유기 발광 표시 장치.
  14. 기판을 준비하는 단계;
    상기 기판에 무기 절연막을 형성하는 단계;
    상기 무기 절연막 위에 제3 도전층을 형성하는 단계;
    상기 제3 도전층 위에 제1 유기층을 형성하는 단계; 및
    상기 제1 유기층 위에 제4 도전층을 형성하는 단계를 포함하고,
    상기 제4 도전층을 형성하는 단계는,
    상기 제1 유기층 위에 투명 전도성 산화막을 형성하는 단계;
    상기 투명 전도성 산화막 위에 복수의 금속층을 형성하는 단계;
    상기 복수의 금속층을 건식 식각 공정을 통해 패터닝하여 상기 제4 도전층의 중간층 및 상부층을 형성하는 단계; 및
    상기 투명 전도성 산화막을 습식 식각 공정을 통해 패터닝하여 상기 제4 도전층의 하부층을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  15. 삭제
  16. 삭제
  17. 제14항에 있어서,
    상기 복수의 금속층은 알루미늄(Al), 티타늄(Ti) 또는 질화 티타늄(TiN)으로 이루어지며,
    상기 중간층은 상기 알루미늄을 포함하고,
    상기 상부층은 상기 티타늄 또는 상기 질화 티타늄을 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 삭제
  19. 제14항에 있어서,
    상기 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide)으로 이루어지며,
    상기 하부층은 ITO, IZO, IGZO 또는 ITZO을 포함하는 유기 발광 표시 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 기판을 준비하는 단계 및 상기 기판에 무기 절연막을 형성하는 단계 사이에는,
    상기 기판 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 위에 제1 도전층을 형성하는 단계; 및
    상기 제1 도전층 위에 제2 절연막을 형성하는 단계를 더 포함하고,
    상기 무기 절연막은 상기 제2 절연막 위에 형성하는 유기 발광 표시 장치의 제조 방법.
KR1020190072844A 2019-06-19 2019-06-19 유기 발광 표시 장치 및 그 제조 방법 KR102662726B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190072844A KR102662726B1 (ko) 2019-06-19 2019-06-19 유기 발광 표시 장치 및 그 제조 방법
US16/848,481 US11462601B2 (en) 2019-06-19 2020-04-14 Organic light emitting diode display device
CN202010559023.1A CN112117305A (zh) 2019-06-19 2020-06-18 有机发光二极管显示器及其制造方法
US17/899,554 US20220415984A1 (en) 2019-06-19 2022-08-30 Organic light emitting diode display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190072844A KR102662726B1 (ko) 2019-06-19 2019-06-19 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200145890A KR20200145890A (ko) 2020-12-31
KR102662726B1 true KR102662726B1 (ko) 2024-05-02

Family

ID=73798973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190072844A KR102662726B1 (ko) 2019-06-19 2019-06-19 유기 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11462601B2 (ko)
KR (1) KR102662726B1 (ko)
CN (1) CN112117305A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678187B (zh) * 2019-04-19 2023-02-28 夏普株式会社 显示装置及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101309174B1 (ko) * 2006-11-15 2013-09-23 삼성디스플레이 주식회사 표시 장치와 그 제조 방법
KR101659953B1 (ko) * 2010-03-30 2016-09-27 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101893844B1 (ko) 2011-08-18 2018-09-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101979013B1 (ko) 2012-12-24 2019-05-17 엘지디스플레이 주식회사 유기전기발광표시장치 및 그 제조 방법
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
JP2015050011A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102290785B1 (ko) * 2014-11-18 2021-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102426715B1 (ko) 2015-07-23 2022-08-01 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102317553B1 (ko) * 2015-08-28 2021-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치
US9929217B2 (en) * 2016-01-27 2018-03-27 Au Optronics Corporation Array substrate of display and method of manufacturing the same
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device
KR102591549B1 (ko) * 2016-10-19 2023-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101965063B1 (ko) * 2017-08-04 2019-04-02 경희대학교 산학협력단 터치 센서 인-셀 타입 유기전계 발광소자
KR102485169B1 (ko) 2017-09-08 2023-01-09 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 전극 형성 방법
KR102448095B1 (ko) 2017-09-08 2022-09-29 삼성디스플레이 주식회사 표시 장치, 표시 장치 제조 방법, 및 전극 형성 방법
KR102615016B1 (ko) * 2017-09-27 2023-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR102458911B1 (ko) * 2017-12-18 2022-10-25 엘지디스플레이 주식회사 양면 발광형 투명 유기발광 다이오드 표시장치
KR102013397B1 (ko) 2018-01-26 2019-08-23 삼성디스플레이 주식회사 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR20200052782A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20200145890A (ko) 2020-12-31
US20200403049A1 (en) 2020-12-24
CN112117305A (zh) 2020-12-22
US11462601B2 (en) 2022-10-04
US20220415984A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
US9202857B2 (en) Display device
JP4031788B2 (ja) 発光表示装置及び発光表示パネル
KR20240027639A (ko) 디스플레이 장치
KR20170023271A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9548341B2 (en) Organic light emitting diode display
JP2006018301A (ja) 有機発光表示装置用表示板
US10109692B2 (en) Organic light-emitting display device
US11227553B2 (en) Display device
KR20170082687A (ko) 유기 발광 표시 장치
CN101431053A (zh) 电致发光元件形成方法
KR20200097856A (ko) 유기 발광 표시 장치
KR20210086813A (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210018673A (ko) 유기 발광 표시 장치
US11430857B2 (en) Display device with edge cover having slit partially surrounding display area
KR102662726B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP5212683B2 (ja) トランジスタパネル及びその製造方法
KR102600041B1 (ko) 유기 발광 표시 장치
KR20050104610A (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
KR101717075B1 (ko) 유기전기발광소자
KR101954221B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102678189B1 (ko) 발광 표시 장치 및 그 제조 방법
US20230363206A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant