JP6608475B2 - Tftアレイ基板 - Google Patents

Tftアレイ基板 Download PDF

Info

Publication number
JP6608475B2
JP6608475B2 JP2018047940A JP2018047940A JP6608475B2 JP 6608475 B2 JP6608475 B2 JP 6608475B2 JP 2018047940 A JP2018047940 A JP 2018047940A JP 2018047940 A JP2018047940 A JP 2018047940A JP 6608475 B2 JP6608475 B2 JP 6608475B2
Authority
JP
Japan
Prior art keywords
electrode
tft
capacitor
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018047940A
Other languages
English (en)
Other versions
JP2018109787A (ja
Inventor
元 世 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2018109787A publication Critical patent/JP2018109787A/ja
Application granted granted Critical
Publication of JP6608475B2 publication Critical patent/JP6608475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、薄膜トランジスタアレイ基板及びそれを含む表示装置に関する。
有機発光表示装置、液晶表示装置のような表示装置は、薄膜トランジスタ(Thin Film Transistor:TFT)、キャパシタ及び複数の配線を含む。
表示装置が製作される基板は、TFT、キャパシタ及び配線の微細パターンで形成され、前記TFT、キャパシタ及び配線の間の複雑な連結によって、表示装置が作動する。
最近、コンパクトで高解像度のディスプレイへの要求増大によって、表示装置に含まれたTFT、キャパシタ及び配線間の効率的な空間配置及び連結構造に対する要求が高まっている。
韓国公開特許第10−2009−0041284号公報
本発明が解決しようとする課題は、空間配置及び連結構造が効率的なTFTアレイ基板及びそれを含む表示装置を提供することである。
前記課題を達成するために、本発明の一側面によれば、TFTに含まれたアクティブ層、ゲート電極、ソース電極、及びドレイン電極の中で選択された第1導電層と、少なくとも一つ以上の絶縁層を介して、前記第1導電層と異なる層に配された第2導電層と、前記第1導電層上に形成された第1コンタクトホール、及び前記第2導電層上に形成された第2コンタクトホールが前記絶縁層によって分離されず、一体に形成されたノードコンタクトホールと、前記ノードコンタクトホールに形成され、前記第1導電層と第2導電層を連結する連結ノードと、を備えるTFTアレイ基板を提供する。
前記連結ノードは、前記第1導電層及び第2導電層と異なる層に配される。
前記ノードコンタクトホールが形成される領域で、前記第1導電層と前記第2導電層の一部が重畳される。
前記第1コンタクトホールと第2コンタクトホールとの間には、前記絶縁層によるバンクが形成されない。
前記第1導電層及び第2導電層のうち一つは、前記アクティブ層と同じ層に形成される。
前記第1導電層及び第2導電層のうち一つは、前記アクティブ層と同じ材料で形成される。
前記絶縁層は、前記第1導電層と第2導電層との間に形成された第1絶縁層と、前記第1導電層及び第2導電層のうち、さらに上に形成された層と前記連結ノードとの間に形成された第2絶縁層と、を備える。
前記ノードコンタクトホールが形成される領域で、前記第1導電層と前記第2導電層との一部が重畳される領域には、前記第2絶縁層が形成されない。
本発明の他の側面によれば、一つ以上のTFT及び一つ以上のキャパシタを含み、複数の配線に連結された画素回路、及び前記画素回路と連結された表示素子を含む複数の画素と、前記画素に位置し、前記TFTに含まれたアクティブ層、ゲート電極、ソース電極及びドレイン電極のうちで選択された第1導電層と、前記画素に位置し、少なくとも一つ以上の絶縁層を介して、前記第1導電層と異なる層に配された第2導電層と、前記第1導電層上に形成された第1コンタクトホール、及び前記第2導電層上に形成された第2コンタクトホールが前記絶縁層によって分離されず、一体に形成されたノードコンタクトホールと、前記ノードコンタクトホールに形成され、前記第1導電層と第2導電層とを連結する連結ノードと、を備える表示装置を提供する。
前記連結ノードは、前記第1導電層及び第2導電層と異なる層に配される。
前記ノードコンタクトホールが形成される領域で、前記第1導電層と前記第2導電層との一部が重畳される。
前記第1コンタクトホールと第2コンタクトホールとの間には、前記絶縁層によるバンクが形成されない。
前記第2導電層は、前記キャパシタの電極である。
前記第2導電層は、前記配線から延びた層である。
前記連結ノードは、前記配線のうち、前記画素回路にデータ信号を供給するデータ配線と同一層に形成される。
前記第1導電層及び第2導電層のうち一つは、前記アクティブ層と同一層に形成される。
前記第1導電層及び第2導電層のうち一つは、前記アクティブ層と同一材料で形成される。
前記第1導電層及び第2導電層のうち一つは、ドーピングされたポリシリコンである。
前記絶縁層は、前記第1導電層と第2導電層との間に形成された第1絶縁層と、前記第1導電層と第2導電層のうち、さらに上に形成された層と前記連結ノードとの間に形成された第2絶縁層と、を備える。
前記ノードコンタクトホールが形成される領域で、前記第1導電層と前記第2導電層との一部が重畳される領域には、前記第2絶縁層が形成されない。
前記表示素子は、第1電極、第2電極、及び前記第1電極と第2電極との間に配された有機発光層を備える。
前記有機発光素子と前記連結ノードとの間に、平坦化層が形成される。
本発明のさらに他の側面によれば、一つ以上のTFT及び一つ以上のキャパシタを含み、複数の配線に連結された画素回路、及び前記画素回路と連結された表示素子を含む複数の画素と、前記画素に位置する第1導電層と、前記画素に位置し、少なくとも一つ以上の絶縁層を介して、前記第1導電層と異なる層に配された第2導電層と、前記第1導電層上に形成された第1コンタクトホール、及び前記第2導電層上に形成された第2コンタクトホールが前記絶縁層によって分離されず、一体に形成されたノードコンタクトホールと、前記ノードコンタクトホールに形成され、前記第1導電層と第2導電層とを連結する連結ノードと、を備える表示装置を提供する。
前記第1導電層は、前記TFTに含まれたアクティブ層、ゲート電極、ソース電極及びドレイン電極のうちで選択される。
前記表示素子は、第1電極、第2電極、及び前記第1電極と第2電極との間に配された有機発光層を備える。
前記有機発光素子と前記連結ノードとの間に、平坦化層が形成される。
本発明によれば、ノードコンタクトホールを絶縁層によって分離されないように一体に形成するため、ノードコンタクトホールを分離して形成することに比べて、設計マージンを減らせる。したがって、空間の利用を最大化し、高解像度の画素設計が可能である。
本発明の第1実施形態による有機発光表示装置の画素を概略的に示す図面である。 図1のA−A'による断面図である。 図1に示された画素を示す回路図である。 図1に示された画素を示す断面図である。 図1の比較例による有機発光表示装置の画素を概略的に示す図面である。 図5のB−B'による断面図である。 本発明の第2実施形態による有機発光表示装置の画素を概略的に示す図面である。 図7のC−C'による断面図である。 図7に示された画素を示す回路図である。 図7に示された画素を示す断面図である。 図7の比較例による有機発光表示装置の画素を概略的に示す図面である。 図11のD−D'による断面図である。
以下、添付した図面を参照して、本発明の多様な実施形態について、当業者が容易に実施できるように詳細に説明する。本発明は、多様な形態で具現され、ここで説明する実施形態に限定されない。
本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体を通じて、同一または類似した構成要素には、同じ参照符号を付ける。
また、多様な実施形態において、同じ構成を有する構成要素には、同じ符号を使って、代表的なものとして第1実施形態で説明し、その他の実施形態では、第1実施形態と異なる構成を中心に説明する。
また、図面に示された各構成のサイズ及び厚さは、説明の便宜のために、任意に示したので、本発明は、必ずしも図示されたものに限定されない。
図面で、複数の層及び領域を明確に表現するために、厚さを拡大して示した。そして、図面で、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。層、膜、領域、板などの部分が、他の部分の"上に"あるという時、これは、他の部分"真上に"ある場合だけでなく、その中間にさらに他の部分がある場合も含む。
また、明細書全体で、ある部分がある構成要素を"含む"という時、これは、特に逆となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むことを意味する。また、明細書全体で、"〜上に"とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準として、上側に位置することを意味しない。
また、添付図面では、一つの画素に2個の薄膜トランジスタ(Thin Film Transistor:TFT)及び1個のキャパシタ(Capacitor)を備える2Tr−1Cap構造の能動駆動(AM:Active Matrix)と、6個のTFT及び2個のキャパシタを備える6Tr−2Cap構造の能動駆動型有機発光表示装置と、を示しているが、本発明は、これに限定されるものではない。したがって、有機発光表示装置は、一つの画素に複数のTFT及び一つ以上のキャパシタを備え、別途の配線がさらに形成されるか、または既存の配線が省略されて、多様な構造を有するように形成する。ここで、画素は、画像を表示する最小単位であり、有機発光表示装置は、複数の画素を通じて画像を表示する。
以下、図1ないし図4を参照して、本発明の第1実施形態による有機発光表示装置を説明する。
図1は、本発明の第1実施形態による有機発光表示装置の画素を概略的に示した図面であり、図2は、図1のA−A'による断面図であり、図3は、図1に示された画素を示した回路図であり、図4は、図1に示された画素を示した断面図である。
図1ないし図4に示したように、本発明の第1実施形態による有機発光表示装置の画素100は、2個のTFT及び1個のキャパシタを備える。
画素100は、第1電源ELVDDと第2電源ELVSSとの間に接続される有機発光素子(OLED:Organic Light Emitting Diode)と、前記第1電源ELVDDと有機発光素子OLEDとの間に接続されて、前記有機発光素子OLEDに供給される駆動電源を制御する画素回路150と、を備える。
有機発光素子OLEDのアノード電極EL1は、画素回路150を経由して第1電源ELVDDに連結された駆動電源ラインELVDDLに接続され、有機発光素子OLEDのカソード電極EL2は、第2電源ELVSSに接続される。このような有機発光素子OLEDは、第1電源ELVDDから画素回路150を経て駆動電源が供給され、第2電源ELVSSから共通電源が供給される時、有機発光素子OLEDに流れる駆動電流に対応する輝度で発光する。
画素回路150は、第1TFT T1、第2TFT T2、及び第1キャパシタC1を含む。
第1TFT T1は、駆動電源ラインELVDDLと有機発光素子OLEDとの間に連結され、画素100の発光期間に、データ信号に対応する駆動電源を第1電源ELVDDから有機発光素子OLEDに供給する。すなわち、第1TFT T1は、画素100の駆動トランジスタとして機能する。第1TFT T1は、第1アクティブ層A1、第1ゲート電極G1、第1ソース電極S1及び第1ドレイン電極D1を含む。
第1アクティブ層A1は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を含む。第1アクティブ層A1は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第1ゲート電極G1は、ゲート絶縁膜GIと層間絶縁膜ILDとの間に位置している。第1ゲート電極G1は、ノードコンタクトホールNODCNTに形成された連結ノードCNODを通じて、第1ゲート電極G1に隣接する第1キャパシタC1の第1キャパシタ電極CE1と連結される。
第1ソース電極S1は、駆動電源ラインELVDDLと連結されている。
第1ドレイン電極D1は、有機発光素子OLEDのアノード電極EL1と連結されている。
第2TFT T2は、データラインDAmと第1TFT T1との間に連結され、スキャンラインSCnからスキャン信号が供給される時、データラインDAmから供給されるデータ信号を画素100の内部に伝達する。すなわち、第2TFT T2は、画素100のスイッチングトランジスタとして機能する。第2TFT T2は、第2アクティブ層A2、第2ゲート電極G2、第2ソース電極S2及び第2ドレイン電極D2を含む。
第2アクティブ層A2は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を含む。第2アクティブ層A2は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第2ゲート電極G2は、スキャンラインSCnと連結されており、第1ゲート電極G1及びスキャンラインSCnと同じ層に位置している。すなわち、第2ゲート電極G2と第2アクティブ層A2との間には、ゲート絶縁膜GIが位置している。
第2ソース電極S2は、データラインDAmと連結されている。
第2ドレイン電極D2は、第1TFT T1の第1ゲート電極G1と連結されている。
一方、図4には、本発明の第1実施形態による有機発光表示装置の第1TFT T1の第1ソース電極S1及び第1ドレイン電極D1、並びに第2TFT T2の第2ソース電極S2及び第2ドレイン電極D2が、第1アクティブ層A1及び第2アクティブ層A2のそれぞれと異なる層に形成されていると示されているが、これに限定されず、本発明の他の実施形態による有機発光表示装置の第1TFTの第1ソース電極と第1ドレイン電極、及び第2TFTの第2ソース電極と第2ドレイン電極のそれぞれは、第1アクティブ層及び第2アクティブ層のそれぞれと選択的に同じ層に形成される。
第1キャパシタC1は、データプログラミング期間に画素100の内部に供給されるデータ信号を保存し、それを1フレームの間に維持するためのものであって、第1電源ELVDDと、第1TFT T1の第1ゲート電極G1との間に連結される。すなわち、第1キャパシタC1は、ストレージキャパシタとして機能する。第1キャパシタC1は、第1キャパシタ電極CE1及び第2キャパシタ電極CE2を含む。
第1キャパシタ電極CE1は、ノードコンタクトホールNODCNTに形成された連結ノードCNODを通じて、前述した第1TFT T1の第1ゲート電極G1と連結されている。第1キャパシタ電極CE1は、第1アクティブ層A1及び第2アクティブ層A2と同じ層に位置している。すなわち、第1キャパシタ電極CE1は、ドーピング物質がドーピングされたポリシリコンで形成される。
第2キャパシタ電極CE2は、駆動電源ラインELVDDLと連結されている。
第1TFT T1の第1ドレイン電極D1は、ビアホールVIAを通じて有機発光素子OLEDが連結されている。
有機発光素子OLEDは、平坦化層PLを介して第1ドレイン電極D1上に位置し、第1ドレイン電極D1と接続されたアノード電極EL1と、有機発光層EL及び第2電源ELVSSと連結されたカソード電極EL2と、を含む。有機発光層ELは、画素定義層PDLによって、その位置が決定され、カソード電極EL2は、画素定義層PDLの全体にかけて位置する。
図1及び図2を参照すれば、第1キャパシタC1の第1キャパシタ電極CE1と第1TFT T1の第1ゲート電極G1との間には、ゲート絶縁膜GIが形成され、第1TFT T1の第1ゲート電極G1と連結ノードCNODとの間には、層間絶縁膜ILDが形成されている。
第1キャパシタC1の第1キャパシタ電極CE1は、ゲート絶縁膜GI及び層間絶縁膜ILDに形成された第1コンタクトホールCNT1を通じて連結ノードCNODと接続し、第1TFT T1の第1ゲート電極G1は、層間絶縁膜ILDに形成された第2コンタクトホールCNT2を通じて連結ノードCNODと接続する。すなわち、第1キャパシタC1の第1キャパシタ電極CE1と、第1TFT T1の第1ゲート電極G1とは、それぞれ異なる層に形成されているが、同じ連結ノードCNODを通じて互いに連結される。
この時、第1コンタクトホールCNT1と第2コンタクトホールCNT2は、ゲート絶縁膜GIや層間絶縁膜ILDによって分離されず、一つの統合されたノードコンタクトホールNODCNTを形成する。すなわち、ノードコンタクトホールNODCNTは、ゲート絶縁膜GIや層間絶縁膜ILDによるバンクなしに一体に形成される。
ノードコンタクトホールNODCNTが形成される領域で、第1キャパシタC1の第1キャパシタ電極CE1と、第1TFT T1の第1ゲート電極G1とは、一部重畳された領域OLが形成され、重畳された領域OLでは、層間絶縁膜ILDが形成されない。
もし、第1コンタクトホールCNT1と第2コンタクトホールCNT2とを分離して、ノードコンタクトホールを形成すれば、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間にバンクを形成する絶縁層を形成せねばならない。しかし、本発明の実施形態によれば、第1コンタクトホールCNT1と第2コンタクトホールCNT2とが分離されず、一体に形成されるため、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間にバンクを形成する必要がない。したがって、画素設計時、バンク形成のための設計マージンを減らして、空間の利用を最大化する。このように節約された空間は、キャパシタの面積を増大させる用途として使われるので、高解像度の画素設計を可能にする。
以下、本発明の第1実施形態の比較例による有機発光表示装置を説明する。図5は、図1の比較例による有機発光表示装置の画素を概略的に示した図面であり、図6は、図5のB−B'による断面図である。
図5及び図6を参照すれば、有機発光表示装置の画素100#Cは、本発明の第1実施形態と同様に、2個のTFT T1,T2及び1個のキャパシタC1を備える。以下、ノードコンタクトホールNODCNTが形成される部分を重点として、本発明の第1実施形態との差異点を説明する。
第1キャパシタC1の第1キャパシタ電極CE1と、第1TFT T1の第1ゲート電極G1とは、重畳されず、分離されている。
第1キャパシタC1の第1キャパシタ電極CE1は、ゲート絶縁膜GI及び層間絶縁膜ILDに形成された第1コンタクトホールCNT1を通じて、連結ノードCNODと接続する。
第1TFT T1の第1アクティブ層A1と第1ゲート電極G1との間には、ゲート絶縁膜GIが形成され、第1ゲート電極G1と連結ノードCNODとの間には、層間絶縁膜ILDが形成されている。第1ゲート電極G1は、層間絶縁膜ILDに形成された第2コンタクトホールCNT2を通じて、連結ノードCNODと接続する。
この時、第1コンタクトホールCNT1及び第2コンタクトホールCNT2は、前述した本発明の第1実施形態のように、一体に統合されず、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間に、ゲート絶縁膜GI及び層間絶縁膜ILDによるバンクBKが形成されて、ノードコンタクトホールNODCNTは、バンクBKによって空間が分離される。したがって、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間にバンクBKを形成する絶縁層を形成するための設計マージンを割り当てねばならないので、画素設計時、空間の利用に制約を受ける。このような空間上の制約によって、キャパシタの面積を大きく設計できないので、高解像度の画素設計に不利である。
以下、図7ないし図10を参照して、本発明の第2実施形態による有機発光表示装置を説明する。
図7は、本発明の第2実施形態による有機発光表示装置の画素を概略的に示した図面であり、図8は、図7のC−C'による断面図であり、図9は、図7に示された画素を示した回路図であり、図10は、図7に示された画素を示した断面図である。
図7ないし図10に示されたように、本発明の第2実施形態による有機発光表示装置の画素200は、6個のTFT及び2個のキャパシタを備える。
画素回路250は、第1TFT T1、第2TFT T2、第3TFT T3、第4TFT T4、第5TFT T5、第6TFT T6、第1キャパシタC1及び第2キャパシタC2を備える。
第1TFT T1は、駆動電源ラインELVDDLと有機発光素子OLEDとの間に連結され、画素200の発光期間にデータ信号に対応する駆動電源を、第1電源ELVDDから有機発光素子OLEDに供給する。すなわち、第1TFT T1は、画素200の駆動トランジスタとして機能する。第1TFT T1は、第1アクティブ層A1、第1ゲート電極G1、第1ソース電極S1及び第1ドレイン電極D1を備える。
第1アクティブ層A1は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第1アクティブ層A1は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第1ゲート電極G1は、第1キャパシタC1の第1キャパシタ電極CE1と連結されており、第1スキャンラインSCn、第2スキャンラインSCn−1、及び初期化電源ラインVinitと同じ層に位置している。
第1ソース電極S1は、第5TFT T5を経由して、駆動電源ラインELVDDLと連結されている。
第1ドレイン電極D1は、第6TFT T6を経由して、有機発光素子OLEDと連結されている。
第2TFT T2は、データラインDAmと第1TFT T1との間に連結され、第2スキャンラインSCn−1からスキャン信号が供給される時、データラインDAmから供給されるデータ信号を画素200の内部に伝達する。すなわち、第2TFT T2は、画素200のスイッチングトランジスタとして機能する。第2TFT T2は、第2アクティブ層A2、第2ゲート電極G2、第2ソース電極S2及び第2ドレイン電極D2を備える。
第2アクティブ層A2は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第2アクティブ層A2は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第2ゲート電極G2は、第1スキャンラインSCnと連結されている。
第2ソース電極S2は、データラインDAmと連結されている。
第2ドレイン電極D2は、第1TFT T1の第1ソース電極S1と連結されている。
第3TFT T3は、第1TFT T1の第1ドレイン電極D1と第1ゲート電極G1との間に連結され、画素200の内部にデータ信号が供給される時、第1TFT T1をダイオード形態に連結して、第1TFT T1のしきい電圧を補償する。すなわち、第3TFT T3は、画素200の補償トランジスタとして機能する。第3TFT T3は、第3アクティブ層A3、第3ゲート電極G3、第3ソース電極S3及び第3ドレイン電極D3を備える。
第3アクティブ層A3は、ポリシリコンを含み、ドーピング物質がドーピングされたソース及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第3アクティブ層A3は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第3ゲート電極G3は、第1スキャンラインSCnと連結されている。
第3ソース電極S3は、第1TFT T1の第1ドレイン電極D1と連結されている。
第3ドレイン電極D3は、第1TFT T1の第1ゲート電極G1と連結されている。
第4TFT T4は、初期化電源ラインVinitと、第1TFT T1の第1ゲート電極G1との間に連結され、画素200にデータ信号が入力されるデータプログラミング期間に、前記データ信号が画素200の内部に円滑に供給されるように、前記データプログラミング期間に、前記初期化期間に第2スキャンラインSCn−1からスキャン信号が供給される時、初期化電源ラインVinitから供給される初期化電源を画素200の内部に伝達して、第1TFT T1を初期化する。すなわち、第4TFT T4は、画素200のスイッチングトランジスタとして機能する。第4TFT T4は、第4アクティブ層A4、第4ゲート電極G4、第4ソース電極S4及び第4ドレイン電極D4を備える。
第4アクティブ層A4は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第4アクティブ層A4は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第4ゲート電極G4は、第2スキャンラインSCn−1と連結されている。
第4ソース電極S4は、ノードコンタクトホールNODCNTを通じて連結された連結ノードCNODによって、初期化電源ラインVinitと連結されている。第4ソース電極S4は、第1アクティブ層A1ないし第6アクティブ層A6と同じ層に位置している。すなわち、第4ソース電極S4は、ドーピング物質がドーピングされたポリシリコンで形成される。
第4ドレイン電極D4は、第1TFT T1の第1ゲート電極G1と連結されている。
第5TFT T5は、駆動電源ラインELVDDLと第1TFT T1との間に連結され、画素200の非発光期間に、第1電源ELVDDと第1TFT T1との連結を遮断し、画素200の発光期間に、前記第1電源ELVDDと第1TFT T1とを連結する。すなわち、第5TFT T5は、画素200のスイッチングトランジスタとして機能する。第5TFT T5は、第5アクティブ層A5、第5ゲート電極G5、第5ソース電極S5及び第5ドレイン電極D5を備える。
第5アクティブ層A5は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第5アクティブ層A5は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第5ゲート電極G5は、発光制御ラインEnと連結されている。
第5ソース電極S5は、駆動電源ラインELVDDLと連結されている。
第5ドレイン電極D5は、第1TFT T1の第1ソース電極S1と連結されている。
第6TFT T6は、第1TFT T1と有機発光素子OLEDとの間に連結され、画素200の非発光期間に、第1TFT T1と有機発光素子OLEDとの連結を遮断し、画素200の発光期間に、前記第1TFT T1と有機発光素子OLEDとを連結する。すなわち、第6TFT T6は、画素200のスイッチングトランジスタとして機能する。第6TFT T6は、第6アクティブ層A6、第6ゲート電極G6、第6ソース電極S6及び第6ドレイン電極D6を備える。
第6アクティブ層A6は、ポリシリコンを含み、ドーピング物質がドーピングされたソース領域及びドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域と、を備える。第6アクティブ層A6は、基板SUBに形成されたバッファ層BUとゲート絶縁膜GIとの間に位置している。
第6ゲート電極G6は、発光制御ラインEnと連結されている。
第6ソース電極S6は、第1TFT T1の第1ドレイン電極D1と連結されている。
第6ドレイン電極D6は、有機発光素子OLEDのアノード電極と連結されている。
一方、図10には、本発明の第2実施形態による有機発光表示装置の第2TFT T2の第2ソース電極S2、第4TFT T4の第4ソース電極S4、第5TFT T5の第5ソース電極S5のそれぞれが、第2アクティブ層A2、第4アクティブ層A4、及び第5アクティブ層A5のそれぞれと異なる層に形成されていると示されているが、これは、第2ソース電極S2、第4ソース電極S4、第5ソース電極S5が、第2アクティブ層A2、第4アクティブ層A4、及び第5アクティブ層A5のそれぞれと選択的に同じ層に形成されないということを意味しない。すなわち、第2ソース電極S2、第4ソース電極S4、第5ソース電極S5のそれぞれは、第2アクティブ層A2、第4アクティブ層A4、及び第5アクティブ層A5のそれぞれと選択的に同じ層に形成される。図10は、第2アクティブ層A2、第4アクティブ層A4、及び第5アクティブ層A5のそれぞれと同一層に形成された第2ソース電極S2、第4ソース電極S4、第5ソース電極S5が、所定のコンタクトホールを通じて、他の層に形成された導電層と連結されている時、その導電層を各ソース電極として表示するものでもある。例えば、第4ソース電極S4は、図7及び図8では、第4アクティブ層A4と同じ層に形成され、ノードコンタクトホールNODCNTを通じて、第4アクティブ層A4と異なる層に形成された連結ノードCNODに接続されていると示されているが、図10では、連結ノードCNODの一部を第4ソース電極S4として表示している。これは、連結ノードCNOD及び第4アクティブ層A4に形成された第4ソース電極S4が電気的に/機能的に同一であるためである。
第1キャパシタC1は、データプログラミング期間に、画素200の内部に供給されるデータ信号を保存し、これを1フレーム間維持するためのものであって、第1電源ELVDDと連結された駆動電源ラインELVDDLと、初期化電源ラインVinitと連結された第1TFT T1の第1ゲート電極G1との間に連結される。すなわち、第1キャパシタC1は、ストレージキャパシタとして機能する。第1キャパシタC1は、第1キャパシタ電極CE1及び第2キャパシタ電極CE2を含む。
第1キャパシタ電極CE1は、初期化電源ラインVinitと連結された第1TFT T1の第1ゲート電極G1と連結されている。
第2キャパシタ電極CE2は、駆動電源ラインELVDDLと連結されている。
第2キャパシタC2は、有機発光表示装置でロードによる電圧降下を補償するためのものであって、第1キャパシタC1の第1キャパシタ電極CE1と第1スキャンラインSCnとの間に連結される。すなわち、第2キャパシタC2は、現在のスキャン信号の電圧レベルが変更される時、特に、現在のスキャン信号の供給が中断される時点で、カップリング作用によって、第1TFT T1の第1ゲート電極G1の電圧を上昇させることによって、有機発光表示装置内のロードによる電圧降下を補償するブースティングキャパシタとして機能する。第2キャパシタC2は、第3キャパシタ電極CE3及び第4キャパシタ電極CE4を含む。
第3キャパシタ電極CE3は、第1キャパシタC1の第1キャパシタ電極CE1と連結されている。
第4キャパシタ電極CE4は、第1スキャンラインSCnと連結されている。
第6TFT T6の第6ドレイン電極D6には、ビアホールVIAを通じて有機発光素子OLEDが連結されている。
有機発光素子OLEDは、平坦化層PLを介して、第6ドレイン電極D6の上に位置し、第6ドレイン電極D6と接続されたアノード電極EL1と、有機発光層EM及び第2電源ELVSSと連結されたカソード電極EL2と、を含む。有機発光層EMは、画素定義層PDLによって、その位置が決定され、カソード電極EL2は、画素定義層PDLの全体にわたって位置する。
図7及び図8を参照すれば、初期化電源ラインVinitと第4TFT T4の第4ソース電極S4との間には、ゲート絶縁膜GIが形成され、初期化電源ラインVinitと連結ノードCNODとの間には、層間絶縁膜ILDが形成されている。
初期化電源ラインVinitは、層間絶縁膜ILDに形成された第1コンタクトホールCNT1を通じて、連結ノードCNODと接続し、第4TFT T4の第4ソース電極S4は、ゲート絶縁膜GI及び層間絶縁膜ILDに形成された第2コンタクトホールCNT2を通じて、連結ノードCNODと接続する。すなわち、初期化電源ラインVinitと第4TFT T4の第4ソース電極S4とは、それぞれ異なる層に形成されているが、同じ連結ノードCNODを通じて連結される。
この時、第1コンタクトホールCNT1と第2コンタクトホールCNT2とは、ゲート絶縁膜GIや層間絶縁膜ILDによって分離されず、一体に統合されたノードコンタクトホールNODCNTを形成する。すなわち、ノードコンタクトホールNODCNTは、ゲート絶縁膜GIや層間絶縁膜ILDによるバンクなしに一体に形成される。
ノードコンタクトホールNODCNTが形成される領域で、初期化電源ラインVinitと第4TFT T1の第4ソース電極S4とは、一部重畳された領域OLが形成され、重畳された領域OLでは、層間絶縁膜ILDが形成されない。
もし、第1コンタクトホールCNT1と第2コンタクトホールCNT2とを分離してノードコンタクトホールを形成する場合には、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間に、バンクを形成する絶縁層を形成せねばならないが、本発明の実施形態によれば、第1コンタクトホールCNT1と第2コンタクトホールCNT2とが分離されず、一体に形成されるので、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間にバンクを形成する必要がない。したがって、画素設計時、バンク形成のための設計マージンを減らして、空間の利用を最大化する。このように節約された空間は、キャパシタの面積を増大させる用途として使われるため、高解像度の画素設計を可能にする。
以下、本発明の第2実施形態の比較例による有機発光表示装置を説明する。図11は、図7の比較例による有機発光表示装置の画素を概略的に示した図面であり、図12は、図11のD−D'による断面図である。
図11及び図12を参照すれば、有機発光表示装置の画素200#Cは、本発明の第2実施形態と同様に、6個のTFT T1〜T6及び2個のキャパシタC1,C2を備える。以下、ノードコンタクトホールNODCNTが形成される部分を重点として、本発明の第2実施形態との差異点を説明する。
初期化電源ラインVinitと第4TFT T1の第4ソース電極S4とは、重畳されず、分離されている。
初期化電源ラインVinitは、層間絶縁膜ILDに形成された第1コンタクトホールCNT1を通じて、連結ノードCNODと接続する。
第4TFT T4の第4ソース電極S4と連結ノードCNODとの間には、ゲート絶縁膜GI及び層間絶縁膜ILDが形成されている。第4ソース電極S4は、ゲート絶縁膜GI及び層間絶縁膜ILDに形成された第2コンタクトホールCNT2を通じて、連結ノードCNODと接続する。
この時、第1コンタクトホールCNT1と第2コンタクトホールCNT2とは、前述した本発明の第1実施形態のように、一体に統合されず、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間に、ゲート絶縁膜GI及び層間絶縁膜ILDによるバンクBKを形成し、ノードコンタクトホールNODCNTが分離される。したがって、第1コンタクトホールCNT1と第2コンタクトホールCNT2との間に、バンクBKを形成する絶縁層を形成するための設計マージンを割り当てねばならないので、画素設計時、空間の利用に制約を受ける。このような空間上の制約によって、キャパシタの面積を増大できないので、高解像度の画素設計が不利になる。
前述した第1実施形態では、第1ゲート電極G1と第1キャパシタ電極CE1との間に統合ノードコンタクトホールNODCNTを形成し、第2実施形態では、第4ソース電極S4と初期化電源ラインVinitとの間に統合ノードコンタクトホールNODCNTを形成して、連結ノードCNODに連結したが、これは、実施形態の一部であり、本発明は、これに限定されない。したがって、隣接した素子や配線の間で、他の層に形成された導電層を、前述した実施形態のように、統合ノートコンタクトホールを形成して連結する場合には、本発明が適用される。
本発明は、図面に示された実施形態を参照して説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、表示装置関連の技術分野に好適に適用可能である。
100 画素
CNT1 第1コンタクトホール
CNT2 第2コンタクトホール
NODCNT ノードコンタクトホール
CNOD 連結ノード
VIA ビアホール
SCn スキャンライン
DAm データライン
G1 第1ゲート電極
ELVDDL 駆動電源ライン
C1 第1キャパシタ
CE1 第1キャパシタ電極
CE2 第2キャパシタ電極
T1 第1TFT
T2 第2TFT

Claims (6)

  1. 基板と、
    前記基板上に位置したソース電極とドレイン電極とを含むスイッチングTFTと、
    前記ソース電極または前記ドレイン電極に連結された駆動TFTと、
    キャパシタと、
    前記駆動TFTのゲート電極および前記キャパシタの第1電極が重畳する重畳領域から前記キャパシタの前記第1電極上の領域にかけて一体に形成されたノードコンタクトホールと、
    連結ノードと、を含み、
    前記連結ノードは、前記ノードコンタクトホールを通じて前記駆動TFTのゲート電極と接触し、前記ノードコンタクトホールを通じて前記キャパシタの第1電極と接触することを特徴とするTFTアレイ基板。
  2. 前記ゲート電極と前記キャパシタの第1電極との間に配置されたゲート絶縁膜をさらに含み、
    前記ゲート絶縁膜と前記ゲート電極は、前記重畳領域で重畳することを特徴とする請求項1に記載のTFTアレイ基板。
  3. 前記ゲート電極と前記ソース電極、及び前記ゲート電極と前記ドレイン電極との間に配置された層間絶縁膜をさらに含み、
    前記層間絶縁膜は、前記重畳領域に配置されないことを特徴とする請求項1に記載のTFTアレイ基板。
  4. 前記連結ノードは、前記ソース電極及び前記ドレイン電極と同じ材料を含むことを特徴とする請求項1に記載のTFTアレイ基板。
  5. 前記駆動TFTは、アクティブ層をさらに含み、
    前記キャパシタの第1電極は、前記アクティブ層と同一層に位置することを特徴とする請求項1に記載のTFTアレイ基板。
  6. 前記キャパシタの第1電極は、前記アクティブ層と同じ物質を含むことを特徴とする請求項5に記載のTFTアレイ基板。
JP2018047940A 2012-08-24 2018-03-15 Tftアレイ基板 Active JP6608475B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120093295A KR101434366B1 (ko) 2012-08-24 2012-08-24 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR10-2012-0093295 2012-08-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013169759A Division JP6309723B2 (ja) 2012-08-24 2013-08-19 薄膜トランジスタアレイ基板及びそれを含む表示装置

Publications (2)

Publication Number Publication Date
JP2018109787A JP2018109787A (ja) 2018-07-12
JP6608475B2 true JP6608475B2 (ja) 2019-11-20

Family

ID=49033912

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013169759A Active JP6309723B2 (ja) 2012-08-24 2013-08-19 薄膜トランジスタアレイ基板及びそれを含む表示装置
JP2018047940A Active JP6608475B2 (ja) 2012-08-24 2018-03-15 Tftアレイ基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013169759A Active JP6309723B2 (ja) 2012-08-24 2013-08-19 薄膜トランジスタアレイ基板及びそれを含む表示装置

Country Status (6)

Country Link
US (4) US9136316B2 (ja)
EP (2) EP2701195B1 (ja)
JP (2) JP6309723B2 (ja)
KR (1) KR101434366B1 (ja)
CN (3) CN103633146B (ja)
TW (1) TWI625852B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR102322014B1 (ko) 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN106157882B (zh) * 2015-04-24 2019-01-15 上海和辉光电有限公司 像素结构
US9818343B2 (en) * 2015-04-30 2017-11-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for repairing the same
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
TWI726006B (zh) * 2016-07-15 2021-05-01 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、資料處理裝置
KR102391474B1 (ko) * 2017-05-30 2022-04-28 삼성디스플레이 주식회사 표시 장치
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN107452757B (zh) * 2017-07-31 2019-10-22 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN209912874U (zh) * 2019-08-05 2020-01-07 北京京东方技术开发有限公司 显示基板、显示装置
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
US11605689B2 (en) * 2019-10-30 2023-03-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
CN114250498B (zh) * 2020-09-25 2023-09-01 京东方科技集团股份有限公司 用于3d打印的阳极背板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078109B2 (ja) * 1992-04-16 2000-08-21 宮崎沖電気株式会社 半導体装置の製造方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3666305B2 (ja) * 1999-06-14 2005-06-29 セイコーエプソン株式会社 半導体装置、電気光学装置及び半導体装置の製造方法
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7336336B2 (en) 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR100560399B1 (ko) 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
WO2005059971A2 (en) * 2003-12-15 2005-06-30 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR100637147B1 (ko) * 2004-02-17 2006-10-23 삼성에스디아이 주식회사 박막의 밀봉부를 갖는 유기 전계 발광 표시장치, 그제조방법 및 막 형성장치
JP3985804B2 (ja) * 2004-06-03 2007-10-03 セイコーエプソン株式会社 電気光学装置
KR101085137B1 (ko) 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101115026B1 (ko) 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP5092306B2 (ja) * 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP4259556B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP5212683B2 (ja) * 2007-03-20 2013-06-19 カシオ計算機株式会社 トランジスタパネル及びその製造方法
KR100823199B1 (ko) * 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
KR101443374B1 (ko) 2007-10-23 2014-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 구비한 액정표시장치
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102150196B (zh) * 2009-09-08 2013-12-18 松下电器产业株式会社 显示面板装置以及其控制方法
KR101232736B1 (ko) 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
KR101056233B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
KR101254479B1 (ko) 2010-06-24 2013-04-12 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2012008192A1 (ja) 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
KR101762344B1 (ko) * 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101296908B1 (ko) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN108538857A (zh) 2018-09-14
KR20140026196A (ko) 2014-03-05
JP2018109787A (ja) 2018-07-12
JP2014044421A (ja) 2014-03-13
US20220181360A1 (en) 2022-06-09
US20140054562A1 (en) 2014-02-27
US20180226436A1 (en) 2018-08-09
CN103633146B (zh) 2018-05-18
CN103633146A (zh) 2014-03-12
US11264412B2 (en) 2022-03-01
EP4307377A2 (en) 2024-01-17
US20150364505A1 (en) 2015-12-17
TWI625852B (zh) 2018-06-01
KR101434366B1 (ko) 2014-08-26
CN203553169U (zh) 2014-04-16
TW201409682A (zh) 2014-03-01
EP2701195B1 (en) 2023-11-29
US9136316B2 (en) 2015-09-15
US9941307B2 (en) 2018-04-10
CN108538857B (zh) 2023-07-28
EP2701195A1 (en) 2014-02-26
EP4307377A3 (en) 2024-04-03
JP6309723B2 (ja) 2018-04-11

Similar Documents

Publication Publication Date Title
JP6608475B2 (ja) Tftアレイ基板
US8823010B2 (en) Thin-film transistor array substrate and display device including the same
KR101947163B1 (ko) 유기 발광 표시 장치
KR102471115B1 (ko) 유기 발광 표시 장치
KR102602275B1 (ko) 유기 발광 표시 장치
KR20160085987A (ko) 표시 장치
JP2016051184A (ja) 有機発光表示装置およびその製造方法
JP2017198809A (ja) アクティブマトリクス表示装置
KR20170125160A (ko) 유기 발광 표시 장치
JP2017515276A (ja) Oledディスプレイパネルの画素構造
KR20200004475A (ko) 유기 발광 표시 장치
JP6258047B2 (ja) 発光素子表示装置
US9685458B2 (en) Display device
KR20210033580A (ko) 표시 장치
US20220148514A1 (en) Display device
JP2009063930A (ja) 有機el表示装置
JP2008235499A (ja) トランジスタパネル及びその製造方法
KR20190015740A (ko) 유기 발광 표시 장치
US20220037452A1 (en) Display device
KR20110105354A (ko) 유기 발광 표시 장치
JP2019032557A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191023

R150 Certificate of patent or registration of utility model

Ref document number: 6608475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250