TWI625852B - 薄膜電晶體陣列基板及包含其之顯示設備 - Google Patents

薄膜電晶體陣列基板及包含其之顯示設備 Download PDF

Info

Publication number
TWI625852B
TWI625852B TW102112587A TW102112587A TWI625852B TW I625852 B TWI625852 B TW I625852B TW 102112587 A TW102112587 A TW 102112587A TW 102112587 A TW102112587 A TW 102112587A TW I625852 B TWI625852 B TW I625852B
Authority
TW
Taiwan
Prior art keywords
conductive layer
contact hole
layer
film transistor
thin film
Prior art date
Application number
TW102112587A
Other languages
English (en)
Other versions
TW201409682A (zh
Inventor
李元世
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201409682A publication Critical patent/TW201409682A/zh
Application granted granted Critical
Publication of TWI625852B publication Critical patent/TWI625852B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種薄膜電晶體(TFT)陣列基板，其包含：選自薄膜電晶體之主動層、閘極電極、源極電極以及汲極電極的第一導電層；在不同於第一導電層之層的第二導電層；以及耦合第一導電層到第二導電層的連接節點。在此，薄膜電晶體陣列具有節點接觸孔，其藉由以下元件形成：在第一導電層中的第一接觸孔；以及在第二導電層中的第二接觸孔，其中第二接觸孔係與第一接觸孔一體形成且不被絕緣層分隔第一接觸孔，而且連接節點之至少一部分在節點接觸孔中。

Description

薄膜電晶體陣列基板及包含其之顯示設備
相關申請案之交互參照
本申請案主張於2012年8月24日向韓國智慧財產局提出之韓國專利申請號第10-2012-0093295號之優先權及效益，其全部內容係於此併入作為參考。
本發明的態樣係有關於薄膜電晶體陣列基板以及含有此薄膜電晶體陣列基板的顯示設備。
顯示設備，例如有機發光顯示設備與液晶顯示設備，可包含薄膜電晶體(TFT)、電容、以及耦合薄膜電晶體與電容的線路。
顯示裝置可藉由在基板上形成薄膜電晶體、電容與線路之細微圖樣來製造，而且顯示裝置藉由薄膜電晶體、電容與線路之間的複雜連接進行運作。
隨著對輕薄型與高解析度之顯示器的需求增加，逐漸需要顯示設備所包含的薄膜電晶體、電容以及線路有效率的空間配置與連接結構。
一個或更多本發明之實施例包含一種具有有效率的空間配置與連接結構的薄膜電晶體陣列基板以及含有此薄膜電晶體陣列基板的顯示設備。
根據本發明的一態樣，提供一種薄膜電晶體(TFT)陣列基板，其包含：從薄膜電晶體之主動層、閘極電極、源極電極以及汲極電極中選出的第一導電層；在不同於第一導電層之層中的第二導電層；以及耦合第一導電層至第二導電層的連接節點。在此，薄膜電晶體陣列具有節點接觸孔，其藉由以下元件形成：在第一導電層中的第一接觸孔；以及在第二導電層中的第二接觸孔，第二接觸孔係與第一接觸孔一體形成且不會因絕緣層而與第一接觸孔相分隔，而且連接節點之至少一部分係在節點接觸孔中。
連接節點可在不同於第一導電層與第二導電層之層中。
第一導電層與第二導電層可在節點接觸孔所在之區域部分地重疊。
根據本發明之一個或更多實施例，絕緣層之堆積(bank)係不位於第一接觸孔與第二接觸孔之間。
第一導電層或第二導電層可在與主動層相同的層中。
第一導電層或第二導電層可包含與主動層相同的材料。
絕緣層可包含：在第一導電層與第二導電層之間的第一絕緣層；以及在第二絕緣層，其在連接節點與第一導電層或第二導電層之中的上方者之間。
根據本發明的另一實施例，顯示設備包含：複數個像素，每一像素含有：耦接複數個線路且含有至少一薄膜電晶體與至少一電容的像素電路；以及耦接像素電路的顯示裝置；以及薄膜陣列基板，其含有：在像素中且從至少一薄膜電晶體之主動層、閘極電極、源極電極以及汲極電極中選出的第一導電層；在像素中，與第一導電層部分地重疊，且在不同於第一導電層之層中的第二導電層；以及耦合第一導電層至第二導電層的連接節點。在此，顯示設備具有節點接觸孔，其藉由以下元件其形成：在第一導電層中的第一接觸孔；以及在第二導電層中的第二接觸孔，第二接觸孔係與第一接觸孔一體形成且不因絕緣層而與第一接觸孔分隔，而且連接節點之至少一部分係在節點接觸孔中。
連接節點可在不同於第一導電層與第二導電層之層中。
第一導電層與第二導電層可在節點接觸孔所在之區域部分地重疊。
根據本發明之一個或更多實施例，絕緣層之堆積係不位於第一接觸孔與第二接觸孔之間。
第二導電層可包含至少一電容之電極。
第二導電層可包含從複數個線路延伸出的一層。
連接節點可在與複數個線路之數據線路相同的層上，此數據線路係提供數據訊號給像素電路。
第一導電層或第二導電層可在與主動層相同的層中。第一導電層或第二導電層可包含與主動層相同的材料。第一導電層或第二導電層可包含摻雜的多晶矽。
絕緣層可包含：在第一導電層與第二導電層之間的第一絕緣層；以及在連接節點與第一導電層與第二導電層之中在上方者之間的第二絕緣層。第二絕緣層可能不會位於第一導電層與第二導電層部分地重疊且節點接觸孔所位在之區域。
顯示裝置可包含含有第一電極、第二電極以及在第一電極與第二電極之間之發光層的有機發光二極體(OLED)。
平坦化層可在有機發光二極體與連接節點之間。
根據本發明的再一實施例，顯示設備包含：複數個像素，每一像素含有：耦接複數個線路且含有至少一薄膜電晶體與至少一電容的像素電路；以及耦接像素電路的顯示裝置；以及薄膜陣列基板，其含有：在複數個像素中的第一導電層；在複數個像素中，與第一導電層部分地重疊，且在不同於第一導電層之層中的第二導電層；以及耦合第一導電層至第二導電層的連接節點。在此，顯示設備具有節點接觸孔，其藉由以下元件形成：在第一導電層中的第一接觸孔；以及在第二導電層中的第二接觸孔，第二接觸孔係與第一接觸孔一體形成且不因絕緣層而與第一接觸孔相分隔，而且連接節點之至少一部分係在節點接觸孔中。
第一導電層可從至少一薄膜電晶體之主動層、閘極電極、源極電極以及汲極電極中選出。
顯示裝置可包含含有第一電極、第二電極以及在第一電極與第二電極之間之發光層的有機發光二極體。
平坦化層可在有機發光二極體與連接節點之間。
100、100_C、200、200_C‧‧‧像素
150、250‧‧‧像素電路
A’、B-B’、C-C’、D-D’‧‧‧剖面線
A1‧‧‧第一主動層
A2‧‧‧第二主動層
A3‧‧‧第三主動層
A4‧‧‧第四主動層
A5‧‧‧第五主動層
A6‧‧‧第六主動層
BK‧‧‧堆積
BU‧‧‧緩衝層
C1‧‧‧第一電容
C2‧‧‧第二電容
CE1‧‧‧第一電容電極
CE2‧‧‧第二電容電極
CE3‧‧‧第三電容電極
CE4‧‧‧第四電容電極
CNOD‧‧‧連接節點
CNT1‧‧‧第一接觸孔
CNT2‧‧‧第二接觸孔
D1‧‧‧第一汲極電極
D2‧‧‧第二汲極電極
D3‧‧‧第三汲極電極
D4‧‧‧第四汲極電極
D5‧‧‧第五汲極電極
D6‧‧‧第六汲極電極
DAm‧‧‧數據線
En‧‧‧發光控制線
EL‧‧‧發光層
EL1‧‧‧陽極電極
EL2‧‧‧陰極電極
ELVDD‧‧‧第一電源
ELVDDL‧‧‧驅動電源線
ELVSS‧‧‧第二電源
G1‧‧‧第一閘極電極
G2‧‧‧第二閘極電極
G3‧‧‧第三閘極電極
G4‧‧‧第四閘極電極
G5‧‧‧第五閘極電極
G6‧‧‧第六閘極電極
GI‧‧‧閘極絕緣層
ILD‧‧‧層間絕緣層
NODCNT‧‧‧節點接觸孔
OL‧‧‧部分重疊區域
OLED‧‧‧有機發光二極體
PDL‧‧‧像素定義層
PL‧‧‧平坦化層
S1‧‧‧第一源極電極
S2‧‧‧第二源極電極
S3‧‧‧第三源極電極
S4‧‧‧第四源極電極
S5‧‧‧第五源極電極
S6‧‧‧第六源極電極
SCn‧‧‧第一掃描線
SCn-1‧‧‧第二掃描線
SUB‧‧‧基板
T1‧‧‧第一薄膜電晶體
T2‧‧‧第二薄膜電晶體
T3‧‧‧第三薄膜電晶體
T4‧‧‧第四薄膜電晶體
T5‧‧‧第五薄膜電晶體
T6‧‧‧第六薄膜電晶體
VIA‧‧‧穿透孔
Vinit‧‧‧初始化電源線
藉由參考附圖詳細描述本發明之例示性實施例，本發明的上述內容與其他特性將變成更清楚明顯，其中：第1圖係為根據本發明的第一實施例之有機發光顯示(OLED)裝置之像素的示意平面圖；第2圖係為沿著第1圖之A-A’線取得的示意剖面圖；第3圖係為第1圖的像素之電路圖；第4圖係為第1圖的像素之剖面圖；第5圖係為根據第一比較範例之有機發光顯示設備的像素之示意平面圖；第6圖係為沿著第5圖之B-B’線取得的示意剖面圖；第7圖係為根據本發明的第二實施例之有機發光顯示設備的像素之示意平面圖；第8圖係為沿著第7圖之C-C’線取得的示意剖面圖；第9圖係為第7圖的像素之電路圖；第10圖係為第7圖的像素之剖面圖；第11圖係為根據第二比較範例之有機發光顯示設備的像素之示意平面圖；以及第12圖係為沿著第11圖之D-D’線取得的示意剖面圖。
在下面詳細描述中，僅顯示與描述本發明之特定例示性實施例。熟悉此領域之技術者將理解，所描述之實施例可在完全未脫離本 發明的精神或範疇下被以各種不同方式修改。因此，圖式與描述係視為性質上的說明而不因此受限制。
於整份說明書中相似之參考符號代表相似之元件。在各種實施例中，具有相同架構之元件係在第一實施例中使用相同參考符號作代表性地描述，而與第一實施例所述不同的架構係描述在其他實施例。
圖式中所示元件之尺寸與厚度係為了叙述方便之目的，如此，本發明係不因此而受限制。為了清楚起見，圖式中的層與區域之厚度可擴展。當一元件，例如一層、一薄膜、一區域或一平板係稱為在另一元件「上(on)」時，則該元件能是直接在另一元件上或其間可存在一或更多個中介元件。此外，當一元件係稱為「耦接(coupled)」(例如，電性耦接或連接)另一元件時，其可直接耦接另一元件或者其間有一或更多中介元件而間接耦接另一元件。
說明書中，除非明確地另行闡述，否則詞彙「包含(comprise)」及其變化像是「包含(comprises)」或「包含(comprising)」，將理解為表示涵括所述元件但不排除任何其他元件。進一步，此說明書中，用語「在上方(above)」包含在上方與在下方之兩方位，且不必定包含相對於重力方向之上方方位。
雖然附圖中繪示有兩電晶體與一電容(2Tr-1Cap)結構的主動矩陣(AM)有機發光顯示(OLED)，其在單一像素中包含二個薄膜電晶體(TFT)以及一個電容，以及有六電晶體與二電容(6Tr-2Cap)結構的AMOLED裝置，包含六個薄膜電晶體以及兩個電容，但本發明不因此受限制。如此，有機發光二極體裝置可在單一像素中包含複數個薄膜電晶 體與以及一或更多個電容，而可具有有額外形成之線路或省略現存線路的各種結構。在這方面，像素係指用於以顯示影像的最小單元。OLED裝置係透過複數個像素顯示影像。
現在將參考第1圖至第4圖來描述根據本發明的第一實施例之有機發光二極體裝置。
第1圖係為根據本發明的第一實施例之OLED裝置之像素的示意平面圖。第2圖係為從第1圖之A-A’線取得的示意剖面圖。第3圖係為一第1圖的像素之電路圖。第4圖係為第1圖的像素之剖面圖。
如第1圖至第4圖所示，根據本發明的第一實施例之有機發光顯示設備之像素100包含二個薄膜電晶體與一個電容。
像素100包含耦接在第一電源ELVDD與第二電源ELVSS之間的有機發光裝置(OLED)、以及耦接在第一電源ELVDD與有機發光二極體之間並控制供應至有機發光二極體之驅動電源的像素電路150。
有機發光二極體之陽極電極EL1係耦接驅動電源線ELVDDL，其係經由像素電路150耦接第一電源ELVDD。有機發光二極體之陰極電極係耦接第二電源ELVSS。當透過像素電路150從第一電源ELVDD供應驅動電源的並且從第二電源ELVSS供應共同電源時，有機發光二極體係發出對應於流經OLED之驅動電流的光。
像素電路150可包含第一薄膜電晶體T1、第二薄膜電晶體T2以及第一電容C1。
第一薄膜電晶體T1係耦接在驅動電源線ELVDDL與有機發光二極體之間與並且在像素100之發光周期間供應對應於來自第一電 源ELVDD之數據訊號的驅動電源至有機發光二極體。亦即，第一薄膜電晶體T1係作用為像素100之驅動電晶體。第一薄膜電晶體T1包含第一主動層A1、第一閘極電極G1、第一源極電極S1以及第一汲極電極D1。
第一主動層A1可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區、以及位在源極區與汲極區之間的通道區。第一主動層A1係位於(例如形成在)基板SUB上之緩衝層BU與閘極絕緣層GI之間。
第一薄膜電晶體T1之第一閘極電極G1係位於(或安置)在閘極絕緣層GI與層間絕緣層ILD之間。第一閘極電極G1可透過位在(例如形成在)節點接觸孔NODCNT中的連接節點CNOD，耦接相鄰第一閘極電極G1的第一電容C1之第一電容電極CE1。第一薄膜電晶體T1之第一源極電極S1可耦接驅動電源線ELVDDL，而第一薄膜電晶體T1之第一汲極電極D1可耦接有機發光二極體之陽極電極EL1。
第二薄膜電晶體T2係耦接在數據線DAm與第一薄膜電晶體T1之間，並且當從第一掃描線SCn提供掃描訊號時，第二薄膜電晶體T2係傳輸從數據線所提供DAm的數據訊號至像素100內部。亦即，第二薄膜電晶體T2作用為像素100之開關電晶體。第二薄膜電晶體T2包含第二主動層A2、第二閘極電極G2、第二源極電極S2以及第二汲極電極D2。
第二主動層A2可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區、以及位在源極區與汲極區之間的通道區。第二主動層A2係位於緩衝層BU與閘極絕緣層GI之間，其係形成在基板SUB上。
第二薄膜電晶體T2之第二閘極電極G2可耦接第一掃描線SCn，且可位在與第一薄膜電晶體T1之第一閘極電極G1上與第一掃描線 SCn所在(例如安置)之層相同的層上。亦即，閘極絕緣層GI可在第二薄膜電晶體T2之第二閘極電極G2與第二主動層A2之間。第二薄膜電晶體T2之第二源極電極S2可耦接數據線DAm。第二薄膜電晶體T2之第二汲極電極D2可耦接第一薄膜電晶體T1之第一閘極電極。
雖然根據本發明的第一實施例之有機發光顯示設備的第一薄膜電晶體T1之第一源極電極S1與第一汲極電極D1以及第二薄膜電晶體T2之第二源極電極S2與第二汲極電極D2係分别地形成在與第一主動層A1與第二主動層A2不同的層中，但本發明之實施例非因此受限制。例如，根據本發明的另一實施例之有機發光顯示設備的第一薄膜電晶體T1之第一源極電極S1與第另一者汲極電極D1以及第二薄膜電晶體T2之第二源極電極S2與第二汲極電極D2可分别地形成在與主動層A1與第二主動層A2不同的層中。
第一電容C1在數據編程周期(data programming period)期間可用以儲存提供至像素100內部的數據訊號，且可維持(或儲存)用於一訊框的數據訊號，且可耦接第一電源ELVDD以及第一薄膜電晶體T1之第一閘極電極G1。亦即，第一電容C1可作用為儲存電容。第一電容C1包含第一電容電極CE1與第二電容電極CE2。
根據本發明的實施例，第一電容電極CE1係透過在節點接觸孔NODCNT中形成的連接節點CNOD而耦接第一薄膜電晶體T1之上述第一閘極電極G1。第一電容電極CE1係位於(例如安置在)與第一主動層A1與第二主動層A2相同之層上。另外，第一電容電極CE1可用摻雜有摻雜材料的多晶矽形成。
第一電容C1之第二電容電極CE2可耦接驅動電源線ELVDDL。
第一薄膜電晶體T1之第一汲極電極D1係透過穿透孔VIA耦接有機發光二極體。
有機發光二極體包含陽極電極EL1，其係位於(例如安置在)第一汲極電極D1上(有平坦化層PL介於其至少一部分之間)且係透過穿透孔VIA耦接第一汲極電極，以及包含發光層EL以及耦接第二電源ELVSS的陰極電極E2。發光層EL之位置可藉由像素定義層PDL定義。陰極電極EL2可位於(例如安置在)像素定義層PDL上。
請參閱第1圖與第2圖，閘極絕緣層GI係在第一電容C1之第一電容電極CE1與第一薄膜電晶體T1之第一閘極電極G1之間，而層間絕緣層ILD係在第一薄膜電晶體T1之第一閘極電極G1之至少一部分與連接節點CNOD之至少一部分之間。
第一電容C1之第一電容電極CE1係透過位在(例如形成在)閘極絕緣層GI與層間絕緣層ILD中的第一接觸孔CNT1而耦接連接節點CNOD。第一薄膜電晶體T1之第一閘極電極G1係透過位在(例如形成在)層間絕緣層ILD中的第二接觸孔CNT2而耦接連接節點CNOD。亦即，雖然第一電容C1之第一電容電極CE1與第一薄膜電晶體T1之第一閘極電極G1係處在(例如形成在)不同層，但是其係透過相同的連接節點CNOD而彼此耦接。
根據本發明之一或更多實施例，第一接觸孔CNT1與第二接觸孔CNT2藉由閘極絕緣層GI或層間絕緣層ILD而彼此不相分隔，而形 成聯合的(united)節點接觸孔NODCNT。亦即，節點接觸孔NODCNT係一體形成，而沒有閘極絕緣層GI或層間絕緣層ILD之堆積。
第一電容C1之第一電容電極CE1與第一薄膜電晶體T1之第一閘極電極G1可包含部分重疊區域OL，其係在節點接觸孔NODCNT所位在之區域。根據本發明之一或更多實施例，層間絕緣層ILD不形成在部分重疊區域OL中。
如果，另一選擇地，形成節點接觸孔NODCNT的第一接觸孔CNT1與第二接觸孔CNT2係相分隔，然後絕緣層係形成作為在第一接觸孔CNT1與第二接觸孔CNT2之間的堆積(bank)。然而，取而代之，根據本發明之實施例之第一接觸孔CNT1與第二接觸孔CNT2彼此不相分隔，其係一體形成，在第一接觸孔CNT1與第二接觸孔CNT2之間沒有堆積形成，所以當設計像素時可減少用於形成堆積的設計保留餘地(design margin)，從而將空間利用最大化。此減少之空間可用以增加電容之區域，從而實現高解析度像素設計。
現在將描述根據第一比較範例的有機發光顯示設備。第5圖係為根據第一比較範例之有機發光顯示設備的像素100_C之示意平面圖。第6圖係為第5圖之B-B’線的示意剖面圖。
請參閱第5圖與第6圖，當有機發光顯示設備之像素100_C包含二個薄膜電晶體T1與T2以及與本發明的第一實施例相似的電容C1，而在節點接觸孔NODCNT有差異。現在將描述在第一實施例與第一比較範例之間的節點接觸孔NODCNT之差異。
在第一比較範例中，第一電容C1之第一電容電極CE1與第一薄膜電晶體T1之第一閘極電極G1係不重疊但是彼此相分隔。
第一電容C1之第一電容電極CE1係透過第一接觸孔CNT1耦接連接節點CNOD，其係在閘極絕緣層GI與層間絕緣層ILD中。
閘極絕緣層GI係在第一薄膜電晶體T1之第一主動層A1與第一閘極電極G1之間。層間絕緣層ILD係在第一閘極電極G1與連接節點CNOD之間。第一閘極電極G1係透過第二接觸孔CNT2耦接連接節點CNOD，其係在層間絕緣層ILD中。
在第一比較範例中，與上述的第一實施例不同，第一接觸孔CNT1與第二接觸孔CNT2係不聯合成一接觸孔，但是取而代之，堆積BK係在第一接觸孔CNT1與第二接觸孔CNT2之間且係在第一閘極電極G1與閘極絕緣層GI上以致於節點接觸孔NODCNT之部分係被堆積BK所分隔。如此，設計保留空間可能會配置以形成絕緣層，以作為在第一接觸孔CNT1與第二接觸孔CNT2之間的堆積BK，而當像素設計時空間利用可限能會受到限制。因此，因為空間限制，可能無法設計大區域之電容，其係不利於高解析度像素設計。
現在將參考第7圖至第10圖描述根據本發明的第二實施例之有機發光顯示設備。
第7圖係為根據本發明的第二實施例之有機發光顯示設備的像素200之示意平面圖。第8圖係為第7圖之C-C’線的示意剖面圖。第9圖係為第7圖的像素200之電路圖。第10圖係為第7圖的像素200之剖面圖。
請參閱第7圖至第10圖，根據本發明的第二實施例之有機發光顯示設備之像素200包含六個薄膜電晶體與二個電容。
像素電路250包含第一薄膜電晶體T1、第二薄膜電晶體T2、第三薄膜電晶體T3、第四薄膜電晶體T4、第五薄膜電晶體T5、第六薄膜電晶體T6、第一電容C1以及第二電容C2。
第一薄膜電晶體T1係耦接在驅動電源線ELVDDL與有機發光二極體之間並且在像素200之發光周期間供應來自第一電源ELVDD之對應於數據訊號的驅動電源給有機發光二極體。亦即，第一薄膜電晶體T1係作用為像素200之驅動電晶體。第一薄膜電晶體T1包含第一主動層A1、第一閘極電極G1、第一源極電極S1以及第一汲極電極D1。
第一薄膜電晶體T1之第一主動層A1可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區，以及在源極區與汲極區之間的通道區。第一主動層A1可在緩衝層BU與閘極絕緣層GI之間，其係形成在基板SUB上。
第一薄膜電晶體T1之第一閘極電極G1可耦接第一電容C1之第一電容電極CE1，且可位在(例如安置在)與第一掃描線SCn、第二掃描線SCn-1以及初始化電源線Vinit相同之層上。第一薄膜電晶體T1之第一源極電極S1可經由第五薄膜電晶體T5耦接驅動電源線ELVDDL。第一薄膜電晶體T1之第一汲極電極D1可經由第六薄膜電晶體T6耦接有機發光二極體。
第二薄膜電晶體T2可耦接在數據線DAm與第一薄膜電晶體T1之間，且當來自第二掃描線SCn-1提供掃描訊號時，第二薄膜電晶 體T2可傳輸來自數據線DAm所提供的數據訊號至像素200內部。亦即，第二薄膜電晶體T2作用為像素200之開關電晶體。第二薄膜電晶體T2包含第二主動層A2、第二閘極電極G2、第二源極電極S2以及第二汲極電極D2。
第二薄膜電晶體T2之第二主動層A2可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區，以及在源極區與汲極區之間的通道區。第二主動層A2可在緩衝層BU與閘極絕緣層GI之間，其係在基板SUB上。第二薄膜電晶體T2之第二閘極電極G2可耦接第一掃描線SCn。 第二薄膜電晶體T2之第二源極電極S2可耦接數據線DAm。第二薄膜電晶體T2之第二汲極電極D2可耦接第一薄膜電晶體T1之第一源極電極S1。
如在第9圖所繪示，第三薄膜電晶體T3係耦接在第一薄膜電晶體T1之第一汲極電極D1與第一閘極電極G1之間，並且當數據訊號提供至像素200內部時，第三薄膜電晶體T3係藉由以二極體形式連接第一薄膜電晶體T1來補償第一薄膜電晶體T1的臨界電壓。亦即，第三薄膜電晶體T3係作用為像素200之補償電晶體。第三薄膜電晶體T3包含第三主動層A3、第三閘極電極G3、第三源極電極S3以及第三汲極電極D3。
第三薄膜電晶體T3之第三主動層A3可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區，以及在源極區與汲極區之間的通道區。第三主動層A3可在緩衝層BU與閘極絕緣層GI之間，其係在基板SUB上。第三薄膜電晶體T3之第三閘極電極G3可耦接第一掃描線SCn。 第三薄膜電晶體T3之第三源極電極S3可耦接第一薄膜電晶體T1之第一 汲極電極。第三薄膜電晶體T3之第三汲極電極D3可耦接第一薄膜電晶體T1之第一閘極電極G1。
根據本發明的第二實施例，第四薄膜電晶體T4係耦接在初始化電源線Vinit與第一薄膜電晶體T1之第一閘極電極G1之間，並在數據編程周期(數據訊號係輸入至像素200)之前的初始化周期期間當從第二掃描線SCn-1提供掃描訊號時將從初始化電源線Vinit供應的初始化電源傳輸至像素200內部，致使數據訊號可在數據編程周期期間順利提供至像素200內部，並且初始化第一薄膜電晶體T1。亦即，第四薄膜電晶體T4係作用為像素200之開關電晶體。第四薄膜電晶體T4包含第四主動層A4、第四閘極電極G4、第四源極電極S4以及第四汲極電極D4。第四主動層A4可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區、以及位在源極區與汲極區之間的通道區。第四主動層A4可在緩衝層BU與閘極絕緣層GI之間，其係在基板SUB上。第四薄膜電晶體t4之第四閘極電極G4可耦接第二掃描線SCn-1。第四薄膜電晶體T4之第四源極電極S4可藉由連接節點CNOD耦接初始化電源線Vinit，其係透過節點接觸孔NODCNT耦接。第四薄膜電晶體T4之第四源極電極S4係在與第一主動層A1至第六主動層A6相同之層上。第四薄膜電晶體T4之第四源極電極S4可用摻雜有摻雜材料之多晶矽形成。第四薄膜電晶體T4之第四汲極電極D4可耦接第一薄膜電晶體T1之第一閘極電極G1。
在本發明的第二實施例中，第五薄膜電晶體T5係耦接在驅動電源線ELVDDL與第一薄膜電晶體T1之間，並在像素200之非發光周期期間阻隔第一電源ELVDD與第一薄膜電晶體T1之間的連接，且在像素 200之發光周期期間耦接第一電源ELVDD至第一薄膜電晶體T1。亦即，第五薄膜電晶體T5係作用為像素200之開關電晶體。第五薄膜電晶體T5包含第五主動層A5、第五閘極電極G5、第五源極電極S5以及第五汲極電極D5。
第五主動層A5可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區、以及位在源極區與汲極區之間的通道區。第五主動層A5可在緩衝層BU與閘極絕緣層GI之間，其係在基板SUB上。第五薄膜電晶體T5之第五閘極電極G5可耦接發光控制線En。第五薄膜電晶體T5之第五源極電極S5可耦接驅動電源線ELVDDL。第五薄膜電晶體T5之第五汲極電極D5可耦接第一薄膜電晶體T1之第一源極電極S1。
第六薄膜電晶體T6係耦接在第一薄膜電晶體T1與有機發光二極體之間，並在像素200之非發光周期期間阻隔第一薄膜電晶體T1與有機發光二極體之間的連接，並在像素200之發光周期期間耦接第一薄膜電晶體T1至有機發光二極體。亦即，第六薄膜電晶體T6係作用為像素200之開關電晶體。第六薄膜電晶體T6包含第六主動層A6、第六閘極電極G6、第六源極電極S6以及第六汲極電極D6。
第六主動層A6可包含多晶矽，且可包含摻雜有摻雜材料的源極區與汲極區、以及位在源極區與汲極區之間的通道區。第六主動層A6可在緩衝層BU與閘極絕緣層GI之間，其係在基板SUB上。第六薄膜電晶體T6之第六閘極電極G6可耦接發光控制線En。第六薄膜電晶體之第六源極電極S6可耦接第一薄膜電晶體T1之第一汲極電極D1。第六薄膜電晶體T6之第六汲極電極D6可耦接OLED之陽極電極。
雖然根據本發明的第二實施例(如在第7圖所繪示)之有機發光顯示設備之第二薄膜電晶體T2之第二源極電極S2、第四薄膜電晶體T4之第四源極電極S4以及第五薄膜電晶體T5之第五源極電極S5係分别地形成在與第二主動層A2、第四主動層A4以及第五主動層A5不同之層中，此非意谓第二源極電極S2、第四源極電極S4以及第五源極電極S5不能分别地選擇性形成在與第二主動層A2、第四主動層A4以及第五主動層A5相同之層中。亦即，第二源極電極S2、第四源極電極S4以及第五源極電極S5可選擇性地分别形成在第二主動層A2、第四主動層A4以及第五主動層A5相同之層中。
當選擇性分别形成在與第二主動層A2、第四主動層A4以及第五主動層A5相同之層中的第二源極電極S2、第四源極電極S4以及第五源極電極S5，透過接觸孔而耦接形成在與第二主動層A2、第四主動層A4以及第五主動層A5相異之層中的導電層時，導電層可包含(或形成或定義)第二源極電極S2、第四源極電極S4以及第五源極電極S5。
例如，在第7圖與第8圖，雖然第四源極電極S4係在與第四主動層A4相同之層中且透過節點接觸孔NODCNT耦接在與第四主動層A4相異之層中的連接節點CNOD，但是因為連接節點CNOD與形成在第四主動層A4中的第四源極電極S4係彼此電性上與功能上相同，所以連接節點CNOD之一部分係包含(或形式或定義)在第10圖中的第四源極電極S4。
在本發明的第二實施例中，第一電容C1係用於儲存在數據編程周期期間提供至像素200內部的數據訊號且維持用於一訊框的數據 訊號，並耦接在驅動電源線ELVDDL(其係耦接第一電源ELVDD)與第一薄膜電晶體T1之第一閘極電極G1(其係耦接初始化電源線Vinit)之間。亦即，第一電容C1係作用為儲存電容。第一電容C1包含第一電容電極CE1與第二電容電極CE2。第一電容C1之第一電容電極CE1係耦接第一薄膜電晶體T1之第一閘極電極G1(其係耦接初始化電源線Vinit)。第二電容電極CE2係耦接驅動電源線ELVDDL。
第二電容C2係用以補償因有機發光顯示設備中之負載造成的電壓降，且係耦接在第一電容C1之第一電容電極CE1與第一掃描線SCn之間。亦即，當電流掃描訊號之電壓位準改變(例如，在電流掃描訊號停止提供時改變)，第二電容C2係作用為升壓電容，其係由於耦合功能而增加第一薄膜電晶體T1之第一閘極電極G1之電壓以補償因有機發光顯示設備中之負載造成的電壓降。第二電容C2包含第三電容電極CE3與第四電容電極CE4。
第二電容C2之第三電容電極CE3係耦接第一電容C1之第一電容電極CE1。第二電容C2之第四電容電極CE4係耦接第一掃描線SCn。
有機發光二極體透過穿透孔VIA耦接第六薄膜電晶體T6之第六汲極電極D6。
有機發光二極體包含陽極電極EL1，其係位於(例如安置在)第六汲極電極D6(有平坦化層PL介於其至少一部分之間)上且透過穿透孔VIA耦接第六汲極電極，以及包含發光層EL、以及耦接第二電源 ELVSS的陰極電極E2。發光層EL之位置可藉由像素定義層PDL定義。陰極電極EL2可配置(例如安置)在像素定義層PDL上(例如，覆蓋)。
請參閱第7圖與第8圖，閘極絕緣層GI可在初始化電源線Vinit與第四薄膜電晶體T4之第四源極電極S4之間，且層間絕緣層ILD可在初始化電源線Vinit與連接節點CNOD之一部分之間。
根據本發明的第二實施例，初始化電源線Vinit係透過形成在層間絕緣層ILD中的第一接觸孔CNT1耦接連接節點CNOD。而且，第四薄膜電晶體T4之第四源極電極S4係透過在閘極絕緣層GI與層間絕緣層ILD中形成的第二接觸孔CNT2耦接連接節點CNOD。亦即，雖然初始化電源線Vinit與第四源極電極S4可形成在不同層中，但是其係透過相同連接節點CNOD而彼此耦接。
在這方面，第一接觸孔CNT1與第二接觸孔CNT2沒有被閘極絕緣層GI或層間絕緣層ILD而彼此相分隔，取而代之，係形成一聯合的節點接觸孔NODCNT。亦即，節點接觸孔NODCNT係一體形成，而沒有鄰近閘極絕緣層GI或層間絕緣層ILD的堆積(bank)。
第四薄膜電晶體T4之初始化電源線Vinit與第四源極電極S4在節點接觸孔NODCNT形成之區域中有部分重疊區域OL。層間絕緣層ILD係不形成在部分地重疊區域OL中。
相比之下，如果第一接觸孔CNT1與第二接觸孔CNT2係分隔，則絕緣層係形成作為在第一接觸孔CNT1與第二接觸孔CNT2之間的堆積。然而，因為根據本發明之實施例之第一接觸孔CNT1與第二接觸孔CNT2彼此不相分隔，取而代之，係一體形成而沒有在第一接觸孔CNT1 與第二接觸孔CNT2之間的堆積，其當像素設計時可減少設計保留空間，從而最大化(或增加)空間利用。此減少之空間可用以增加電容之區域，從而實現高解析度像素設計。
現在將描述根據第二比較範例的有機發光顯示設備。第11圖係為根據第二比較範例之有機發光顯示設備的像素之示意平面圖。第12圖係為第11圖之線D-D’的示意剖面圖。
請參閱第11圖與第12圖，與本發明的第二實施例相似，有機發光顯示設備之像素200_C包含六個薄膜電晶體T1至T6以及二個電容C1與C2，但是在節點接觸孔NODCNT有差異。現在將描述在第二實施例與第二比較範例之間的節點接觸孔NODCNT差異。
在第11圖與第12圖之比較範例，初始化電源線Vinit與第四薄膜電晶體T4之第四源極電極S4係不重疊但是彼此相分隔。初始化電源線Vinit係透過在層間絕緣層ILD中形成的第一接觸孔CNT1耦接連接節點CNOD。
閘極絕緣層GI與層間絕緣層ILD係形成在第四薄膜電晶體T4之第四源極電極S4與連接節點CNOD之間。第四源極電極S4係透過在閘極絕緣層GI與層間絕緣層ILD中形成的第二接觸孔CNT2耦接連接節點CNOD。
因此，與上述本發明的第二實施例相似，第一接觸孔CNT1與第二接觸孔CNT2不聯合形成成一接觸孔，取而代之，堆積BK係在第一接觸孔CNT1與第二接觸孔CNT2之間且在閘極絕緣層GI與初始化電源線Vinit上，致使節點接觸孔NODCNT藉由堆積BK而分隔(或劃分)。 如此，設計保留空間係配置以形成絕緣層，以作為第一接觸孔CNT1與第二接觸孔CNT2之間的堆積BK，而當像素設計時空間利用會受到限制。 由於空間限制，可能無法設計大區域的電容，其係不利於高解析度像素設計。
雖然在上述的第一實施例中，整合的節點接觸孔NODCNT係形成在第一閘極電極G1與第一電容電極CE1之間，而在上述的第二實施例中，整合的節點接觸孔NODCNT係形成在第四源極電極S4與初始化電源線Vinit之間，但是這些係僅實施例之部分而但本發明不因此受限制。如此，本發明可應用於在不同層中形成的複數導電層係透過一整合的接觸孔，如以上實施例所描述，而在鄰近裝置或線路之間耦接之情形。
根據以上描述的本發明之薄膜電晶體陣列基板以及含有該薄膜電晶體陣列基板的顯示設備，節點接觸孔係不被絕緣層分隔而是一體形成，其相比於分别形成的節點接觸孔可減少設計保留空間，從而最大化空間利用與達成高解析度像素設計。
本發明已參考其例示性實施例而特別地顯示及描述，此技術領域中的通常知識者將理解的是在未脫離下列的申請專利範圍與其等效範圍所定義之精神與範籌下形式與細節上的各種改變皆為可行。

Claims (18)

  1. 一種薄膜電晶體(TFT)陣列基板，包含：一第一導電層，係選自一薄膜電晶體之一主動層、一閘極電極、一源極電極以及一汲極電極；一第二導電層，係在不同於該第一導電層之層中；以及一連接節點，係耦合該第一導電層至該第二導電層，其中該薄膜電晶體陣列基板具有藉由一第一接觸孔與一第二接觸孔形成的一節點接觸孔，其中：該第一接觸孔係在該第一導電層上；以及該第二接觸孔係在該第二導電層上，該第二接觸孔係與該第一接觸孔整合且不因複數個絕緣層而與該第一接觸孔相分隔，以及其中該連接節點之至少一部分係在該節點接觸孔中；其中該複數個絕緣層包含：一第一絕緣層，係在該第一導電層與該第二導電層之間；以及一第二絕緣層，係在該連接節點以及該第一導電層與該第二導電層中之上方者之間；其中該第一導電層與該第二導電層係在該節點接觸孔所位在之一區域中部分地重疊，並且該第一導電層與該第二導電層在該區域外彼此不重疊；其中該第二導電層包含摻雜的多晶矽；其中該第二絕緣層不位於該區域。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該連接節點係在與該第一導電層與該第二導電層不同之層中。
  3. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該絕緣層之一堆積係不位於該第一接觸孔與該第二接觸孔之間。
  4. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第二導電層係與該主動層在一相同層中。
  5. 如申請專利範圍第4項所述之薄膜電晶體陣列基板，其中該第二導電層包含與該主動層相同的一材料。
  6. 一種顯示設備，包含：複數個像素，每一該像素包含：耦接複數個線路且包含至少一薄膜電晶體與至少一電容的一像素電路；以及耦接該像素電路的一顯示裝置；以及一薄膜電晶體(TFT)陣列基板，包含：一第一導電層，係在該複數個像素中且選自該至少一薄膜電晶體之一主動層、一閘極電極、一源極電極以及一汲極電極；一第二導電層，在該複數個像素中且與該第一導電層部分地重疊，且在不同於該第一導電層之層中；以及一連接節點，係耦合該第一導電層與該第二導電層，其中該顯示設備具有由一第一接觸孔與一第二接觸孔所形成的一節點接觸孔，其中：該第一接觸孔係位在該第一導電層上；以及該第二接觸孔係位在該第二導電層上，該第二接觸孔係與該第一接觸孔整合且不因複數個絕緣層而與該第一接觸孔相分隔，以及其中該連接節點之至少一部分係在該節點接觸孔中；其中該複數個絕緣層包含：一第一絕緣層，係在該第一導電層與該第二導電層之間；以及一第二絕緣層，係在該連接節點以及該第一導電層與該第二導電層中之上方者之間；其中該第一導電層與該第二導電層係在該節點接觸孔所位在之一區域中部分地重疊，並且該第一導電層與該第二導電層在該區域外彼此不重疊；其中該第二導電層包含摻雜的多晶矽；其中該第二絕緣層不位於該區域。
  7. 如申請專利範圍第6項所述之顯示設備，其中該連接節點係在與該第一導電層與該第二導電層不同之層中。
  8. 如申請專利範圍第6項所述之顯示設備，其中該絕緣層之一堆積係不位於該第一接觸孔與該第二接觸孔之間。
  9. 如申請專利範圍第6項所述之顯示設備，其中該第二導電層包含該至少一電容的一電極。
  10. 如申請專利範圍第6項所述之顯示設備，其中該第二導電層包含從該複數個線路延伸出的一層。
  11. 如申請專利範圍第6項所述之顯示設備，其中該連接節點係與該複數個線路之一數據線路在一相同層上，該數據線路係提供一數據訊號給該像素電路。
  12. 如申請專利範圍第6項所述之顯示設備，其中該第二導電層係與該主動層在一相同層中。
  13. 如申請專利範圍第12項所述之顯示設備，其中該第二導電層包含與該主動層相同的一材料。
  14. 如申請專利範圍第6項所述之顯示設備，其中該顯示裝置包含一有機發光二極體(OLED)，該有機發光二極體含有一第一電極、一第二電極以及在該第一電極與該第二電極之間的一發光層。
  15. 如申請專利範圍第14項所述之顯示設備，其中一平坦化層係在該有機發光二極體與該連接節點之間。
  16. 一種顯示設備，包含：複數個像素，每一該像素包含：耦接複數個線路且包含至少一薄膜電晶體與至少一電容的一像素電路；以及耦接該像素電路的一顯示裝置；以及一薄膜電晶體(TFT)陣列基板，包含：一第一導電層，係在該複數個像素中；一第二導電層，在該複數個像素中且與該第一導電層部分地重疊，且在不同於該第一導電層之層中；以及一連接節點，係耦合該第一導電層至該第二導電層，其中該顯示設備具有由一第一接觸孔與一第二接觸孔所形成的一節點接觸孔，其中：該第一接觸孔係在該第一導電層上；以及該第二接觸孔係在該第二導電層上，該第二接觸孔係與該第一接觸孔整合且不因複數個絕緣層而與該第一接觸孔相分隔，以及其中該連接節點之至少一部分係在該節點接觸孔中；其中該複數個絕緣層包含：一第一絕緣層，係在該第一導電層與該第二導電層之間；以及一第二絕緣層，係在該連接節點以及該第一導電層與該第二導電層中之上方者之間；其中該第一導電層與該第二導電層係在該節點接觸孔所位在之一區域中部分地重疊，並且該第一導電層與該第二導電層在該區域外彼此不重疊；其中該第二導電層包含摻雜的多晶矽；其中該第二絕緣層不位於該區域。
  17. 如申請專利範圍第16項所述之顯示設備，其中該顯示裝置包含一有機發光二極體，該有機發光二極體含有一第一電極、一第二電極以及在該第一電極與該第二電極之間的一發光層。
  18. 如申請專利範圍第17項所述之顯示設備，其中一平坦化層係在該有機發光二極體與該連接節點之間。
TW102112587A 2012-08-24 2013-04-10 薄膜電晶體陣列基板及包含其之顯示設備 TWI625852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120093295A KR101434366B1 (ko) 2012-08-24 2012-08-24 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
??10-2012-0093295 2012-08-24

Publications (2)

Publication Number Publication Date
TW201409682A TW201409682A (zh) 2014-03-01
TWI625852B true TWI625852B (zh) 2018-06-01

Family

ID=49033912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112587A TWI625852B (zh) 2012-08-24 2013-04-10 薄膜電晶體陣列基板及包含其之顯示設備

Country Status (6)

Country Link
US (4) US9136316B2 (zh)
EP (2) EP2701195B1 (zh)
JP (2) JP6309723B2 (zh)
KR (1) KR101434366B1 (zh)
CN (3) CN103633146B (zh)
TW (1) TWI625852B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR102322014B1 (ko) 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102354377B1 (ko) 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN106157882B (zh) * 2015-04-24 2019-01-15 上海和辉光电有限公司 像素结构
US9818343B2 (en) * 2015-04-30 2017-11-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for repairing the same
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
TWI726006B (zh) * 2016-07-15 2021-05-01 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、資料處理裝置
KR102391474B1 (ko) * 2017-05-30 2022-04-28 삼성디스플레이 주식회사 표시 장치
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN107452757B (zh) * 2017-07-31 2019-10-22 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN209912874U (zh) * 2019-08-05 2020-01-07 北京京东方技术开发有限公司 显示基板、显示装置
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
US11605689B2 (en) * 2019-10-30 2023-03-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
CN114250498B (zh) * 2020-09-25 2023-09-01 京东方科技集团股份有限公司 用于3d打印的阳极背板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051910A1 (en) * 2008-08-26 2010-03-04 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
WO2011162242A1 (ja) * 2010-06-24 2011-12-29 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078109B2 (ja) * 1992-04-16 2000-08-21 宮崎沖電気株式会社 半導体装置の製造方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3666305B2 (ja) * 1999-06-14 2005-06-29 セイコーエプソン株式会社 半導体装置、電気光学装置及び半導体装置の製造方法
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7336336B2 (en) 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
EP1697993A2 (en) * 2003-12-15 2006-09-06 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR100637147B1 (ko) * 2004-02-17 2006-10-23 삼성에스디아이 주식회사 박막의 밀봉부를 갖는 유기 전계 발광 표시장치, 그제조방법 및 막 형성장치
JP3985804B2 (ja) * 2004-06-03 2007-10-03 セイコーエプソン株式会社 電気光学装置
KR101085137B1 (ko) 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101115026B1 (ko) 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP5092306B2 (ja) * 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP4259556B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP5212683B2 (ja) * 2007-03-20 2013-06-19 カシオ計算機株式会社 トランジスタパネル及びその製造方法
KR100823199B1 (ko) * 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
KR101443374B1 (ko) 2007-10-23 2014-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 구비한 액정표시장치
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101071443B1 (ko) * 2009-09-08 2011-10-10 파나소닉 주식회사 표시 패널 장치 및 그 제어 방법
KR101232736B1 (ko) 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
KR101056233B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
WO2012008192A1 (ja) 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
KR101762344B1 (ko) * 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101296908B1 (ko) 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051910A1 (en) * 2008-08-26 2010-03-04 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
WO2011162242A1 (ja) * 2010-06-24 2011-12-29 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9941307B2 (en) 2018-04-10
CN103633146A (zh) 2014-03-12
EP4307377A2 (en) 2024-01-17
JP6309723B2 (ja) 2018-04-11
CN203553169U (zh) 2014-04-16
CN108538857B (zh) 2023-07-28
JP6608475B2 (ja) 2019-11-20
US20140054562A1 (en) 2014-02-27
CN103633146B (zh) 2018-05-18
US9136316B2 (en) 2015-09-15
JP2014044421A (ja) 2014-03-13
CN108538857A (zh) 2018-09-14
US20180226436A1 (en) 2018-08-09
KR101434366B1 (ko) 2014-08-26
EP2701195B1 (en) 2023-11-29
KR20140026196A (ko) 2014-03-05
US11264412B2 (en) 2022-03-01
EP2701195A1 (en) 2014-02-26
US20220181360A1 (en) 2022-06-09
US20150364505A1 (en) 2015-12-17
JP2018109787A (ja) 2018-07-12
TW201409682A (zh) 2014-03-01
EP4307377A3 (en) 2024-04-03

Similar Documents

Publication Publication Date Title
TWI625852B (zh) 薄膜電晶體陣列基板及包含其之顯示設備
JP7413469B2 (ja) 薄膜トランジスタアレイ基板、及び表示装置
US8823010B2 (en) Thin-film transistor array substrate and display device including the same
US11600794B2 (en) Display device
KR101924996B1 (ko) 유기 발광 표시 장치
US10014356B2 (en) Organic light-emitting diode display
KR102300026B1 (ko) 표시 장치
KR102023185B1 (ko) 유기 발광 표시 장치
US9553136B2 (en) Organic light emitting diode display
KR20140035156A (ko) 유기 발광 표시 장치
KR102688600B1 (ko) 유기 발광 표시 장치
US9064835B2 (en) Thin-film transistor array substrate and display device including the same