JP4259556B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP4259556B2
JP4259556B2 JP2006247654A JP2006247654A JP4259556B2 JP 4259556 B2 JP4259556 B2 JP 4259556B2 JP 2006247654 A JP2006247654 A JP 2006247654A JP 2006247654 A JP2006247654 A JP 2006247654A JP 4259556 B2 JP4259556 B2 JP 4259556B2
Authority
JP
Japan
Prior art keywords
electrode
line
electro
power supply
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006247654A
Other languages
English (en)
Other versions
JP2008070509A (ja
Inventor
栄二 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006247654A priority Critical patent/JP4259556B2/ja
Priority to US11/776,827 priority patent/US7868854B2/en
Priority to KR1020070081018A priority patent/KR101352943B1/ko
Priority to TW096130013A priority patent/TWI444966B/zh
Priority to CN200710142499XA priority patent/CN101145315B/zh
Publication of JP2008070509A publication Critical patent/JP2008070509A/ja
Application granted granted Critical
Publication of JP4259556B2 publication Critical patent/JP4259556B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、有機ＥＬ(ElectroLuminescent)材料からなる発光素子など各種の電気光学素
子の挙動を制御する技術に関する。
この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この
電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）に
よって制御する構成が従来から提案されている。しかしながら、この構成においては、駆
動トランジスタの特性（特に閾値電圧）の個体差に起因して各電気光学素子の階調にバラ
ツキが発生するという問題がある。この階調のバラツキを抑制するために、例えば特許文
献１ないし特許文献３には、駆動トランジスタの閾値電圧の相違を補償する構成が開示さ
れている。
図１６は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。同図に示
されるように、駆動トランジスタＴdrのゲートとドレインとの間にはトランジスタＴr1が
介挿される。また、駆動トランジスタＴdrのゲートには容量素子Ｃ0の一方の電極Ｌ2が接
続される。保持容量Ｃ1は、駆動トランジスタＴdrのゲートとソースとの間に介挿された
容量である。一方、トランジスタＴr2は、有機発光ダイオード素子（以下「ＯＬＥＤ素子
」という）１１０に指定された輝度に応じた電位（以下「データ電位」という）ＶDが供
給されるデータ線１４と容量素子Ｃ0の他方の電極Ｌ1との間に介挿されて両者の導通およ
び非導通を切り替えるスイッチング素子である。
以上の構成において、第１に、信号Ｓ2によってトランジスタＴr1をオン状態に遷移さ
せる。こうして駆動トランジスタＴdrがダイオード接続されると、駆動トランジスタＴdr
のゲートの電位は「ＶEL−Ｖth」に収束する（Ｖthは駆動トランジスタＴdrの閾値電圧）
。第２に、トランジスタＴr1をオフ状態としたうえで、信号Ｓ1によってトランジスタＴr
2をオン状態として容量素子Ｃ0の電極Ｌ1とデータ線１４とを導通させる。この動作によ
って、駆動トランジスタＴdrのゲートの電位は、電極Ｌ1における電位の変化分を容量素
子Ｃ0と保持容量Ｃ1との容量比に応じて分割したレベル（すなわちデータ電位ＶDに応じ
たレベル）だけ変化する。第３に、トランジスタＴr2をオフ状態としたうえで、信号Ｓ3
によってトランジスタＴelをオン状態とする。この結果、閾値電圧Ｖthに依存しない駆動
電流Ｉelが駆動トランジスタＴdrおよびトランジスタＴelを経由してＯＬＥＤ素子１１０
に供給される。特許文献２や特許文献３に開示された構成においても、駆動トランジスタ
Ｔdrの閾値電圧Ｖthを補償するための基本的な原理は同様である。
米国特許第６，２２９，５０６号公報（FIG.2） 特開２００４−１３３２４０号公報（図２および図３） 特開２００４−２４６２０４号公報（図５および図６）
しかしながら、特許文献１ないし特許文献３の何れに開示された構成においても、ＯＬ
ＥＤ素子１１０が実際に発光する期間（以下「発光期間」という）では、トランジスタＴ
r2がオフ状態に遷移することによって容量素子Ｃ0の電極Ｌ1は電気的なフローティング状
態となる。したがって、発光期間においては容量素子Ｃ0の電圧が変動し易い。例えば、
トランジスタＴr2のスイッチングに起因したノイズによって電極Ｌ1の電位が変動する場
合がある。このように発光期間において容量素子Ｃ0の電圧が変動すると、駆動トランジ
スタＴdrのゲートの電位やこの電位に応じた駆動電流Ｉelが変動するから、ＯＬＥＤ素子
１１０の輝度のバラツキ（クロストークなどの表示ムラ）が発生する。
一方、容量素子Ｃ0や保持容量Ｃ1の容量値を増大させれば、電極Ｌ1の電位の変動が駆
動トランジスタＴdrのゲートの電位に与える影響を低減することも一応は可能である。し
かしながら、この場合には、容量の増大によって画素回路Ｐ0の規模が肥大化するという
問題があるから、画素の精細化が高度に要求される現状では現実的な方策となり得ない。
本発明は、このような事情に鑑みてなされたものであり、駆動トランジスタのゲートの
電位の変動を抑制すると共に、配線構造を簡易にするという課題の解決を目的としている
。
この課題を解決するために、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給される電気光学装置であって、前記複数の単位回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、前記書き込み期間とは異なる初期化期間において前記第１電極に電気的に接続されるとともに、定電位が供給されている給電線と、少なくとも前記初期化期間において、前記駆動トランジスタのゲートとドレインとの導通させる第１スイッチング素子と、前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、を具備し、前記初期化期間に、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、前記給電線は、前記走査線に対して交差する向きに配置される、ことを特徴する。
また、この課題を解決するために、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の給電線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給され、前記給電線には定電位が供給される電気光学装置であって、前記複数の単位回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、前記給電線と前記第１電極との間の導通および非導通を切り替える第３スイッチング素子であって、前記第２スイッチング素子がオン状態にあるときにオフ状態となり前記第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子と、前記第１電極と前記第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子とを具備し、前記第２スイッチング素子がオフ状態であって、前記第３及び第４スイッチング素子がオン状態である期間において、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、前記給電線は、前記走査線に対して交差する向きに配置される、ことを特徴する。
また、この課題を解決するために、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給される電気光学装置であって、前記複数の単位回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、前記書き込み期間とは異なる初期化期間において前記第１電極に電気的に接続されるとともに、定電位が供給されている給電線と、少なくとも前記初期化期間において、前記駆動トランジスタのゲートとドレインとの導通させる第１スイッチング素子と、前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、を具備し、前記初期化期間に、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、前記書き込み期間の後であって、電源電圧を供給する電源線から前記駆動トランジスタを介して前記電気光学素子に前記駆動電流を供給する期間において、前記給電線は前記第１電極に電気的に接続され、前記給電線は、前記走査線に対して交差する向きに配置される、ことを特徴する。
また、この課題を解決するために、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給されるものであって、前記複数の単位回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、前記書き込み期間とは異なる初期化期間において前記第２電極に電気的に接続されるとともに、定電位が供給されている給電線と、少なくとも前記初期化期間において、前記駆動トランジスタのゲートとドレインとの導通させる第１スイッチング素子と、前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、具備し、前記給電線は、前記走査線に対して交差する向きに配置されることを特徴とする。
この構成においては、第１スイッチング素子を介して駆動トランジスタをダイオード接
続することによって、駆動トランジスタの閾値電圧に依存しない駆動電流が生成される。
また、第２スイッチング素子がオン状態（導通状態）になることによって駆動トランジス
タのゲートがデータ電位に応じた電位に設定される。
本発明の具体的な態様において、第２電極と給電線とは、初期化期間において第４スイ
ッチング素子（図２のトランジスタＴr4）を介して電気的に接続される。さらに、この発
明によれば、給電線が走査線に交差するように配置される。例えば、走査線を行方向に配
置した場合、給電線は列方向に配置することができる。
本発明における「電気光学素子」とは、これに供給された電流（駆動電流）に応じた階
調となる電気光学素子（いわゆる電流駆動型の素子）である。この電気光学素子の典型例
は、駆動電流に応じた輝度に発光する発光素子（例えばＯＬＥＤ素子）であるが、本発明
が適用される範囲はこれに限定されない。また、給電線の電位は恒常的に略一定である必
要はない。すなわち、少なくとも第３スイッチング素子がオン状態となる期間において略
一定の電位を維持すれば足り、その他の期間においては略一定であってもよいし変動して
いてもよい。なお、給電線の電位について「略一定」とは、厳格な意味で一定の電位に維
持される場合のほか、本発明の趣旨に照らして実質的に一定と把握できる電位に維持され
る場合も含む。すなわち、第３スイッチング素子がオン状態となる期間において給電線の
電位が第１の電位から第２の電位までの範囲で変動するとしても、給電線の電位が第１の
電位であるときの電気光学素子の階調と第２の電位であるときの電気光学素子の階調との
相違が単位回路の実用に際して問題とならない程度であれば（例えば電気光学装置を表示
装置として採用した場合に、給電線の電位に応じた電気光学素子の階調の相違が利用者に
知覚され得ない程度であれば）、第１の電位から第２の電位までの範囲に属する電位は「
略一定」であると言える。
本発明の具体的な態様において、前記給電線と前記第１電極との間の導通および非導通
を切り替えるとともに、少なくとも前記初期化期間において、前記給電線と前記第１電極
とを導通させる第３スイッチング素子をさらに有することが好ましい。このようにするこ
とにより、第１スイッチング素子を介してトランジスタをダイオード接続し、トランジス
タのゲート電位をトランジスタの閾値電圧に応じた電圧に設定するに先立ち、第１電極の
電位を給電線に供給された電位に設定することができる。
本発明の具体的な態様において、前記第３スイッチング素子は、前記第２スイッチング
素子がオフ状態にあるとき、オン状態となることが好ましい。この構成においては、走査
信号に基づき、第２スイッチング素子により駆動トランジスタのゲートがデータ電位に応
じた電位に設定される。この書き込み期間とは異なる期間、例えば、データ電位に応じた
電流を駆動トランジスタが電気光学素子に供給する期間において、第３スイッチング素子
により給電線に第１電極が電気的に接続される。
また、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の給電
線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え
、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位
を前記単位回路に書き込む期間を指定する走査信号が供給され、前記給電線には定電位が
供給されるものであって、前記複数の単位回路の各々は、ゲートの電位に応じた駆動電流
を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調
となる電気光学素子と、前記駆動トランジスタのゲートとドレインとの導通および非導通
を切り替える第１スイッチング素子と、第１電極と前記駆動トランジスタのゲートに接続
された第２電極とを有する容量素子と、前記データ線と前記第１電極との間の導通および
非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、前記給電線と前記
第１電極との間の導通および非導通を切り替える第３スイッチング素子であって、前記第
２スイッチング素子がオン状態にあるときにオフ状態となり前記第２スイッチング素子が
オフ状態にあるときにオン状態となる第３スイッチング素子と、前記第１電極と前記第２
電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子とを
具備し、前記給電線は、前記走査線に対して交差する向きに配置される。
この構成においては、第１スイッチング素子を介して駆動トランジスタをダイオード接
続することによって、駆動トランジスタの閾値電圧に依存しない駆動電流が生成される。
また、第２スイッチング素子がオン状態（導通状態）になることによって駆動トランジス
タのゲートがデータ電位に応じた電位に設定される一方、第２スイッチング素子がオフ状
態（非導通状態）になると第３スイッチング素子がオン状態となって容量素子の第１電極
が定電位に維持される。したがって、単位回路に設置される容量の増大を回避しながら駆
動トランジスタのゲートの電位の変動を防止することができる。
さらに、この発明によれば、給電線が走査線に交差するように配置される。例えば、走
査線を行方向に配置した場合、給電線は列方向に配置することができる。第１スイッチン
グ素子と第４スイッチング素子とを同時に導通状態とすると、駆動トランジスタの閾値補
償を実行することができるが、このときダイオード接続された駆動トランジスタの電流は
給電線に流れ込む。仮に、走査線と同じ行方向に給電線を配置したとすると、１行に配置
される複数の単位回路から同時に電流が給電線に流れ込むことになる。このため、大電流
を流せるように給電線の線幅を広くする必要がある。これに対して、走査線と交差する方
向に給電線を配置すると、そこに流れ込む電流は単位回路１個分となるので給電線の線幅
を狭くすることができる。この結果、配線構造を簡易にして高集積化を実現できる。
本発明の具体的な態様において、前記複数の単位回路の各々の前記駆動トランジスタに電源電圧を供給する複数の電源線を備え、前記給電線の少なくとも一部は、絶縁層を介して前記電源線とは異なる配線層に設けられており、前記給電線は、前記電源線と交差するように設けられており、前記絶縁層を介して前記給電線と前記電源線が交差する部分において、容量を形成することが好ましい。
本発明の具体的な態様において、前記複数の単位回路の各々の前記駆動トランジスタに電源電圧を供給する複数の電源線を備え、前記電源線と前記給電線とは交差し、交差部分において保持容量を形成することが好ましい。この場合には、保持容量によって、給電線 の電位をより一層安定化することができる。
本発明の具体的な態様において、前記複数の単位回路の各々において、前記第２スイッ
チング素子と前記第３スイッチング素子とは逆導電型のトランジスタであり、前記第２ス
イッチング素子のゲートと前記第３スイッチング素子のゲートとには共通の前記走査信号
が供給されることが好ましい。この態様によれば、第２スイッチング素子を制御するため
の配線と第３スイッチング素子を制御するための配線とを共用することができるから、配
線構造を簡易にすることができる。
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、
電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソ
ナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途
は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体
に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段
（いわゆる露光ヘッド）として本発明の電気光学装置を採用することができる。
＜Ａ：電気光学装置の構成＞
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電
気光学装置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であ
り、複数の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐ（単位回路
）を駆動する走査線駆動回路２２およびデータ線駆動回路２４と、電気光学装置Ｄで利用
される各電圧を生成する電圧生成回路２７とを有する。なお、図１においては走査線駆動
回路２２とデータ線駆動回路２４と電圧生成回路２７とが別個の回路として図示されてい
るが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図
１に図示されたひとつの走査線駆動回路２２（あるいはデータ線駆動回路２４や電圧生成
回路２７）が複数のＩＣチップに区分された態様で電気光学装置Ｄに実装されてもよい。
図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と
、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１４と、各データ線１４に対をなし
てＹ方向に延在するｎ本の給電線１７とが形成される（ｍおよびｎは自然数）。各画素回
路Ｐは、データ線１４および給電線１７の対と制御線１２との交差に対応する位置に配置
される。したがって、これらの画素回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する
。さらに、Ｘ方向にはｍ本の電源線１９が形成される。
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するため
の回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が
選択した１行分（ｎ個）の画素回路Ｐの各々に対応するデータ電位ＶD[1]ないしＶD[n]を
生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択され
る水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力
されるデータ電位ＶD[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された
階調に対応する電位となる。
電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位
側の電位（以下「接地電位」という）Ｇndを生成する。電源電位ＶELは電源線１９を介し
て各画素回路Ｐに供給される。また、この電圧生成回路２７は、ｎ個の電位ＶST[j]を生
成する。電位ＶST[j]は、各々対応する給電線１７に出力されて各画素回路Ｐに給電され
る。
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第
ｊ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも同
様の構成である。
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇ
ndが供給される接地線との間に介挿された電気光学素子１１を含む。電気光学素子１１は
、これに供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の発光素子であり、
典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子
である。
図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２
は、実際には４本の配線（走査線１２１・第１制御線１２３・第２制御線１２５・発光制
御線１２７）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。例え
ば、第ｉ行目の走査線１２１には、同行の画素回路Ｐを選択するための走査信号ＧWRT[i]
が供給される。また、第１制御線１２３にはリセット信号ＧPRE[i]が供給され、第２制御
線１２５には初期化信号ＧINT[i]が供給される。さらに、発光制御線１２７には、電気光
学素子１１が実際に発光する期間（後述する発光期間ＰEL）を規定する発光制御信号ＧEL
[i]が供給される。なお、各信号の具体的な波形やこれに応じた画素回路Ｐの動作につい
ては後述する。
図２に示されるように、電源線から電気光学素子１１の陽極に至る経路にはｐチャネル
型の駆動トランジスタＴdrとｎチャネル型の発光制御トランジスタＴelとが介挿される。
駆動トランジスタＴdrは、ゲートの電位ＶGに応じた駆動電流Ｉelを生成するための手段
であり、そのソースが電源線に接続されるとともにドレインが発光制御トランジスタＴel
のドレインに接続される。発光制御トランジスタＴelは、駆動電流Ｉelが実際に電気光学
素子１１に供給される期間を規定するための手段であり、そのソースが電気光学素子１１
の陽極に接続されるとともにゲートが発光制御線１２７に接続される。したがって、発光
制御信号ＧEL[i]がローレベルを維持する期間においては発光制御トランジスタＴelがオ
フ状態となって電気光学素子１１に対する駆動電流Ｉelの供給が遮断される一方、発光制
御信号ＧEL[i]がハイレベルに遷移すると発光制御トランジスタＴelがオン状態となって
電気光学素子１１に駆動電流Ｉelが供給される。なお、発光制御トランジスタＴelは駆動
トランジスタＴdrと電源線との間に介挿されてもよい。
駆動トランジスタＴdrのゲートとドレインとの間にはｎチャネル型のトランジスタＴr1
が介挿される。このトランジスタＴr1のゲートは第２制御線１２５に接続される。したが
って、初期化信号ＧINT[i]がハイレベルに遷移するとトランジスタＴr1がオン状態となっ
て駆動トランジスタＴdrがダイオード接続され、初期化信号ＧINT[i]がローレベルに遷移
するとトランジスタＴr1がオフ状態となって駆動トランジスタＴdrのダイオード接続は解
除される。
図２に示される容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2との間の電圧を保持する容
量である。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃ0の第
１電極Ｌ1とデータ線１４との間にはｎチャネル型のトランジスタＴr2が介挿され、第１
電極Ｌ1と給電線１７との間にはｐチャネル型（すなわちトランジスタＴr2とは逆導電型
）のトランジスタＴr3が介挿される。トランジスタＴr2は第１電極Ｌ1とデータ線１４と
の導通および非導通を切り替えるスイッチング素子であり、トランジスタＴr3は第１電極
Ｌ1と給電線１７との導通および非導通を切り替えるスイッチング素子である。トランジ
スタＴr2のゲートとトランジスタＴr3のゲートとは走査線１２１に対して共通に接続され
る。したがって、トランジスタＴr2とトランジスタＴr3とは相補的に動作する。すなわち
、走査信号ＧWRT[i]がハイレベルであればトランジスタＴr2がオン状態となってトランジ
スタＴr3がオフ状態となり、走査信号ＧWRT[i]がローレベルであればトランジスタＴr2が
オフ状態となってトランジスタＴr3がオン状態となる。
図２に示されるｎチャネル型のトランジスタＴr4は、容量素子Ｃ0の第１電極Ｌ1と第２
電極Ｌ2との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子であ
る。さらに詳述すると、トランジスタＴr4は、一端がトランジスタＴr3を介して第１電極
Ｌ1に接続されるとともに、他端がトランジスタＴr1を介して第２電極Ｌ2に接続される。
このトランジスタＴr4のゲートは第１制御線１２３に接続される。したがって、トランジ
スタＴr1とトランジスタＴr3とがオン状態を維持する期間において、リセット信号ＧPRE[
i]がハイレベルに遷移するとトランジスタＴr4がオン状態となって第１電極Ｌ1と第２電
極Ｌ2とが短絡する。
＜Ｂ：電気光学装置の構造＞
図３は、電気光学装置の１画素分の構造を概念的に示す平面図である。
この図３では、半導体層，ゲート配線層およびソース配線層のみを図示しているが、こ
れらの層は例えばガラス等の基板上に形成されており、各層間には絶縁層等の層が介在し
ているが、図示の便宜上省略している。また、配線層の上には、絶縁層が形成されており
、この絶縁層の上には端子Ｔ０を介してソース配線層に接続される電気光学素子１１が形
成されている。さらに、この電気光学素子１１上に接地電極が形成されているが、これら
は図示を省略している。ゲート配線層と半導体層の間には絶縁層が設けられており、半導
体層に設けられた電極（Ｌ１）と、ゲート配線層に設けられた電極（Ｌ２）の間で容量素
子Ｃ0が形成される。
電圧ＶST[j]が供給される給電線１７は、上述の制御線１２を構成する４本の配線（走
査線１２１・第１制御線１２３・第２制御線１２５・発光制御線１２７）と交差するよう
に垂直に配置されている。この給電線１７は、ゲート配線層の配線１７ａと、このゲート
配線層の配線１７ａとコンタクトホールで接続されたソース配線層の配線１７ｂから構成
されている。さらに、電源線１９と給電線１７を構成する配線１７ａが交差し交差部分に
おいて、保持容量Ｃａが形成される。この保持容量Ｃａは、給電線１７に付随する容量で
あって電位ＶST[j]を安定化する機能がある。
＜Ｃ：電気光学装置の動作＞
次に、図４を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明す
る。図４に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）
ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[i]は、垂直走査期間（１Ｖ）
のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間に
おいてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の各画素
回路Ｐの選択を意味する。以下では走査信号ＧWRT[1]ないしＧWRT[m]の各々がハイレベル
となる期間（すなわち水平走査期間）を「書込期間ＰWRT」と表記する。なお、図４にお
いては走査信号ＧWRT[i]の立ち下がりとその次行の走査信号ＧWRT[i+1]の立ち上がりとを
同時とした場合が例示されているが、走査信号ＧWRT[i]の立ち下がりから所定の時間が経
過したタイミングで走査信号ＧWRT[i+1]が立ち上がる構成（つまり、各行の書込期間ＰWR
Tに間隔が設けられた構成）としてもよい。
初期化信号ＧINT[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの直前の
期間（以下「初期化期間」という）ＰINTにおいてハイレベルとなり、その他の期間にお
いてローレベルを維持する信号である。図４に示されるように、初期化期間ＰINTはリセ
ット期間Ｐaとその直後の補償期間Ｐbとに区分される。リセット期間Ｐaは、その開始の
時点で容量素子Ｃ0に残存している電荷を放電（リセット）するための期間であり、補償
期間Ｐbは、駆動トランジスタＴdrのゲートの電位ＶGをその閾値電圧Ｖthに応じた電位に
設定するための期間である。リセット信号ＧPRE[i]は、初期化信号ＧINT[i]がハイレベル
となる初期化期間ＰINTのリセット期間Ｐaにおいてハイレベルとなり、その他の期間にお
いてローレベルを維持する信号である。
発光制御信号ＧEL[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの経過後
から、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTの開始前までの期間（以
下「発光期間」という）ＰELにてハイレベルとなり、それ以外の期間（すなわち初期化期
間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルとなる信号である。
次に、図５ないし図８を参照しながら画素回路Ｐの具体的な動作を説明する。以下では
、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、リセット期間Ｐaと補償期間Ｐbと書込
期間ＰWRTと発光期間ＰELとに区分して説明する。
（ａ）リセット期間Ｐa（初期化期間ＰINT）
リセット期間Ｐaにおいては、図４に示されるように、初期化信号ＧINT[i]およびリセ
ット信号ＧPRE[i]がハイレベルを維持するとともに走査信号ＧWRT[i]および発光制御信号
ＧEL[i]がローレベルを維持する。したがって、図５に示されるように、トランジスタＴr
1とＴr3とＴr4とはオン状態に遷移し、トランジスタＴr2と発光制御トランジスタＴelと
はオフ状態を維持する。この状態においては、容量素子Ｃ0の第１電極Ｌ1と第２電極Ｌ2
とがトランジスタＴr3とＴr4とＴr1とを介して導通するから、リセット期間Ｐaの開始の
直前の時点で容量素子Ｃ0に蓄積されていた電荷は完全に除去される。この容量素子Ｃ0の
電荷のリセットによって、リセット期間Ｐaの開始の時点における容量素子Ｃ0の状態（容
量素子Ｃ0に残存している電荷）に拘わらず、その後の補償期間Ｐbや書込期間ＰWRTでは
駆動トランジスタＴdrのゲートの電位ＶDを高い精度で所期値に設定することが可能とな
る。また、このリセット期間Ｐaにおいて駆動トランジスタＴdrのゲートはトランジスタ
Ｔr1およびＴr4を介して給電線１７に導通するから、このゲートの電位ＶGは電圧生成回
路２７が生成した電位ＶST[j]に略等しくなる。なお、通常の動作時においては、各電位
ＶST[j]は同一であるため、以下、単に電位ＶSTとして説明する。本実施形態における電
位ＶSTは、電源電位ＶELと駆動トランジスタＴdrの閾値電圧Ｖthの差分値（ＶEL−Ｖth）
以下のレベルである。本実施形態における駆動トランジスタＴdrはｐチャネル型であるか
ら、ゲートに対する電位ＶSTの供給によって駆動トランジスタＴdrはオン状態となる。つ
まり、電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときに駆動トランジスタ
Ｔdrをオン状態とする電位であるということもできる。
リセット期間Ｐaにおいては、ｉ行目の画素回路Ｐ全てに対してリセットを行う。この
とき給電線１７に電流が流れ込む。仮に、走査線１２１や第１制御線１２３等の制御線１
２に対して平行な向きに給電線１７’を設けた場合には、例えば、図１０に示すように、
１行分の画素回路Ｐの全てからのリセット電流が給電線１７’に流れることになる。この
ため、焼損防止あるいは電圧効果の防止の観点から、給電線１７’の配線幅を十分太くす
る必要があり、高集積化の観点から改善の余地があった。
これに対し、本実施形態では、図３に示すように、給電線１７を制御線１２（走査線１
２１・第１制御線１２３・第２制御線１２５・発光制御線１２７）に垂直な向きに設けて
いるので、リセット時には１つの画素回路Ｐからのリセット電流のみが給電線１７に流れ
ることになる。このため、給電線１７の配線幅を必要以上に太くする必要がなく、高集積
化を実現することができる。
（ｂ）補償期間Ｐb（初期化期間ＰINT）
補償期間Ｐbにおいては、図４に示されるように、リセット信号ＧPRE[i]がローレベル
に遷移する一方、その他の信号はリセット期間Ｐaと同じレベルを維持する。この状態に
おいては、図６に示されるように、図５の状況からトランジスタＴr4がオフ状態に変化す
る。したがって、トランジスタＴr3を介して給電線１７に接続された第１電極Ｌ1の電位
が電位ＶSTに維持されたまま、第２電極Ｌ2の電位（すなわち駆動トランジスタＴdrのゲ
ートの電位ＶG）が、リセット期間Ｐaで設定された電位ＶSTから電源電位ＶELと閾値電圧
Ｖthの差分値（ＶEL−Ｖth）まで引き上げられる。
（ｃ）書込期間ＰWRT
書込期間ＰWRTにおいては、図４に示されるように、走査信号ＧWRT[i]がハイレベルに
遷移し、初期化信号ＧINT[i]とリセット信号ＧPRE[i]と発光制御信号ＧEL[i]とはローレ
ベルを維持する。したがって、図７に示されるように、トランジスタＴr1・Ｔr3およびＴ
r4と発光制御トランジスタＴelとはオフ状態を維持する一方、トランジスタＴr2がオン状
態に遷移してデータ線１４と第１電極Ｌ1とが導通する。したがって、第１電極Ｌ1の電位
は、補償期間Ｐbで供給されていた電位ＶSTから電気光学素子１１の階調に応じたデータ
電位ＶD[j]に変化する。
図７に示されるように、書込期間ＰWRTにおいて、トランジスタＴr1はオフ状態にあり
、また、駆動トランジスタＴdrのゲートのインピーダンスは充分に高い。したがって、第
１電極Ｌ1が補償期間Ｐbにおける電位ＶSTからデータ電位ＶD[j]まで変化量ΔＶ（＝ＶST
−ＶD[j]）だけ変動すると、第２電極Ｌ2の電位（駆動トランジスタＴdrのゲートの電位
ＶG）は容量カップリングによってその直前の電位（ＶEL−Ｖth）から変動する。このと
きの第２電極Ｌ2の電位の変動量は、容量素子Ｃ0とその他の寄生容量（例えば駆動トラン
ジスタＴdrのゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。よ
り具体的には、容量素子Ｃ0の容量値を「Ｃ」とし寄生容量の容量値を「Ｃs」とすると、
第２電極Ｌ2の電位の変化分は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書
込期間ＰWRTにおいて駆動トランジスタＴdrのゲートの電位ＶGは以下の式(1)で表現され
るレベルに安定する。
ＶG＝ＶEL−Ｖth−ｋ・ΔＶ ……(1)
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
（ｄ）発光期間ＰEL
発光期間ＰELにおいては、図４に示されるように、初期化信号ＧINT[i]とリセット信号
ＧPRE[i]とがローレベルを維持するから、トランジスタＴr1およびＴr4はオフ状態を維持
する。また、走査信号ＧWRT[i]は発光期間ＰELにおいてローレベルを維持するから、図８
に示されるように、トランジスタＴr2がオフ状態に遷移するとともにトランジスタＴr3が
オン状態に遷移する。したがって、容量素子Ｃ0の第１電極Ｌ1は、オフ状態となったトラ
ンジスタＴr2によってデータ線１４から電気的に絶縁されると同時に、オン状態となった
トランジスタＴr3を介して給電線１７に接続される。この結果、発光期間ＰELにおいて第
１電極Ｌ1の電位は電位ＶSTに固定され、これによって駆動トランジスタＴdrのゲートの
電位ＶG（第２電極Ｌ2の電位）は略一定に維持される。つまり、本実施形態における容量
素子Ｃ0は、第１電極Ｌ1がデータ線１４に接続される書込期間ＰWRTにおいては駆動トラ
ンジスタＴdrのゲートを所期の電位（式(1)によって表現される電位）に設定するカップ
リング容量として機能するとともに、第１電極Ｌ1が給電線１７に接続される発光期間ＰE
Lにおいては駆動トランジスタＴdrのゲートを定電位に維持する保持容量として機能する
。
また、発光期間ＰELにおいては発光制御信号ＧEL[i]がハイレベルを維持するから、図
８に示されるように、発光制御トランジスタＴelがオン状態となって駆動電流Ｉelの経路
が形成される。したがって、駆動トランジスタＴdrのゲートの電位ＶGに応じた駆動電流
Ｉelが電源線から駆動トランジスタＴdrおよび発光制御トランジスタＴelを経由して電気
光学素子１１に供給される。この駆動電流Ｉelの供給によって電気光学素子１１はデータ
電位ＶD[j]に応じた輝度に発光する。
いま、駆動トランジスタＴdrが飽和領域で動作する場合を想定すると、駆動電流Ｉelは
以下の式(2)によって表現される。ただし、「β」は駆動トランジスタＴdrの利得係数で
あり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２
＝（β／２）（ＶG−ＶEL−Ｖth）２ ……(2)
式(1)の代入によって式(2)は以下のように変形される。
Ｉel＝（β／２）｛（ＶEL−Ｖth−ｋ・ΔＶ）−ＶEL−Ｖth｝２
＝（β／２）（ｋ・ΔＶ）２
つまり、電気光学素子１１に供給される駆動電流Ｉelは、データ電位ＶD[j]と電位ＶST
との差分値ΔＶ（＝ＶST−ＶD[j]）のみによって決定され、駆動トランジスタＴdrの閾値
電圧Ｖthには依存しない。したがって、画素回路Ｐごとの閾値電圧Ｖthのバラツキに起因
した輝度のムラは抑制される。
図１６に示した画素回路Ｐ0においては、発光期間ＰELで容量素子Ｃ0の電極Ｌ1がフロ
ーティング状態となるためにその電位が変動し易い。これに対し、本実施形態においては
、容量素子Ｃ0の第１電極Ｌ1が発光期間ＰELにおいて電位ＶSTに維持されるから、駆動ト
ランジスタＴdrのゲートの電位ＶGは発光期間ＰELの全体にわたって略一定に維持される
。したがって、駆動電流Ｉelの変動を防止して電気光学素子１１を高い精度で所期の輝度
に発光させることができる。換言すると、容量素子Ｃ0に充分な容量値を確保しなくても
駆動トランジスタＴdrのゲートの電位ＶGを略一定に維持することができるから、電位ＶG
を維持するために充分な容量値の容量素子Ｃ0が必要となる図１６の構成と比較して、容
量素子Ｃ0の容量値を低減することができる。また、図１６の構成においては電位ＶGを確
保するために容量素子Ｃ0とは別個の保持容量Ｃ1が必要となるのに対し、本実施形態にお
いては少ない容量でもゲートの電位ＶGを維持することができるから、図２に示されるよ
うに図１６の保持容量Ｃ1を省略することが可能である。以上のように画素回路Ｐに要求
される容量が低減されるから、本実施形態には画素回路Ｐの規模が縮小されるという利点
がある。
＜Ｄ：特性検査動作＞
上述のように構成された電気光学装置では、所定の走査信号ＧWRT[i]をハイレベルとし
てｉ行目の電気光学素子１１を選択し、上述の図５に示すリセット期間Ｐaから図７に示
す書込期間ＰWRTまでの動作を実行し、検査用のデータ電位ＶD[j]を書き込んだ後、例え
ば図９に示すように、所定の期間（測定期間ＰT）、初期化信号ＧINT[i] をローレベルと
してトランジスタＴr1をオフ状態とし、リセット信号ＧPRE[i]をハイレベルとしてＴr4を
オン状態とし、さらに、走査信号ＧWRT[i]をハイレベルとして、トランジスタＴr2をオン
状態、トランジスタＴr3をオフ状態にすることによって、個々の駆動トランジスタTdrの
検査を行うこともできる。
このような状態とすることにより、駆動トランジスタTdrのゲートの電位に応じた電流
が給電線１７に出力される。この特性検査においては、各データ線１４の電位は各々独立
に制御されている。これによって、駆動トランジスタＴdrのゲート・ソース間電圧Ｖgsを
設定することできる。そして、駆動トランジスタTdrからの電流を測定すれば、駆動トラ
ンジスタTdrの特性を検査することができる。
仮に、給電線１７を図１０に示すように走査線１２１と同じ方向に配置したとすると、
１行分の画素回路Ｐからの電流が給電線１７’に流れ込むので、個々の駆動トランジスタ
Ｔdrの特性を検査することができない。これに対して、本実施形態では、走査線１２１と
交差する方向に給電線１７を配置したので、個々の駆動トランジスタTdrの電流に応じて
、個々の駆動トランジスタTdrの良否の判断を容易に行うことができる。
＜Ｅ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
（１）変形例１
以上の実施形態においては、トランジスタＴr2とトランジスタＴr3とが逆導電型のトラ
ンジスタとされた構成を例示したが、トランジスタＴr2とトランジスタＴr3とを相補的に
動作させるための構成はこれに限定されない。例えば、図１１に示されるように、トラン
ジスタＴr2とトランジスタＴr3とを同じ導電型（ここではｎチャネル型）のトランジスタ
としてもよい。この構成においては、トランジスタＴr2のゲートが第１走査線１２１ａに
接続されるとともにトランジスタＴr3のゲートが第２走査線１２１ｂに接続される。そし
て、第１走査線１２１ａには図４に例示した走査信号ＧWRT[i]と同波形の第１走査信号Ｇ
WRTa[i]が供給され、第２走査線１２１ｂには第１走査信号ＧWRTa[i]の論理レベルを反転
した第２走査信号ＧWRTb[i]が供給される。この構成においても図５ないし図８に示した
動作が実行される。もっとも、図２のようにトランジスタＴr2とトランジスタＴr3とが逆
導電型とされた構成においては、各々を共通の走査線１２１によって制御することができ
るから、図１１の態様と比較して構成が簡素化されるという利点がある。
（２）変形例２
図２に示されるトランジスタＴr4や発光制御トランジスタＴelは適宜に省略される。図
１２は、図２に図示されたトランジスタＴr4と発光制御トランジスタＴelとを省略した画
素回路Ｐの構成を示す回路図である。この構成のもと、初期化期間ＰINTにおいては、走
査信号ＧWRT[i]がローレベルとなり初期化信号ＧINT[i]がハイレベルとなる。したがって
、トランジスタＴr3がオン状態に遷移することによって第１電極Ｌ1が電位ＶSTに維持さ
れたまま、トランジスタＴr1を介してダイオード接続された駆動トランジスタＴdrのゲー
トは閾値電圧Ｖthに応じた電位ＶG（＝ＶEL−Ｖth）に収束する。
続く書込期間ＰWRTにおいては、ローレベルの初期化信号ＧINT[i]によってトランジス
タＴr1がオフ状態とされる。さらに、走査信号ＧWRT[i]がハイレベルに遷移することによ
ってトランジスタＴr2がオン状態となるから、第１実施形態と同様の原理によって駆動ト
ランジスタＴdrのゲートはデータ電位ＶD[i]に応じた電位ＶG（式(1)）に設定される。
さらに、発光期間ＰELにおいては、走査信号ＧWRT[i]および初期化信号ＧINT[i]の双方
がローレベルを維持する。このローレベルの走査信号ＧWRT[i]によってトランジスタＴr3
がオン状態となるから、第１電極Ｌ1の電位は電位ＶSTに固定される。したがって、駆動
トランジスタＴdrのゲートの電位ＶGの変動は防止される。以上のように、図１２の構成
においても第１電極Ｌ1のフローティング状態は回避されるから、第１実施形態と同様に
、画素回路Ｐの規模の肥大化を抑制しながら駆動トランジスタＴdrのゲートの電位の変動
を抑制することができる。
（３）変形例３
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、図２にお
ける駆動トランジスタＴdrはｎチャネル型であってもよい。この場合においても、給電線
１７に供給される電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときにこの駆
動トランジスタＴdrをオン状態とする電位に設定される。なお、駆動トランジスタＴdrが
ｎチャネル型である構成においてトランジスタＴd1は駆動トランジスタＴdrのゲートと電
源線（電位ＶEL）の間に介挿される。また、ＯＬＥＤ素子は電気光学素子１１の一例に過
ぎない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode
）素子といった様々な発光素子を本発明における電気光学素子として採用することができ
る。本発明における電気光学素子は、電流の供給によって階調（典型的には輝度）が変化
する素子であれば足り、その具体的な構造の如何は不問である。
＜Ｆ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１３は、
以上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型
のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００
は、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には
、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置
Ｄは電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表
示できる。
図１４に、実施形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携帯電
話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに
表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作することに
よって、電気光学装置Ｄに表示される画面がスクロールされる。
図１５に、実施形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal
Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４０
０１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備える。
電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気
光学装置Ｄに表示される。
なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に
示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション
装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーショ
ン、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパ
ネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の
表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置
においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘ
ッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される
。本発明にいう単位回路とは、各実施形態のように表示装置の画素を構成する画素回路の
ほか、画像形成装置における露光の単位となる回路をも含む概念である。
本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 画素回路の構成を示す回路図である。 電気光学装置の要部の構成を概念的に示す平面図である。 各信号の波形を示すタイミングチャートである。 リセット期間における画素回路の動作を説明するための回路図である。 補償期間における画素回路の動作を説明するための回路図である。 書込期間における画素回路の動作を説明するための回路図である。 発光期間における画素回路の動作を説明するための回路図である。 測定期間における画素回路の動作を説明するための回路図である。 従来の画素回路のリセット時の動作を概念的に説明するための回路図である。 変形例に係る画素回路の構成を示す回路図である。 変形例に係る画素回路の構成を示す回路図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 従来の画素回路の構成を示す回路図である。
符号の説明
Ｄ……電気光学装置、Ｐ……画素回路、１０……画素アレイ部、１１……電気光学素子、
１２……制御線、１２１……走査線、１２３……第１制御線１２３、１２５……第２制御
線１２５、１２７……発光制御線１２７、１４……データ線、１７……給電線、２２……
走査線駆動回路、２４……データ線駆動回路、２７……電圧生成回路、Ｔdr……駆動トラ
ンジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4……トランジスタ、
ＧWRT[i]……走査信号、ＧPRE[i]……リセット信号、ＧINT[i]……初期化信号、ＧEL[i]
……発光制御信号、ＰINT……初期化期間、Ｐa……リセット期間、Ｐb……補償期間、ＰW
RT……書込期間、ＰEL……発光期間、ＰT……測定期間。

Claims (8)

  1. 複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給される電気光学装置であって、
    前記複数の単位回路の各々は、
    ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
    第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
    前記書き込み期間とは異なる初期化期間において前記第１電極に電気的に接続されるとともに、定電位が供給されている給電線と、
    少なくとも前記初期化期間において、前記駆動トランジスタのゲートとドレインとの導通させる第１スイッチング素子と、
    前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、
    を具備し、
    前記初期化期間に、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、
    前記給電線は、前記走査線に対して交差する向きに配置される、
    ことを特徴とする電気光学装置。
  2. 前記給電線と前記第１電極との間の導通および非導通を切り替えるとともに、少なくとも前記初期化期間において、前記給電線と前記第１電極とを導通させる第３スイッチング素子をさらに有する
    ことを特徴とする請求項１に記載の電気光学装置。
  3. 前記第３スイッチング素子は、前記第２スイッチング素子がオフ状態にあるとき、オン状態となる
    ことを特徴とする請求項１又は２に記載の電気光学装置。
  4. 複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給される電気光学装置であって、
    前記複数の単位回路の各々は、
    ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
    第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
    前記書き込み期間とは異なる初期化期間において前記第１電極に電気的に接続されるとともに、定電位が供給されている給電線と、
    少なくとも前記初期化期間において、前記駆動トランジスタのゲートとドレインとの導通させる第１スイッチング素子と、
    前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、
    を具備し、
    前記初期化期間に、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、
    前記書き込み期間の後であって、電源電圧を供給する電源線から前記駆動トランジスタを介して前記電気光学素子に前記駆動電流を供給する期間において、前記給電線は前記第１電極に電気的に接続され、
    前記給電線は、前記走査線に対して交差する向きに配置される、
    ことを特徴とする電気光学装置。
  5. 複数のデータ線と、複数の走査線と、複数の給電線と、前記データ線と前記走査線との交差に対応して設けられた複数の単位回路とを備え、前記データ線には階調に応じたデータ電位が供給され、前記走査線には前記データ電位を前記単位回路に書き込む期間を指定する走査信号が供給され、前記給電線には定電位が供給される電気光学装置であって、
    前記複数の単位回路の各々は、
    ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
    前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、
    第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
    前記データ線と前記第１電極との間の導通および非導通を前記走査信号に基づいて切り替える第２スイッチング素子と、
    前記給電線と前記第１電極との間の導通および非導通を切り替える第３スイッチング素子であって、前記第２スイッチング素子がオン状態にあるときにオフ状態となり前記第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子と、
    前記第１電極と前記第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子とを具備し、
    前記第２スイッチング素子がオフ状態であって、前記第３及び第４スイッチング素子がオン状態である期間において、前記複数の走査線のうち１の走査線に対応する複数の単位回路において、同じタイミングで前記第１電極は前記給電線に電気的に接続され、
    前記給電線は、前記走査線に対して交差する向きに配置される、
    ことを特徴とする電気光学装置。
  6. 前記複数の単位回路の各々の前記駆動トランジスタに電源電圧を供給する複数の電源線を備え、
    前記給電線の少なくとも一部は、絶縁層を介して前記電源線とは異なる配線層に設けられており、
    前記給電線は、前記電源線と交差するように設けられており、
    前記絶縁層を介して前記給電線と前記電源線が交差する部分において、容量を形成した、
    ことを特徴とする請求項５に記載の電気光学装置。
  7. 前記複数の単位回路の各々において、
    前記第２スイッチング素子と前記第３スイッチング素子とは逆導電型のトランジスタであり、
    前記第２スイッチング素子のゲートと前記第３スイッチング素子のゲートとには共通の前記走査信号が供給される
    請求項５または６に記載の電気光学装置。
  8. 請求項１乃至６のうちいずれか１項に記載の電気光学装置を具備する電子機器。
JP2006247654A 2006-09-13 2006-09-13 電気光学装置および電子機器 Expired - Fee Related JP4259556B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006247654A JP4259556B2 (ja) 2006-09-13 2006-09-13 電気光学装置および電子機器
US11/776,827 US7868854B2 (en) 2006-09-13 2007-07-12 Electro-optical device and electronic apparatus
KR1020070081018A KR101352943B1 (ko) 2006-09-13 2007-08-13 전기 광학 장치 및 전자 기기
TW096130013A TWI444966B (zh) 2006-09-13 2007-08-14 光電裝置
CN200710142499XA CN101145315B (zh) 2006-09-13 2007-08-27 电光学装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006247654A JP4259556B2 (ja) 2006-09-13 2006-09-13 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2008070509A JP2008070509A (ja) 2008-03-27
JP4259556B2 true JP4259556B2 (ja) 2009-04-30

Family

ID=39169071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006247654A Expired - Fee Related JP4259556B2 (ja) 2006-09-13 2006-09-13 電気光学装置および電子機器

Country Status (5)

Country Link
US (1) US7868854B2 (ja)
JP (1) JP4259556B2 (ja)
KR (1) KR101352943B1 (ja)
CN (1) CN101145315B (ja)
TW (1) TWI444966B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
JP2010019950A (ja) * 2008-07-09 2010-01-28 Seiko Epson Corp 電気光学装置および電子機器
JP5286992B2 (ja) * 2008-07-09 2013-09-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
TWI391765B (zh) * 2009-01-17 2013-04-01 Au Optronics Corp 改善因亮度不均勻造成顯示痕跡的液晶顯示器以及其驅動方法
KR101525807B1 (ko) * 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
JP5360684B2 (ja) * 2009-04-01 2013-12-04 セイコーエプソン株式会社 発光装置、電子機器および画素回路の駆動方法
JP5998458B2 (ja) * 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
JP5929121B2 (ja) * 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
KR101881084B1 (ko) * 2012-04-25 2018-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
JP5569555B2 (ja) * 2012-05-17 2014-08-13 株式会社デンソー 配線部材、および、これを用いた半導体モジュール
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
JP6515467B2 (ja) * 2014-09-03 2019-05-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102556162B1 (ko) * 2016-08-31 2023-07-19 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
WO2020059014A1 (ja) * 2018-09-18 2020-03-26 国立大学法人東北大学 容量検出エリアセンサ及び、その容量検出エリアセンサを有する導電パターン検査装置
CN111681597B (zh) * 2020-05-14 2021-09-07 合肥联宝信息技术有限公司 一种显示控制方法以及驱动电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578130B (en) * 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4982014B2 (ja) 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP3901105B2 (ja) 2003-02-14 2007-04-04 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4036209B2 (ja) 2004-04-22 2008-01-23 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR101152119B1 (ko) * 2005-02-07 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
JP2006349794A (ja) 2005-06-14 2006-12-28 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치

Also Published As

Publication number Publication date
TW200830260A (en) 2008-07-16
KR101352943B1 (ko) 2014-01-17
CN101145315B (zh) 2012-06-13
US7868854B2 (en) 2011-01-11
KR20080024434A (ko) 2008-03-18
TWI444966B (zh) 2014-07-11
US20080062092A1 (en) 2008-03-13
JP2008070509A (ja) 2008-03-27
CN101145315A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
JP4259556B2 (ja) 電気光学装置および電子機器
JP4259592B2 (ja) 電気光学装置および電子機器
KR100724003B1 (ko) 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP4737120B2 (ja) 画素回路の駆動方法、電気光学装置および電子機器
JP4736954B2 (ja) 単位回路、電気光学装置、及び電子機器
JP4882536B2 (ja) 電子回路及び電子機器
JP2008191450A (ja) 画素回路、画素回路の駆動方法、電気光学装置および電子機器
JP5011682B2 (ja) 電子装置および電子機器
JP4826131B2 (ja) 発光装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2009222779A (ja) 電気光学装置および電子機器
JP4826158B2 (ja) 電気光学装置
JP2007187779A (ja) 電子回路、電子装置、その駆動方法および電子機器
JP2012123399A (ja) 電子回路の駆動方法
JP4984520B2 (ja) 電子回路、電子装置および電子機器
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP5494684B2 (ja) 電子回路の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees