JP3501732B2 - パラレルシリアル変換回路 - Google Patents

パラレルシリアル変換回路

Info

Publication number
JP3501732B2
JP3501732B2 JP2000190076A JP2000190076A JP3501732B2 JP 3501732 B2 JP3501732 B2 JP 3501732B2 JP 2000190076 A JP2000190076 A JP 2000190076A JP 2000190076 A JP2000190076 A JP 2000190076A JP 3501732 B2 JP3501732 B2 JP 3501732B2
Authority
JP
Japan
Prior art keywords
parallel
circuit
conversion
clock
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000190076A
Other languages
English (en)
Other versions
JP2002009629A (ja
Inventor
英克 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP2000190076A priority Critical patent/JP3501732B2/ja
Publication of JP2002009629A publication Critical patent/JP2002009629A/ja
Application granted granted Critical
Publication of JP3501732B2 publication Critical patent/JP3501732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパラレルシリアル変
換回路に関し、特にクリティカルパス、クロックスキュ
ーの発生を抑えることのできるパラレルシリアル変換回
路に関する。
【０００２】
【従来の技術】図５は従来のパラレルシリアル変換回路
の例を示す。パラレルデータを入力しＬクロック（ＬＣ
ＬＫ）に乗せかえるリタイミング用フリップフロップ回
路（ＦＦＡ１〜ＦＦＡ４）１０と、Ｈクロック（ＨＣＬ
Ｋ）入力からラッチイネーブルパルスを生成する４分周
カウンタ１１及びカウンターデコーダ１２と、パラレル
データ取り込み用セレクタ１３と、シリアル変換用フリ
ップフロップ回路（ＦＦＢ１〜ＦＦＢ４）１４を備えて
いる。
【０００３】この回路の動作を図６に示す。リタイミン
グ用フリップフロップ回路１０にてパラレルデータＰＤ
ＩＮ１からＰＤＩＮ４（Ａ〜Ｄ）をＬＣＬＫでラッチす
る。パラレルデータ取り込み用セレクタ１３は、カウン
タデコード出力（ラッチイネーブル信号）が「１」のタ
イミングでリタイミング用フリップフロップ回路１０を
選択し、「０」のタイミングでシリアル変換用フリップ
フロップ回路１４を選択する。選択の結果は、ＳＯＵＴ
として出力される。４分周カウンタ１１は入力するＨＣ
ＬＫの立ち上がりでカウントアップしカウンタデコード
回路へ渡す。
【０００４】
【発明が解決しようとする課題】このような、従来のパ
ラレルシリアル変換回路では、シリアル数が大きくなる
と使用するフリップフロップ回路の数、ＨＣＬＫライン
等が増加する。従ってフリップフロップ回路間にクロッ
クスキューが生じ、ホールドタイムの保証が困難になり
レーシングが発生する。
【０００５】また、シリアル数の増加により、カウンタ
デコード回路の論理が複雑化し、出力ファンアウト（駆
動可能負荷容量）が大きくなる。このためパラレルデー
タのラッチイネーブルパルスのパス遅延が増大し、クロ
ック速度が高い場合にクリティカルパスとなる危険があ
る。
【０００６】本発明は、このような問題を解決し、シリ
アル数が増加してもクロックスキューを低減できクロッ
ク速度が高い場合でもクリティカルパスの形成を防止で
きるパラレルシリアル変換回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記課題を解決する本発
明のパラレルシリアル変換回路は、１／ｍパラレルシリ
アル変換回路（ｍは２以上の整数）を変換ユニットと
し、該変換ユニットを多段接続して１／ｍｎ パラレル
シリアル変換回路（ｍ、ｎは２以上の整数）を構成し、
最終段の変換ユニットに基準クロックを直接入力させ、
クロックパルスが変換ユニットでｍ分周され前段のｍ個
の変換ユニットへそれぞれ出力され、ｍ個の変換ユニッ
トのそれぞれの出力がパラレルデータとして次段の変換
ユニットに入力され、前記変換ユニットは、入力クロッ
クから１／ｍ周波数クロックを生成するフリップフロッ
プ回路と、各入力パラレルデータと該１／ｍ周波数クロ
ックが入力するリタイミング用フリップフロップ回路
と、パラレルデータを取り込むセレクタと、前記入力ク
ロックに従ってシリアルデータを出力するシリアル変換
フリップフロップ回路を備える。
【０００８】このような構成により、クロックスキュー
およびクリティカルパスの発生を抑えることができる。
【０００９】
【発明の実施の形態】図１は本発明のパラレルシリアル
変換回路の全体構成図を示す。この例では変換ユニット
１として１／２パラレルシリアル変換回路をツリー状に
多段接続して１／２n パラレルシリアル変換回路（ｎは
２以上整数）を構成している。本回路では、入力クロッ
ク（ＣＬＫ）をパラレルシリアル変換過程ごとに各変換
ユニットにおいて２分周して、前段の変換ユニットに出
力している。入力パラレルデータ（ＰＤＩＮ）は、パラ
レルシリアル変換過程ごとに各変換ユニットにおいて１
／２パラレルシリアル変換され、次の変換ユニットに出
力されていく。
【００１０】図２は、図１の構成で変換ユニット１とし
て例示された１／２パラレルシリアル変換回路の構成例
を示す。この回路は、入力パラレルデータ（ＰＤＩＮ
１、ＰＤＩＮ２）を１／２周波数クロックに乗せ換える
２個のリタイミング用フリップフロップ回路２を備え
る。１／２周波数クロックは、クロック入力からトグル
フリップフロップ回路３が生成する。フリップフロップ
回路２の出力と１／２周波数クロックはセレクタ４に入
力する。セレクタ４の出力はシリアル変換用フリップフ
ロップ回路５を経由してＳＯＵＴとして出力される。
【００１１】図３は上記１／２パラレルシリアル変換回
路の動作を説明する図である。動作は全てクロック入力
の立ち上がりを基準とする。基準クロック（ＣＬＫ）は
トグルフリップフロップ回路３で１／２周波数クロック
（ＰＣＬＫ）に分周される。入力パラレルデータ（ＰＤ
ＩＮ１、ＰＤＩＮ２）はＰＣＬＫにラッチされ、ＰＣＬ
Ｋが「１」のタイミングでセレクタ４は一方のフリップ
フロップ回路Ｐ１の出力を選択し、ＰＣＬＫが「０」の
タイミングでセレクタ４は他方のフリップフロップ回路
Ｐ２の出力を選択する。セレクタ４の出力はＣＬＫの立
ち上がりでラッチされＳＯＵＴとして外部へ出力する。
またトグルフリップフロップ回路３の出力ＰＣＬＫも外
部へ出力される。
【００１２】図４は、変換ユニット１として用いること
のできる１／３パラレルシリアル変換回路の構成例を示
す。この回路は、入力パラレルデータ（ＰＤＩＮ１、Ｐ
ＤＩＮ２、ＰＤＩＮ３）を１／３周波数クロックに乗せ
換える３個のリタイミング用フリップフロップ回路２を
備える。１／３周波数クロックは、入力クロックからト
グルフリップフロップ回路６が３分周して生成する。フ
リップフロップ回路２の出力と１／３周波数クロックは
セレクタ７に入力する。セレクタ４の出力はシリアル変
換用フリップフロップ５を経由してＳＯＵＴとして出力
される。
【００１３】変換ユニットは、一般的に１／ｍパラレル
シリアル変換回路（ｍは２以上の整数）が可能である。
【００１４】本発明では、変換ユニットのＰＣＬＫ出力
のファンアウト（駆動可能負荷容量）に着目すると、ど
の段階のパラレルシリアル変換過程においてもＰＣＬＫ
に接続されるフリップフロップ・ＣＬＫ数は常に一定値
である。シリアル数が増加しても大きなファンアウトを
有するＣＬＫ出力は存在しない。このためクロックスキ
ュー増大によるレーシングを抑制できる。また本発明で
はパラレルシリアル変換の過程ごとにクロック周波数が
１／ｍに低下し、また分周カウンタおよびデコーダを必
要としないので、クリティカルパス形成によるパラレル
データのラッチ・イネーブルパルス飛び越しの誤動作が
防止できる。
【００１５】
【発明の効果】以上のように、本発明においては、シリ
アル数が増加してもクロックスキューを低減でき、クロ
ック速度が高い場合でもクリティカルパスの形成による
誤動作が防止できるパラレルシリアル変換回路が得られ
る。
【図面の簡単な説明】
【図１】本発明のパラレルシリアル変換回路の構成例を
示すブロック図。
【図２】本発明のパラレルシリアル変換回路の変換ユニ
ットに用いる１／２パラレルシリアル変換回路の構成例
を示すブロック図。
【図３】上記１／２パラレルシリアル変換回路の動作を
説明するタイミング図。
【図４】変換ユニットに用いることが可能な１／３パラ
レルシリアル変換回路の構成例を示すブロック図。
【図５】従来のパラレルシリアル変換回路の構成を示す
図。
【図６】従来のパラレルシリアル変換回路の動作を説明
するタイミング図。
【符号の説明】
１ 変換ユニット ２、１０ リタイミング用フリップフロップ回路 ３、６ トグルフリップフロップ回路 ４、７、 セレクタ ５、１４ シリアル変換用フリップフロップ回路 １１ ４分周カウンタ １２ カウンターデコーダ １３ パラレルデータ取り込み用セレクタ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 １／ｍパラレルシリアル変換回路（ｍは
    ２以上の整数）を変換ユニットとし、該変換ユニットを
    多段接続して１／ｍｎ パラレルシリアル変換回路
    （ｍ、ｎは２以上の整数）を構成し、 最終段の変換ユニットに基準クロックを直接入力させ、クロックパルスが変換ユニットでｍ分周され前段のｍ個
    の変換ユニットへそれぞれ出力され、ｍ個の変換ユニッ
    トのそれぞれの出力がパラレルデータとして次段の変換
    ユニットに入力され、 前記変換ユニットは、入力クロックから１／ｍ周波数ク
    ロックを生成するフリップフロップ回路と、各入力パラ
    レルデータと該１／ｍ周波数クロックが入力するリタイ
    ミング用フリップフロップ回路と、パラレルデータを取
    り込むセレクタと、前記入力クロックに従ってシリアル
    データを出力するシリアル変換フリップフロップ回路を
    備える ことを特徴とするパラレルシリアル変換回路。
  2. 【請求項２】 変換ユニットの動作はクロックの立ち上
    がりを基準にして行われる請求項１記載のパラレルシリ
    アル変換回路。
  3. 【請求項３】 変換ユニットは１／２パラレルシリアル
    変換回路である請求項１または２記載のパラレルシリア
    ル変換回路。
JP2000190076A 2000-06-23 2000-06-23 パラレルシリアル変換回路 Expired - Fee Related JP3501732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000190076A JP3501732B2 (ja) 2000-06-23 2000-06-23 パラレルシリアル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190076A JP3501732B2 (ja) 2000-06-23 2000-06-23 パラレルシリアル変換回路

Publications (2)

Publication Number Publication Date
JP2002009629A JP2002009629A (ja) 2002-01-11
JP3501732B2 true JP3501732B2 (ja) 2004-03-02

Family

ID=18689604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190076A Expired - Fee Related JP3501732B2 (ja) 2000-06-23 2000-06-23 パラレルシリアル変換回路

Country Status (1)

Country Link
JP (1) JP3501732B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006051162A (ja) * 2004-08-11 2006-02-23 Pentax Corp 電子内視鏡装置
US7358872B2 (en) * 2005-09-01 2008-04-15 Micron Technology, Inc. Method and apparatus for converting parallel data to serial data in high speed applications
JP5286686B2 (ja) * 2007-03-30 2013-09-11 日本電気株式会社 クロック乗換回路
WO2010010603A1 (ja) * 2008-07-25 2010-01-28 株式会社アドバンテスト クロック乗せ換え回路およびそれを用いた試験装置
US7971115B2 (en) * 2009-01-31 2011-06-28 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
KR101027681B1 (ko) * 2009-06-09 2011-04-12 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 정렬 회로
JP2011109555A (ja) 2009-11-20 2011-06-02 Fujitsu Ltd パラレル−シリアル変換回路
JP5600255B2 (ja) 2010-01-12 2014-10-01 株式会社ジャパンディスプレイ 表示装置、スイッチング回路および電界効果トランジスタ
JP5547569B2 (ja) 2010-07-06 2014-07-16 株式会社メガチップス パラレルシリアル変換装置
CN103312339B (zh) * 2013-05-14 2016-03-30 苏州文芯微电子科技有限公司 一种支持预均衡的并串转换电路
CN116054841A (zh) * 2022-11-30 2023-05-02 重庆吉芯科技有限公司 高速并串转换电路
CN116743184A (zh) * 2023-08-16 2023-09-12 合肥奎芯集成电路设计有限公司 一种四转二并串转换电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0326107A (ja) * 1989-06-23 1991-02-04 Toshiba Corp 論理回路
JP3148445B2 (ja) * 1993-02-18 2001-03-19 日本電信電話株式会社 マルチプレクサ回路
JPH0955667A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp マルチプレクサ，及びデマルチプレクサ

Also Published As

Publication number Publication date
JP2002009629A (ja) 2002-01-11

Similar Documents

Publication Publication Date Title
JP4322548B2 (ja) データ形式変換回路
KR100602585B1 (ko) 반도체장치
JP3501732B2 (ja) パラレルシリアル変換回路
US8363773B2 (en) Digital phase interpolation control for clock and data recovery circuit
TWI449342B (zh) 串化器及資料串化方法
JP2001326564A (ja) 半導体集積回路
JP2002025259A (ja) リング遅延とカウンタを利用したレジスタ制御遅延固定ループ
JP2000236260A (ja) 信号符号化回路及び信号符号化方法
JP2504568B2 (ja) 信号生成回路
JP4025276B2 (ja) 集積回路装置
KR100894486B1 (ko) 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법
JP2508588B2 (ja) シリアルパラレル変換回路
US6535527B1 (en) Low latency, low power deserializer
JP3354597B2 (ja) カウンタ回路およびその応用回路
CN101399539A (zh) 50%占空比时钟分频器电路和方法
JP2012023486A (ja) 半導体装置
KR100518141B1 (ko) 디코드회로, 부호변환회로 및 부호변환방법
JP3145988B2 (ja) データｓ／ｐ変換回路
JP2005159737A (ja) 可変分周回路
JP4945800B2 (ja) デマルチプレクサ回路
JP4342141B2 (ja) クロック生成回路
JP2000353939A (ja) クロック信号同期式フリップフロップ回路
JPH08212794A (ja) シフトレジスタ
JPH06103025A (ja) 高速論理ｌｓｉ
JP4014164B2 (ja) パルス再生回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031202

R150 Certificate of patent or registration of utility model

Ref document number: 3501732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees