JP2005159737A - 可変分周回路 - Google Patents

可変分周回路 Download PDF

Info

Publication number
JP2005159737A
JP2005159737A JP2003395684A JP2003395684A JP2005159737A JP 2005159737 A JP2005159737 A JP 2005159737A JP 2003395684 A JP2003395684 A JP 2003395684A JP 2003395684 A JP2003395684 A JP 2003395684A JP 2005159737 A JP2005159737 A JP 2005159737A
Authority
JP
Japan
Prior art keywords
flop
frequency dividing
variable frequency
dividing circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003395684A
Other languages
English (en)
Inventor
Ryuta Kuroki
龍太 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Micro Design Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Oki Micro Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Oki Micro Design Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003395684A priority Critical patent/JP2005159737A/ja
Priority to US10/809,829 priority patent/US7042973B2/en
Publication of JP2005159737A publication Critical patent/JP2005159737A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters

Abstract

【課題】分周回路の動作速度を高速化する。
【解決手段】クロック同期による初期化手段を備えたＤ型フリップフロップ（Ｄ１１，Ｄ１２，・・・、Ｄ１ｎ）のカスケード接続により構成したシフトレジスタと、シフトレジスタの各段の出力信号の何れか一つを選択するマルチプレクサ１２とを備え、選択された信号によりＤ型フリップフロップの格段を初期化するように構成している。この時、初段のフリップフロップの入力端子１０には、初期化手段に応じて、Ｈレベル或いはＬレベルの信号が入力される。
【選択図】 図１

Description

この発明は、半導体集積回路において、分周数を可変とすることが出来る可変分周回路、特に、分周段数が多く、高速動作を要求される回路に有効な可変分周回路に関する。
従来の可変分周回路は、データロード機能付きのダウンカウンタを用いた構成となっており、カウンタの各ビットのデータが全て論理０（”Ｌ”レベル）に成ったときに、予め設定した値をロードすることにより所望の分周数を実現していた。カウンタを用いた可変分周回路は、例えば、特公平６−９１４２５号公報（特許文献１）に開示されている。
特公平６−９１４２５号公報
前記、従来の可変分周回路に於いては、カウンタを構成するフリップフロップがデータロード機能付きのフリップフロップであったため、例えば、データロード機能付を持たないフリップフロップ（例えば、リセット機能つきＤ型フリップフロップ）の最高動作速度が１．６６７ＧＨｚであるのに対して、データロード機能付きのフリップフロップでは、１．２５ＧＨｚまでしか動作しないというように、動作速度が遅いという問題があった。
この発明による可変分回路は、クロック同期による初期化手段を備えたＤ型フリップフロップのカスケード接続により構成したシフトレジスタと、シフトレジスタの各段の出力信号の何れか一つを選択する選択手段とを備え、選択された信号によりＤ型フリップフロップの格段を初期化するように構成している。この時、初段のフリップフロップには、初期化手段に応じて、Ｈレベル或いはＬレベルの信号が入力される。
この発明に係る可変分周回路に於いては、従来のデータロード機能付きのフリップフロップの代わりに、リセット機能付き、或いはプリセット機能付きのＤ型フリップフロップを複数段用いてシフトレジスタを構成し、各段のフリップフロップの出力信号から一つの出力信号を選択することにより、この選択された信号により各フリップフロップをリセット或いはプリセットするようにしたので、従来の分周回路にくらべて高速な分周回路を構成することが出来る。
この発明の可変分周回路においては、シフトレジスタの各段を高速のＤ型フリップフロップで構成しており、その出力を一つ選択して、その選択された信号によりフリップフロップをリセット或いはプリセットしているので、選択手段であるセレクタや、スイッチには高速の素子を使用すると好適である。
以下、図面を参照して、この発明の実施例を説明する。尚、各図面は、この発明が理解できる程度に簡略化して記載してあるに過ぎず、この発明は図示の例のみに限定されるものでは無い。また、各図面に共通する要素や同様の機能を有する構成要素については、同一の符号を付与し、重複する説明を省略する。
図１は、この発明の実施例１に於ける可変分周回路の回路図であり、同期リセット付きのＤ型フリップフロップを複数段配置（Ｄ１１、Ｄ１２、・・・Ｄ１ｎ）し、初段のフリップフロップＤ１１の入力にはＨレベル（或いはＬレベル）の固定入力信号１０を入力し、それ以降は、前段のフリップフロップの出力を次段のフリップフロップの入力とすることにより、シフトレジスタ回路を構成している。また、格段のフリップフロップの出力はマルチプレクサ（ＭＵＸ）１２の各入力端子に接続され、選択信号の入力端子に接続された入力信号Ｓ１１，Ｓ１２、・・・Ｓ１ｎの何れか一つの信号を有効とすることにより、一つの信号が選択されて出力される（信号ＯＵＴ）。この信号は、各フリップフロップのリセット端子にフィードバックされ、クロック信号（ＣＬＫ）に同期して各フリップフロップをリセットするように構成されている。
尚、上述の例では、リセット機能付きのＤ型フリップフロップでシフトレジスタを構成した例を説明したが、同期プリセット機能付きのＤ型フリップフロップを用いてシフトレジスタを構成し、初段の入力信号にＬベルを入力し、上記ＯＵＴ信号を格段のフリップフロップのプリセット入力端子にフィードバックするように構成することもできる（後述のタイムチャート（図４）参照）。
以下、リセット機能付きのＤ型フリップフロップによりシフトレジスタを構成した場合の可変分周回路の動作を詳細に説明する。
図３に示すように、シフトレジスタの初段の入力データがＨレベルに設定されている場合、最初のクロック信号の立ち上がりエッジで初段のフリップフロップの出力ｎ１１がＨレベルとなり、次のクロックの立ち上がりエッジで２段目のフリップフロップの出力ｎ１２が、また、三番目のクロックの立ち上がりエッジで三段目のフリップフロップの出力ｎ１３がＨレベルに変化する。この時、格段のフリップフロップの出力信号の選択手段であるマルチプレクサ（ＭＵＸ）の選択信号がＳ１３に設定されていると、三段目のフリップフロップの出力信号ｎ１３がＨレベルに変化した時点で出力ＯＵＴにはノードｎ１３の信号が出力され、この信号は各フリップフロップの同期リセット端子に接続されているため、次のクロックの立ち上がりエッジで格段のフリップフロップの出力はＨレベルからＬレベルに初期化される。
更に次のクロック信号が入力されると、その立ち上がりエッジで初段のフリップフロップの出力ｎ１１はＨレベルとなり、以降同様の動作を繰り返す。これによりこの場合は、原クロック（ＣＬＫ）信号の四倍の周期のクロックが出力されることになり、原クロックが四分周されたことになる。
上述の説明で明らかなように、この実施例の可変分周回路においては、各フリップフロップの出力信号の選択手段であるマルチプレクサの選択信号を任意に設定する（複数の選択信号の内の一つの信号を有効とするように設定する）ことにより、可変分周回路を構成することが可能となる。
尚、シフトレジスタの初段のフリップフロップにＬレベルを入力した場合は、フリップフロップを同期プリセット機能付きのＤ型フリップフロップとしてシフトレジスタを構成することにより、図４のタイムチャートに示すような動作を行う可変分周回路を構成することが出来る。
図２は、この発明の実施例２に於ける可変分周回路の回路図であり、同期リセット付きのＤ型フリップフロップを複数段配置（Ｄ１１、Ｄ１２、・・・Ｄ１ｎ）し、初段のフリップフロップＤ１１の入力にはＨレベル（或いはＬレベル）の固定入力信号１０を入力し、それ以降は、前段のフリップフロップの出力を次段のフリップフロップの入力とすることにより、シフトレジスタ回路を構成している。また、格段のフリップフロップの出力はスイッチ（ＳＷ１，ＳＷ２，・・・、ＳＷｎ）の各入力端子に接続され、各スイッチの制御端子に接続された制御信号ＳＷ１，ＳＷ２、・・・、ＳＷｎの何れか一つの信号を有効とすることにより、一つのスイッチに接続された信号が選択されて出力される（信号ＯＵＴ）。この信号は、各フリップフロップのリセット端子にフィードバックされ、クロック信号（ＣＬＫ）に同期して各フリップフロップをリセットするように構成されている。
尚、上述の例では、リセット機能付きのＤ型フリップフロップでシフトレジスタを構成した例を説明したが、実施例１と同様に、同期プリセット機能付きのＤ型フリップフロップを用いてシフトレジスタを構成し、初段の入力信号にＬベルを入力し、上記ＯＵＴ信号を格段のフリップフロップのプリセット入力端子にフィードバックするように構成することもできる。
この実施例の可変分周回路の動作については、実施例１におけるマルチプレクサがスイッチに置き換わった構成となっており、その他の構成については実施例１と同様であるので、詳細な説明を省略する。
実施例１における可変分周回路の回路図である。 実施例２における可変分周回路の回路図である。 実施例１の回路のタイムチャートの一例である。 実施例１の回路のタイムチャートの一例である。
符号の説明
１０：初段のフリップフロップの入力信号端子
１２：マルチプレクサ
Ｄ１１，Ｄ１２，・・・、Ｄ１ｎ：シフトレジスタを構成するフリップフロップ
ｎ１１，ｎ１２，・・・、ｎ１ｎ：各フリップフロップの出力ノード
Ｓ１１，Ｓ１２，・・・、Ｓ１ｎ：マルチプレクサの選択信号
ＯＵＴ：可変分周回路の出力信号
ＳＷ１，ＳＷ２，・・・、ＳＷｎ：スイッチ
Ｓ２１，Ｓ２２、・・・、Ｓ２ｎ：スイッチの制御信号

Claims (5)

  1. クロック同期による初期化手段を備えたＤ型フリップフロップのカスケード接続により構成したシフトレジスタと、
    前記シフトレジスタの各段の出力信号の何れか一つを選択する選択手段と、
    を備え、前記選択された信号により前記Ｄ型フリップフロップの格段を初期化することを特徴とする可変分周回路。
  2. 請求項１記載の可変分周回路において、
    前記Ｄ型フリップフロップの初段にはＨレベル信号が入力され、
    前記初期化手段はリセット手段であり、
    前記選択手段は、マルチプレクサであることを特徴とする可変分周回路。
  3. 請求項１記載の可変分周回路において、
    前記Ｄ型フリップフロップの初段にはＨレベル信号が入力され、
    前記初期化手段はリセット手段であり、
    前記選択手段は、スイッチ回路であることを特徴とする可変分周回路。
  4. 請求項１記載の可変分周回路において、
    前記Ｄ型フリップフロップの初段にはＬレベル信号が入力され、
    前記初期化手段はプリセット手段であり、
    前記選択手段は、マルチプレクサであることを特徴とする可変分周回路。
  5. 請求項１記載の可変分周回路において、
    前記Ｄ型フリップフロップの初段にはＬレベル信号が入力され、
    前記初期化手段はプリセット手段であり、
    前記選択手段は、スイッチ回路であることを特徴とする可変分周回路。
JP2003395684A 2003-11-26 2003-11-26 可変分周回路 Pending JP2005159737A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003395684A JP2005159737A (ja) 2003-11-26 2003-11-26 可変分周回路
US10/809,829 US7042973B2 (en) 2003-11-26 2004-03-26 Variable dividing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395684A JP2005159737A (ja) 2003-11-26 2003-11-26 可変分周回路

Publications (1)

Publication Number Publication Date
JP2005159737A true JP2005159737A (ja) 2005-06-16

Family

ID=34587607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395684A Pending JP2005159737A (ja) 2003-11-26 2003-11-26 可変分周回路

Country Status (2)

Country Link
US (1) US7042973B2 (ja)
JP (1) JP2005159737A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2437990B (en) * 2006-01-24 2008-06-25 Toumaz Technology Ltd Frequency divider circuits
KR20090074412A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 분주회로 및 이를 이용한 위상 동기 루프
US20120200436A1 (en) * 2011-02-04 2012-08-09 Hui Wang Method for Power Reduction in Data Serialization/De-serialization Using Data Pre-load Scheme
US8542040B1 (en) * 2011-10-31 2013-09-24 Integrated Device Technology, Inc. Reconfigurable divider circuits with hybrid structure
US11955982B2 (en) * 2022-06-29 2024-04-09 Ati Technologies Ulc Granular clock frequency division using dithering mechanism

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035400A (ja) * 1983-08-05 1985-02-23 Sharp Corp 相補形金属酸化膜半導体を用いた送信装置
EP0432798B1 (en) * 1989-12-15 1995-04-12 Oki Electric Industry Co., Ltd. Driver circuit
JPH0691425A (ja) 1992-09-16 1994-04-05 San'eisha Mfg Co Ltd ケーブル切断装置
US5451832A (en) * 1993-07-01 1995-09-19 Sgs-Thomson Microelectronics, Inc. Method and circuitry for drag braking a polyphase DC motor
US5937024A (en) * 1997-02-27 1999-08-10 Nec Corporation Counter for counting high frequency
US6144374A (en) * 1997-05-15 2000-11-07 Orion Electric Co., Ltd. Apparatus for driving a flat panel display
JP3173457B2 (ja) * 1998-03-23 2001-06-04 日本電気株式会社 データ通信装置
US6809567B1 (en) * 2001-04-09 2004-10-26 Silicon Image System and method for multiple-phase clock generation
US6459751B1 (en) * 2001-05-02 2002-10-01 Silicon Integrated Systems Corp. Multi-shifting shift register

Also Published As

Publication number Publication date
US7042973B2 (en) 2006-05-09
US20050110532A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
US7253754B2 (en) Data form converter between serial and parallel
US7334152B2 (en) Clock switching circuit
KR100602585B1 (ko) 반도체장치
US7567136B2 (en) Ring oscillator circuit
US5467041A (en) Variable delay buffer circuit
JP2008005446A (ja) 分周器およびその制御方法
JP2005159737A (ja) 可変分周回路
JP2002182777A (ja) クロック切り換え回路
JP2005148972A (ja) クロック信号生成回路
JP4431134B2 (ja) 高速プログラマブル同期カウンタ回路およびカウント方法
US11411570B1 (en) Multi modulus frequency divider and electronic device
US7961837B2 (en) Counter circuit and method of operating the same
US8165263B2 (en) Counting circuit and address counter using the same
KR20060131743A (ko) 주파수 분할기 및 전자 장치
JP6387896B2 (ja) 分周器
JP2010124228A (ja) 分周回路および電子機器
US7519090B2 (en) Very high speed arbitrary number of multiple signal multiplexer
JP2000259323A (ja) 入力信号制御回路
JP2003223237A (ja) クロック切替回路
JP2006157121A (ja) 高周波数カウンタ回路
JP2005322075A (ja) クロック信号出力装置
JPS6248319B2 (ja)
KR19990014419U (ko) 입력신호의 지연회로
JPH0514138A (ja) 仮保持機能付きラツチ回路
JPS6388919A (ja) 奇数分周回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224