JP2008005446A

JP2008005446A - 分周器およびその制御方法

Info

Publication number: JP2008005446A
Application number: JP2006175931A
Authority: JP
Inventors: Mikihiro Shimada; 幹大嶋田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-06-26
Filing date: 2006-06-26
Publication date: 2008-01-10
Also published as: US20080068053A1; US7602877B2

Abstract

【課題】分周比の異なる複数の出力信号を出力させる分周器は、出力する分周比の数以上の複数の分周回路が必要であり、大型化し高コストとなっていた。
【解決手段】それぞれにクロック信号１７およびクロック反転信号１８が入力される、直列に接続された複数のラッチ回路１１、１３と、それらのラッチ回路１１、１３のうちの、最後に接続されているラッチ回路１１の出力信号が入力されるインバータ回路１６と、インバータ回路１６の出力が接続された出力端子１９と、インバータ回路１６の出力を、複数のラッチ回路１１、１３の各入力の、それぞれに接続する複数のフィードバック経路１４、１５とを備える。さらに、インバータ回路１６の出力信号が、複数のラッチ回路１１、１３のうちのいずれか１つのラッチ回路にのみ入力されるように、複数のフィードバック経路１４、１５の接続を切り換える切り換え回路１２を備える。
【選択図】図１

Description

本発明は、分周器およびその制御方法に関する。例えば、携帯電話などの無線通信機器に用いられる、分周器およびその制御方法に関する。

近年、公衆通信やコンピュ−タネットワ−ク等では無線通信システムが浸透している。また、高周波ＩＣの小型化、低コスト化のため、発振器の数を削減し、発振器の後に分周比の異なる分周器を接続することにより、複数の発信周波数に対応するシステムが利用されつつある。

従来では、複数の分周回路を直列に接続し、出力信号の経路を切り換えることにより、分周比の切り換えを実現しているものがあった（例えば、特許文献１参照）。

図８は、特許文献１に記載された従来の分周器の基本的概念を説明する回路図を示している。

第１の分周回路８１と第２の分周回路８２が直列に接続され、切り換え回路８３を介してこれらの分周回路の出力が分周信号として出力されるように構成されている。第１の分周回路８１は、入力信号を１／Ｍに分周した信号を出力し、第２の分周回路８２は、第１の分周回路８１で１／Ｍに分周された信号が入力され、さらに１／Ｎに分周した信号を出力する。

図８の切り換え回路８３内の実線で示すように、第２の分周回路８２の出力を出力端子８５に接続している場合には、第２の分周回路８２の出力信号、すなわち入力端子８４からの入力信号を１／（Ｍ×Ｎ）に分周した信号Ｖｂが出力端子８５から出力される。

このように出力端子８５から出力信号Ｖｂが出力されている状態から、分周比の異なった出力信号Ｖａを得る場合は、制御信号Ｖｃによって、切り換え回路８３内の接続を点線で示すように切り換えると同時に、第２の分周回路８２の電流源を遮断する。

このように切り換え回路８３内の接続が切り換わると、分周回路８２は非動作となると同時に、消費電力が低減する。すなわち制御信号Ｖｃは切り換え制御信号と電源遮断制御信号とをかねており、一定のタイミング相関は同時と見ることができる。

そして、第１の分周回路８１から出力される１／Ｍに分周された出力信号Ｖａが、切り換え回路８３を介して出力端子８５から出力される。

このように複数の分周回路の接続経路を切り換えることにより、分周比の異なる出力信号ＶａおよびＶｂを出力させていた。

また同様の構成として、マスタースレーブフリップフロップの出力と入力との間にスイッチ機能を持たせ、帰還ループの段数を変化させることによって、固定分周器あるいは可変分周器を構成しているものもある（例えば、特許文献２参照）。

図９は、特許文献２に記載された分周器の回路図を示している。

３つのマスタースレーブフリップフロップ９１、９２、９３が直列に接続されており、切り換えスイッチ９０によって、それらの接続経路が切り換えられるようになっている。マスタースレーブフリップフロップ９１、９２、９３は、いずれも入力された信号を１／２に分周して出力する分周回路である。

マスタースレーブフリップフロップ９２の出力信号と制御信号９５から、ＯＲゲート９４によって生成される信号により、切り換えスイッチ９０内の接続が切り換えられる。

図９の切り換えスイッチ９０内の実線で示すように、マスタースレーブフリップフロップ９３の出力をマスタースレーブフリップフロップ９２に入力させるように接続している場合には、マスタースレーブフリップフロップ９２および９３の構成によってクロック信号を１／４に分周した信号が出力される。

このようにマスタースレーブフリップフロップ９２とマスタースレーブフリップフロップ９３を接続している状態から、切り換えスイッチ９０内の接続が点線で示すように切り換わると、マスタースレーブフリップフロップ９１の出力がマスタースレーブフリップフロップ９２に入力されるようになり、この場合には、マスタースレーブフリップフロップ９１、９２および９３の構成によってクロック信号を１／８に分周した信号が出力されるようになる。

このように、特許文献２に記載の分周器の場合にも、複数の分周回路間の経路を切り換えることによって、分周比の異なる複数の出力信号を出力させていた。
特開昭６３−１８７２１号公報（例えば、第１図）特開昭６３−２４４９３１号公報（例えば、第１図）

しかしながら、従来の分周器では、分周比の異なる複数の出力信号を出力させる場合、直列に接続された複数の分周回路の接続経路を切り換えることにより複数の分周比の出力信号を出力させていたので、少なくとも出力させる分周比の数と同じ数の分周回路を設けなければならなかった。

その結果、出力する分周比の数以上の複数の分周回路が必要であるためコストが高くなり、また回路構成が大きくなっていた。

本発明は、上述した従来の課題を解決するもので、少ない分周回路の構成で異なる複数の分周信号を出力できる、分周器およびその制御方法を提供することを目的とする。

上述した課題を解決するために、第１の本発明は、
それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続された出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路と、
前記インバータ回路の出力信号が、前記複数のラッチ回路のうちのいずれか１つのラッチ回路にのみ入力されるように、前記複数のフィードバック経路の接続を切り替える切り替え回路とを備えた分周器である。

また、第２の本発明は、
それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続された出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路と、
前記複数のラッチ回路のうちの最初に接続されているラッチ回路以外のラッチ回路の入力側に、その前段のラッチ回路の出力信号が入力されるか、前記インバータ回路の出力信号が入力されるかを切り替える切り替え回路とを備えた分周器である。

また、第３の本発明は、
前記複数のラッチ回路は、それぞれトランスファゲートで構成されている、第１または第２の本発明の分周器である。

また、第４の本発明は、
前記複数のラッチ回路は、それぞれクロックドインバータで構成されている、第１または第２の本発明の分周器である。

また、第５の本発明は、
前記複数のラッチ回路は、それぞれクロックドＣＭＯＳで構成されている、第１または第２の本発明の分周器である。

また、第６の本発明は、
それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続され、分周信号を出力する出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路とを備えた分周器の制御方法であって、
切り替え回路によって、前記インバータ回路の前記出力を、前記複数のラッチ回路のうちのいずれかのラッチ回路に入力させ、前記出力を入力させたそのラッチ回路とその後段のラッチ回路および前記インバータ回路によって前記分周信号を生成する分周器の制御方法である。

本発明により、少ない分周回路の構成で異なる複数の分周信号を出力できる、分周器およびその制御方法を提供できる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１の分周器の回路構成を示している。

本実施の形態１の分周器は、第１のラッチ回路１１と、出力が第１のラッチ回路１１の入力に接続された第２のラッチ回路１３と、第１のラッチ回路１１の出力に接続されたインバータ回路１６を備えている。第１のラッチ回路１１と第２のラッチ回路１３には、それぞれ、クロック信号が入力されるクロック入力部１７と、クロックの反転信号が入力される反転クロック入力部１８が設けられている。

インバータ回路１６の出力は出力部１９に接続されており、また、インバータ回路１６の出力を第１のラッチ回路１１の入力に接続する第１のフィードバックパス１４と、インバータ回路１６の出力を第２のラッチ回路１３の入力に接続する第２のフィードバックパス１５を備えている。

そして、インバータ回路１６の出力を、第１のラッチ回路１１または第２のラッチ回路１３のいずれかの入力に接続させるために、第１のフィードバックパス１４と第２のフィードバックパス１５の接続を切り換える切り換え回路１２を備えている。

次に、本実施の形態１の分周器における、２つの異なる分周比の出力信号を出力させる制御方法について説明する。

まず、切り換え回路１２により、第１のフィードバックパス１４が選択され、インバータ回路１６の出力が第１のラッチ回路１１の入力に接続される場合について説明する。

この場合、第１のラッチ回路１１のクロック入力部１７および反転クロック入力部１８に入力されたクロック信号およびクロック反転信号は、第１のラッチ回路１１とインバータ回路１６で構成される第１の分周回路によって２分周され、クロック入力信号および反転クロック信号の２分周信号が出力部１９に出力される。

次に、切り換え回路１２により、第２のフィードバックパス１５が選択され、インバータ回路１６の出力が第２のラッチ回路１３の入力に接続される場合について説明する。

この場合、第２のラッチ回路１３の出力が、第１のラッチ回路１１に入力される。

第２のラッチ回路１３のクロック入力部１７および反転クロック入力部１８に入力されたクロック信号およびクロック反転信号は、第２のラッチ回路１３、第１のラッチ回路１１およびインバータ回路１６で構成される第２の分周回路によって４分周され、クロック入力信号および反転クロック信号の４分周信号が出力部１９に出力される。

本実施の形態１の分周器は、図１の一点鎖線で囲む範囲で示すように、出力部分を共通とした複数の分周回路を有する構成であり、分周器内部の経路を切り換えることにより、これらの複数の分周回路のうちのいずれかの回路を機能させて、複数の分周比の出力を実現している。

図１の場合には、インバータ回路１６を共通の出力部分として、第１のラッチ回路１１とインバータ回路１６とで第１の分周回路を構成し、第２のラッチ回路１３、第１のラッチ回路１１およびインバータ回路１６で第２の分周回路を構成するようになっている。

従来の分周器では、複数の分周回路を直列に接続し、その接続経路を切り換えて複数の分周比を実現していたのに対し、本実施の形態１の分周器は、１つの分周器内部の経路を切り換えて複数の分周比を実現している。

図２、図３、図４は、いずれも、本実施の形態１の分周器で使用されるラッチ回路の回路構成例を示している。

図２はトランスファゲート回路を、図３はクロックドインバータ回路を、図４はクロックドＣＭＯＳ回路を、それぞれ示している。

これらの回路構成を、例えば、図１に示す分周器の第１のラッチ回路１１や第２のラッチ回路１３として使用できる。

なお、本実施の形態１では、第１のラッチ回路１１および第２のラッチ回路１３として２分周を実現するための回路を例に説明したが、それぞれのラッチ回路を、さらに分周数の多い分周を実現するための回路としてもよい。例えば、図２〜図４のような構成の回路を複数直列に接続した回路を、図１の第１のラッチ回路１１や第２のラッチ回路１３として使用してもよい。その場合には、そのラッチ回路の入力に接続される、図２〜図４に示す構成が複数直列した回路構成のうちの、最初の回路構成部分のみにクロック信号および反転クロック信号を入力させれば、そのラッチ回路のそれ以降に接続される回路部分にはクロック信号および反転クロック信号を入力させなくてもよい。

また、信号が入力されないラッチ回路の電源を遮断させるようにしても良い。

例えば、図１の構成の分周器において、切り換え回路１２により、インバータ回路１６の出力が第１のフィードバックパス１４によって第１のラッチ回路１１の入力に接続されており、第１の分周回路によって分周信号を生成しているときには、第２のラッチ回路１３への電源供給を遮断してもよい。このようにすることにより、消費電力を低減できる。

また、信号が入力されている各ラッチ回路間の電源電圧を相対的に変化させても構わない。例えば、図１の構成の分周器において、上記と同様に第１の分周回路によって分周信号を生成している場合に、第１のラッチ回路１１の電源電圧を２Ｖとしておくのに対し、第２のラッチ回路１３の電源電圧を１．５Ｖとする。このように各ラッチ回路の電源電圧を相対的に変化させることによっても、消費電力を低減させることができる。

また、図１では、ラッチ回路を２つ備える構成の場合を例に挙げて説明したが、これに限るものではなく、ラッチ回路の数を増やすことにより、より多くの分周数に対応させることができる。

図５は、３種類の分周比を実現する構成とした本実施の形態１の分周器の回路構成例を示している。

３つのラッチ回路２１、２２、２３が直列に接続されており、インバータ回路２７の出力が、これらの各ラッチ回路２１、２２、２３の入力にそれぞれ接続されるフィードバックパス２４、２５、２６を備えている。切り換え回路２０によって、インバータ回路２７の出力が、３つのラッチ回路２１、２２、２３のいずれかに入力されるように切り換えることにより、３種類の分周回路の構成を切り換えて、３種類の分周比を実現する。

さらに、分周器内に構成される分周回路の構成を追加することにより、さらに多くの分周比を１つの分周器で実現させることができる。

（実施の形態２）
図６は、本発明の実施の形態２の分周器の回路構成を示している。

本実施の形態２の分周器は、第１のラッチ回路５１と、第２のラッチ回路５３と、第１のラッチ回路５１の出力に接続されたインバータ回路５７を備えている。第１のラッチ回路５１と第２のラッチ回路５３には、それぞれ、クロック信号が入力されるクロック入力部５８と、クロックの反転信号が入力される反転クロック入力部５９が設けられている。

インバータ回路５７の出力は出力部６０に接続されており、また、インバータ回路５７の出力を第１のラッチ回路５１の入力に接続する第１のフィードバックパス５４と、インバータ回路５７の出力を第２のラッチ回路５３の入力に接続する第２のフィードバックパス５６を備えている。

そして、第１のラッチ回路５１への入力に、フィードバックパス５４または第２のラッチ回路出力パス５５のいずれかを接続させるための、接続を切り換える切り換え回路５２を備えている。

まず、切り換え回路５２により、第１のフィードバックパス５４が選択され、インバータ回路５７の出力が第１のラッチ回路５１の入力に接続される場合について説明する。

この場合、第１のラッチ回路５１のクロック入力部５８および反転クロック入力部５９に入力されたクロック信号およびクロック反転信号は、第１のラッチ回路５１とインバータ回路５７で構成される第１の分周回路によって２分周され、クロック入力信号および反転クロック信号の２分周信号が出力部６０に出力される。

次に、切り換え回路５２により、第２のラッチ回路出力パス５５が選択され、第２のラッチ回路５３の出力が、第１のラッチ回路５１に入力される場合について説明する。

この場合、インバータ回路５７の出力が第２のフィードバックパス５６を介して第２のラッチ回路５３に入力される。

第２のラッチ回路５３のクロック入力部５８および反転クロック入力部５９に入力されたクロック信号およびクロック反転信号は、第２のラッチ回路５３、第１のラッチ回路５１およびインバータ回路５７で構成される第２の分周回路によって４分周され、クロック入力信号および反転クロック信号の４分周信号が出力部６０に出力される。

本実施の形態２の分周器は、図６の一点鎖線で囲む範囲で示すように、出力部分を共通とした複数の分周回路を有する構成であり、分周器内部の経路を切り換えることにより、これらの複数の分周回路のうちのいずれかの回路を機能させて、複数の分周比の出力を実現している。

図６の場合には、インバータ回路５７を共通の出力部分として、第１のラッチ回路５１とインバータ回路５７とで第１の分周回路を構成し、第２のラッチ回路５３、第１のラッチ回路５１およびインバータ回路５７で第２の分周回路を構成するようになっている。

従来の分周器では、複数の分周回路を直列に接続し、その接続経路を切り換えて複数の分周比を実現していたのに対し、本実施の形態２の分周器は、１つの分周器内部の経路を切り換えて複数の分周比を実現している。

なお、本実施の形態２の分周器の場合にも、第１のラッチ回路５１や第２のラッチ回路５３として、図２〜図４に示した回路を用いてもよいし、これらの回路構成を複数直列に接続した回路構成を用いてもよい。

また、図２〜図４に示した回路構成を複数直列に接続した構成をラッチ回路として使用する場合には、そのラッチ回路の入力に接続される、図２〜図４に示す構成が複数直列した回路構成のうちの、最初の回路構成部分のみにクロック信号および反転クロック信号を入力させれば、そのラッチ回路のそれ以降に接続される回路部分にはクロック信号および反転クロック信号を入力させなくてもよい。

例えば、図６の構成の分周器において、切り換え回路５２により、インバータ回路５７の出力が第１のフィードバックパス５４によって第１のラッチ回路５１の入力に接続されており、第１の分周回路によって分周信号を生成しているときには、第２のラッチ回路５３への電源供給を遮断してもよい。このようにすることにより、消費電力を低減できる。

また、信号が入力されている各ラッチ回路間の電源電圧を相対的に変化させても構わない。例えば、図６の構成の分周器において、上記と同様に第１の分周回路によって分周信号を生成している場合に、第１のラッチ回路５１の電源電圧を２Ｖとしておくのに対し、第２のラッチ回路５３の電源電圧を１．５Ｖとする。このように各ラッチ回路の電源電圧を相対的に変化させることによっても、消費電力を低減させることができる。

また、図６では、ラッチ回路を２つ備える構成の場合を例に挙げて説明したが、これに限るものではなく、ラッチ回路の数を増やすことにより、より多くの分周数に対応させることができる。

図７は、３種類の分周比を実現する構成とした本実施の形態２の分周器の回路構成例を示している。

３つのラッチ回路７０、７１、７２が直列に接続されており、インバータ回路７８の出力が、これらの各ラッチ回路７０、７１、７２の入力にそれぞれ接続されるフィードバックパス７５、７６、７７を備えている。切り換え回路７３および７４によって、インバータ回路７８の出力が、３つのラッチ回路７０、７１、７２のいずれかに入力されるように切り換えることにより、３種類の分周回路の構成を切り換えて、３種類の分周比を実現する。

なお、図７の構成の本実施の形態２の分周器においては、第３のラッチ回路７２が、本発明の、複数のラッチ回路のうちの最初に接続されているラッチ回路の一例にあたる。また、第１のラッチ回路７０に対して第２のラッチ回路７１が、第２のラッチ回路７１に対して第３のラッチ回路７２が、それぞれ、本発明の前段のラッチ回路の一例にあたる。

さらに、分周器内に構成される分周回路の構成および各分周回路に切り換える切り換え回路を追加することにより、さらに多くの分周比を実現させることができる。

以上に説明したように、本発明の分周器およびその制御方法を用いると、従来よりも少ない分周回路の構成で異なる複数の分周信号を出力できるので、従来よりも小型で低コストの分周器を実現できる。

本発明に係る分周器およびその制御方法は、少ない分周回路の構成で異なる複数の分周信号を出力できる効果を有し、携帯電話などの無線通信機器に用いられる高周波ＩＣ用の分周器等として有用である。

本発明の実施の形態１の分周器の回路構成図本発明の実施の形態１の分周器のラッチ回路に使用できる、トランスファゲートの回路構成図本発明の実施の形態１の分周器のラッチ回路に使用できる、クロックドインバータの回路構成図本発明の実施の形態１の分周器のラッチ回路に使用できる、クロックドＣＭＯＳの回路構成図本発明の実施の形態１の、３種類の分周比を実現する構成とした分周器の回路構成図本発明の実施の形態２の分周器の回路構成図本発明の実施の形態２の、３種類の分周比を実現する構成とした分周器の回路構成図従来の分周器の基本的概念を説明する回路図従来の他の構成の分周器の回路図

符号の説明

１１、２１、５１、７０第１のラッチ回路
１３、２２、５３、７１第２のラッチ回路
２３、７２第３のラッチ回路
１２、２０、５２、８３切り換え回路
７３第１の切り換え回路
７４第２の切り換え回路
１４、２４、５４、７５第１のフィードバックパス
１５、２５、５６、７６第２のフィードバックパス
２６、７７第３のフィードバックパス
５５第２のラッチ回路出力パス
１６、２７、５７、７８インバータ回路
１７、５８クロック入力部
１８、５９反転クロック入力部
１９、６０出力部
８１、８２分周回路
８４入力端子
８５出力端子
９０切り換えスイッチ
９１、９２、９３マスタースレーブフリップフロップ
９４ＯＲゲート
９５制御信号

Claims

それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続された出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路と、
前記インバータ回路の出力信号が、前記複数のラッチ回路のうちのいずれか１つのラッチ回路にのみ入力されるように、前記複数のフィードバック経路の接続を切り替える切り替え回路とを備えた分周器。
それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続された出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路と、
前記複数のラッチ回路のうちの最初に接続されているラッチ回路以外のラッチ回路の入力側に、その前段のラッチ回路の出力信号が入力されるか、前記インバータ回路の出力信号が入力されるかを切り替える切り替え回路とを備えた分周器。
前記複数のラッチ回路は、それぞれトランスファゲートで構成されている、請求項１または２に記載の分周器。
前記複数のラッチ回路は、それぞれクロックドインバータで構成されている、請求項１または２に記載の分周器。
前記複数のラッチ回路は、それぞれクロックドＣＭＯＳで構成されている、請求項１または２に記載の分周器。
それぞれにクロック信号およびクロック反転信号が入力される、直列に接続された複数のラッチ回路と、
前記複数のラッチ回路のうちの、最後に接続されているラッチ回路の出力信号が入力されるインバータ回路と、
前記インバータ回路の出力が接続され、分周信号を出力する出力端子と、
前記インバータ回路の前記出力を、前記複数のラッチ回路の入力側のそれぞれに入力させる複数のフィードバック経路とを備えた分周器の制御方法であって、
切り替え回路によって、前記インバータ回路の前記出力を、前記複数のラッチ回路のうちのいずれかのラッチ回路に入力させ、前記出力を入力させたそのラッチ回路とその後段のラッチ回路および前記インバータ回路によって前記分周信号を生成する分周器の制御方法。