KR101533679B1 - 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로 - Google Patents

개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로 Download PDF

Info

Publication number
KR101533679B1
KR101533679B1 KR1020080022593A KR20080022593A KR101533679B1 KR 101533679 B1 KR101533679 B1 KR 101533679B1 KR 1020080022593 A KR1020080022593 A KR 1020080022593A KR 20080022593 A KR20080022593 A KR 20080022593A KR 101533679 B1 KR101533679 B1 KR 101533679B1
Authority
KR
South Korea
Prior art keywords
signal
flip
flops
flop
frequency divider
Prior art date
Application number
KR1020080022593A
Other languages
English (en)
Other versions
KR20090097454A (ko
Inventor
오형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080022593A priority Critical patent/KR101533679B1/ko
Priority to US12/400,948 priority patent/US7973574B2/en
Publication of KR20090097454A publication Critical patent/KR20090097454A/ko
Priority to US13/028,487 priority patent/US8049546B2/en
Application granted granted Critical
Publication of KR101533679B1 publication Critical patent/KR101533679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기 및 알 에프 회로가 제공된다. 상기 주파수 분주기의 일 실시예에 따르면, 제1 신호를 입력받아 상기 제1 신호의 주파수를 분주한 제2 신호를 발생하고, 입력신호를 상기 제1 신호에 기반하여 래치하고 출력하는 복수 개의 플립플롭들 및 상기 복수 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위하여, 제어신호에 응답하여 스위칭되는 하나 이상의 스위치부를 구비하며, 상기 제어신호의 제1 상태 및 제2 상태 각각에 응답하여 서로 다른 갯수의 플립플롭을 활성화시킴으로써, 상기 제1 신호의 주파수를 서로 다른 배수로 분주하여 출력하는 것을 특징으로 한다.

Description

개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기 및 알 에프 회로{Flip-flop having an improved structure, Frequency Divider and RF Circuit having the same}
본 발명은 플립플롭, 주파수 분주기 및 알 에프 회로에 관한 것으로서, 자세하게는 멀티 밴드(multi-band)를 지원하는 플립플롭, 주파수 분주기 및 알 에프 회로에 관한 것이다.
일반적으로 무선 통신 시스템에서는 실제 음성, 오디오, 비디오 등의 정보를 처리하는 디지털 또는 아날로그 베이스밴드(Baseband) 회로와 고주파로 송수신되는 신호를 처리하기 위한 알 에프(Radio Frequency, RF) 회로를 구비한다. 잘 알려진 바와 같이 베이스밴드 회로와 알 에프 회로는 각각 별도의 칩으로 구현될 수 있으며, 알 에프 회로는 베이스밴드 회로에서 제공된 베이스밴드 신호를 고주파의 RF 신호로 변환한다.
근래들어, 하나의 단말기에서 멀티 스탠다드(multi-standard) 및 멀티 밴드(multi-band)를 지원하는 것과 함께, 집적도를 높이고 칩 사이즈 및 전력 소모를 줄이는 문제가 큰 이슈가 되고 있다. 멀티 밴드를 지원하기 위한 종래의 알 에프 회로를 도 1 및 도 2를 참조하여 설명한다.
도 1은 종래의 알 에프 회로의 일예를 나타내는 블록도이다. 도시된 바와 같이 멀티 밴드를 지원하기 위하여, 알 에프 회로(10)는 여러 개의 주파수 분주기를 필요로 한다.
도 1의 알 에프 회로(10)는 베이스밴드 회로(미도시)에서 발생된 베이스밴드 신호(B/B Sig)를 수신하여 이를 고주파의 알 에프 신호로 변환한다. 알 에프 회로(10)는 기준 클록(CLK)을 입력받아 고주파의 발진 신호(
Figure 112008017702717-pat00001
)를 출력하는 위상 동기 루프(PLL, 11) 및 하나 이상의 주파수 분주기를 구비한다. 하나 이상의 주파수 분주기로서, 서로 직렬하게 연결되는 제1 주파수 분주기(12) 및 제2 주파수 분주기(13)가 구비될 수 있다. 일예로서 제1 주파수 분주기(12) 및 제2 주파수 분주기(13)는 각각 입력 신호의 주파수를 2-분주하여 출력하는 2-주파수 분주기가 적용될 수 있다. 상기 또한 알 에프 회로(10)는, 대략 800-900 MHz의 주파수 대역을 지원하기 위한 로우 밴드(Low Band, LB) 신호를 발생하는 제1 드라이브 회로(14) 및, 대략 1700-1900 MHz의 주파수 대역을 지원하기 위한 하이 밴드(High Band, HB) 신호를 발생하는 제2 드라이브 회로(15)를 구비할 수 있다.
도 1에 도시된 알 에프 회로(10)는, 직렬하게 연결되는 제1 주파수 분주기(12) 및 제2 주파수 분주기(13)에 발진 신호(
Figure 112008017702717-pat00002
)를 통과시킴으로써, 발진 신호(
Figure 112008017702717-pat00003
)의 주파수를
Figure 112008017702717-pat00004
/2 및
Figure 112008017702717-pat00005
/4 로 변환한다.
Figure 112008017702717-pat00006
/4 로 변환된 발진 신호는 로우 밴드 신호를 발생하기 위한 제1 드라이브 회로(14)로 제공되며,
Figure 112008017702717-pat00007
/2 로 변환 된 발진 신호는 하이 밴드 신호를 발생하기 위한 제2 드라이브 회로(15)로 제공된다. 제1 드라이브 회로(14)는
Figure 112008017702717-pat00008
/4 로 변환된 발진 신호를 베이스밴드 신호(B/B Sig)와 믹싱(mixing)하여 로우 밴드 신호를 발생한다. 또한, 제2 드라이브 회로(15)는
Figure 112008017702717-pat00009
/2 로 변환된 발진 신호를 베이스밴드 신호(B/B Sig)와 믹싱(mixing)하여 하이 밴드 신호를 발생한다.
도 1의 알 에프 회로(10)의 경우, 2-주파수 분주기 두 개를 사용하여
Figure 112008017702717-pat00010
/2 주파수 신호 및
Figure 112008017702717-pat00011
/4 주파수 신호를 발생한다. 2-주파수 분주기는 일반적으로 두 개의 플립플롭을 사용하여 구현될 수 있다. 즉, 직렬하게 연결된 두 개의 2-주파수 분주기만이 알 에프 회로(10)에 구비되므로, 플립플롭의 개수를 상대적으로 줄일 수 있어 칩 면적을 줄일 수 있으며, 위상 동기 루프(11)의 출력 측에서의 로드 커패시턴스(load capacitance)를 줄일 수 있다. 그러나, 로우 밴드를 지원하기 위하여
Figure 112008017702717-pat00012
/4 주파수 신호를 발생하는 경우에 2-주파수 분주기에 의한 분주 과정을 두 번 거치게 되므로, 한 번의 4-주파수 분주기를 거치는 경우에 비하여 아웃 밴드(outband)의 위상 노이즈(phase noise) 특성이 저하되는 문제가 발생한다.
일반적으로, 주파수 분주기의 동작 주파수의 근접 위상 노이즈(close-in phase noise)는 발진 신호(
Figure 112008017702717-pat00013
)에 비해 매우 작으므로, 주파수 분주기에 의한 노이즈 영향을 무시할 수 있다. 그러나, 상기 동작 주파수에서 멀리 떨어진 아웃 밴드(outband)의 위상 노이즈(phase noise)는 발진 신호(
Figure 112008017702717-pat00014
)의 위상 노이즈보다 작게 유지하는 것이 쉽지 않다. 따라서, 멀티 밴드를 지원하기 위해서는 아웃 밴드의 위상 노이즈를 낮게 유지하는 것이 필요하다.
도 2는 종래의 알 에프 회로의 다른 일예를 나타내는 블록도이다. 도 2에 도시된 바와 같이, 알 에프 회로(20)는 고주파의 발진 신호(
Figure 112008017702717-pat00015
)를 출력하는 위상 동기 루프(21), 및 하나 이상의 주파수 분주기를 구비한다. 하나 이상의 주파수 분주기로서, 서로 병렬하게 연결되는 제1 주파수 분주기(22) 및 제2 주파수 분주기(23)가 구비될 수 있다. 일예로서 제1 주파수 분주기(22)는 입력 신호의 주파수를 4-분주하여 출력하는 4-주파수 분주기가 적용될 수 있으며, 제2 주파수 분주기(23)는 입력 신호의 주파수를 2-분주하여 출력하는 2-주파수 분주기가 적용될 수 있다. 또한, 상기 알 에프 회로(20)는 로우 밴드 신호를 발생하는 제1 드라이브 회로(24) 및, 하이 밴드 신호를 발생하는 제2 드라이브 회로(25)를 구비할 수 있다.
도 2에 도시된 바와 같이, 제1 주파수 분주기(22)는 발진 신호(
Figure 112008017702717-pat00016
)를 입력받아 주파수를
Figure 112008017702717-pat00017
/4 로 변환하여 출력하며,
Figure 112008017702717-pat00018
/4 로 변환된 발진 신호를 제1 드라이브 회로(24)로 제공한다. 또한, 제2 주파수 분주기(23)는 발진 신호(
Figure 112008017702717-pat00019
)를 입력받아 주파수를
Figure 112008017702717-pat00020
/2 로 변환하여 출력하며,
Figure 112008017702717-pat00021
/2 로 변환된 발진 신호를 제2 드라이브 회로(25)로 제공한다. 제1 드라이브 회로(24)는,
Figure 112008017702717-pat00022
/4 로 변환된 발진 신호를 베이스밴드 신호(B/B Sig)와 믹싱(mixing)하여 로우 밴드 신호(LB)를 발생한다. 또한, 제2 드라이브 회로(25)는,
Figure 112008017702717-pat00023
/2 로 변환된 발진 신호를 베이스밴드 신호(B/B Sig)와 믹싱(mixing)하여 하이 밴드 신호(HB)를 발생한다.
도 2의 알 에프 회로(20)의 경우, 하나의 2-주파수 분주기 및 하나의 4-주파 수 분주기를 사용하여
Figure 112008017702717-pat00024
/2 주파수 신호 및
Figure 112008017702717-pat00025
/4 주파수 신호를 발생한다. 도 1의 경우와는 달리, 도 2의 알 에프 회로(20)는 각각의 밴드에 적합한 독립된 주파수 분주기를 사용하므로, 아웃 밴드의 위상 노이즈를 감소시킬 수 있는 장점이 있다. 또한, 도 2의 알 에프 회로(20)에서는 로우 밴드 동작시 4-주파수 분주기가 활성화되어
Figure 112008017702717-pat00026
/4 주파수에서 동작하므로, 도 1의 제1 주파수 분주기(12)가
Figure 112008017702717-pat00027
/2 주파수에서 동작하는 경우에 비해 전력 소모를 줄일 수 있게 된다.
그러나, 상기 4-주파수 분주기는 일반적으로 네 개의 플립플롭을 사용하여 구현되므로, 도 1의 경우에 비해 플립플롭의 개수가 상대적으로 증가하게 되어 칩 면적의 측면에서 불리한 문제가 있다. 또한, 위상 동기 루프(11)의 출력 측에서 볼 때, 두 개의 주파수 분주기가 병렬하게 배치되므로 로드 커패시턴스(load capacitance)가 증가하게 되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 칩 면적 및 전력 소모를 줄임과 동시에 아웃 밴드의 위상 노이즈를 효과적으로 감소시킬 수 있는 플립플롭, 이를 이용한 주파수 분주기 및 알 에프 회로를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 주파수 분 주기는, 제1 신호를 입력받아 상기 제1 신호의 주파수를 분주한 제2 신호를 발생하고, 입력신호를 상기 제1 신호에 기반하여 래치하고 출력하는 복수 개의 플립플롭들 및 상기 복수 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위하여, 제어신호에 응답하여 스위칭되는 하나 이상의 스위치부를 구비하며, 상기 제어신호의 제1 상태 및 제2 상태 각각에 응답하여 서로 다른 갯수의 플립플롭을 활성화시킴으로써, 상기 제1 신호의 주파수를 서로 다른 배수로 분주하여 출력하는 것을 특징으로 한다.
바람직하게는, 상기 제어신호가 제1 상태인 경우, 상기 복수 개의 플립플롭들 전체를 활성화시켜 상기 제1 신호를 높은 배수로 분주시키고, 상기 제어신호가 제2 상태인 경우, 상기 복수 개의 플립플롭들 중 일부의 플립플롭을 활성화시켜 상기 제1 신호를 낮은 배수로 분주시키는 것을 특징으로 한다.
또한 바람직하게는, 상기 복수 개의 플립플롭들은, 서로 직렬하게 연결되는 제1 내지 제4 플립플롭을 구비하며, 상기 제어신호의 제1 상태에 응답하여, 상기 제1 내지 제4 플립플롭들 전체를 서로 전기적으로 연결시켜 상기 제1 신호를 4 분주하여 출력하고, 상기 제어신호의 제2 상태에 응답하여, 상기 제1 내지 제4 플립플롭들 중 두 개의 플립플롭을 전기적으로 연결시켜 상기 제1 신호를 2 분주하여 출력하는 것을 특징으로 한다.
또한 바람직하게는, 상기 하나 이상의 스위치부는, 상기 제1 플립플롭의 출력과 제2 플립플롭의 입력을 연결하기 위한 제1 스위치부와, 상기 제3 플립플롭의 출력과 제4 플립플롭의 입력을 연결하기 위한 제2 스위치부 및 상기 제1 플립플롭 의 출력과 제4 플립플롭의 입력을 연결하기 위한 제3 스위치부;를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 제어신호의 제1 상태에 응답하여 제2 스위치부 및 제3 스위치부가 턴온됨에 따라, 상기 제1 플립플롭 내지 제4 플립플롭이 활성화되어 상기 제1 신호를 4 분주하여 출력하고, 상기 제어신호의 제2 상태에 응답하여 제1 스위치부가 턴온됨에 따라, 상기 제1 플립플롭 및 제4 플립플롭이 활성화되어 상기 제1 신호를 2 분주하여 출력하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 멀티 밴드(multi-band)를 지원하는 알 에프 회로는, 고주파의 제1 신호를 입력받으며, 입력신호를 상기 제1 신호에 기반하여 래치하고 출력하는 복수 개의 플립플롭들과, 상기 복수 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위한 하나 이상의 스위치부를 구비하며, 입력되는 제어신호의 상태에 따라 서로 다른 개수의 플립플롭을 활성화시킴으로써, 상기 제1 신호의 주파수를 서로 다른 배수로 분주하여 출력하는 주파수 분주기 및 상기 주파수 분주기로부터 출력되는 분주 신호를 베이스 밴드(Baseband) 신호와 믹싱하여 알 에프 신호를 발생하는 드라이브 회로를 구비하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 주파수 분주기에 사용되는 플립플롭은, 입력신호를 래치하기 위한 래치부와, 상기 래치부의 출력을 입력받아 이를 인버팅하여 출력하기 위한 하나 이상의 인버터와, 상기 래치부 및 상기 하나 이상의 인버터로 제공되는 전압 신호를 스위칭하기 위한 스위치부 및 상기 하나 이상의 인버터의 출력단에 연결되며, 상기 하나 이상의 인버터의 출력단으로 바이어스 전압을 제공 하기 위한 저항부를 구비하는 것을 특징으로 한다.
상기한 바와 같은 본 발명에 따르면, 동작 밴드에 따라 서로 다른 분주신호를 발생하는 하나의 주파수 분주기를 사용하여 알 에프 회로를 구현하므로, 칩 면적 및 전력 소모를 줄임과 동시에 아웃 밴드의 위상 노이즈를 효과적으로 감소시킬 수 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 알 에프 회로를 나타내는 블록도이다. 상기 알 에프 회로(100)는 베이스밴드 회로에서 제공된 베이스밴드 신호(B/B Sig)를 고주파의 RF 신호로 변환하며, 특히 멀티 밴드(multi-band)를 지원하기 위하여 지원하는 밴드에 따라서 입력신호의 주파수를 서로 다른 배수로 분주하여 출력하는 가변 주파수 분주기(120)를 구비할 수 있다.
도시된 바와 같이, 알 에프 회로(100)는 기준 클록(CLK)을 입력받아 고주파의 발진 신호(
Figure 112008017702717-pat00028
)를 출력하는 위상 동기 루프(PLL, 110), 상기 가변 주파수 분주 기(120) 및 상기 가변 주파수 분주기(120)를 제어하기 위한 제어신호(BS)를 발생하는 제어신호 발생부(150)를 구비할 수 있다. 가변 주파수 분주기(120)는 소정의 버퍼를 통하여 발진 신호(
Figure 112008017702717-pat00029
)를 입력신호로서 제공받을 수 있으며, 제어신호(BS)의 상태에 따라서 상기 입력 신호(
Figure 112008017702717-pat00030
)의 주파수를 서로 다른 배수로 분주하여 출력한다. 일예로서, 로우 밴드(Low Band, LB)를 지원하기 위하여, 가변 주파수 분주기(120)는 제어신호(BS)의 제1 상태에 응답하여 입력 신호(
Figure 112008017702717-pat00031
)의 주파수를 4-분주한 분주신호(
Figure 112008017702717-pat00032
/4)를 발생할 수 있으며, 또한 하이 밴드(High Band, HB)를 지원하기 위하여, 가변 주파수 분주기(120)는 제어신호(BS)의 제2 상태에 응답하여 입력 신호(
Figure 112008017702717-pat00033
)의 주파수를 2-분주한 분주신호(
Figure 112008017702717-pat00034
/2)를 발생할 수 있다.
한편, 알 에프 회로(100)는 가변 주파수 분주기(120)로부터 제공된 분주신호를 입력받아 알 에프 신호를 발생하는 드라이브 회로를 더 구비할 수 있다. 일예로서, 로우 밴드를 지원하기 위하여 가변 주파수 분주기(120)로부터 제공되는 분주신호를 베이스밴드 신호(B/B Sig)와 믹싱하여 출력하는 제1 드라이브 회로(130)와, 하이 밴드를 지원하기 위하여 가변 주파수 분주기(120)로부터 제공되는 분주신호를 베이스밴드 신호(B/B Sig)와 믹싱하여 출력하는 제2 드라이브 회로(140)를 구비할 수 있다.
도시된 바와 같이 상대적으로 낮은 주파수 대역(일예로서 대략 800-900 MHz의 주파수 대역)을 지원하기 위하여, 제1 드라이브 회로(130)는 4-분주된 분주신호를 입력받아 이를 베이스밴드 신호(B/B Sig)와 믹싱하여 로우 밴드 신호를 출력한 다. 또한, 상대적으로 높은 주파수 대역(일예로서 대략 1700-1900 MHz의 주파수 대역)을 지원하기 위하여, 제2 드라이브 회로(130)는 2-분주된 분주신호를 입력받아 이를 베이스밴드 신호(B/B Sig)와 믹싱하여 하이 밴드 신호를 출력한다. 특정의 주파수 대역을 지원하기 위하여, 위상 동기 루프(110)에서 출력되는 발진 신호(
Figure 112008017702717-pat00035
)의 주파수라든지, 또는 가변 주파수 분주기(120)의 분주 특성을 조절하여 다양한 주파수 대역을 지원할 수 있도록 설계함은 당업자에게 있어서 자명한 사항일 것이다. 또한, 로우 밴드 신호를 출력하기 위한 드라이브 회로와 하이 밴드 신호를 출력하기 위한 드라이브 회로를 서로 분리하여 구성한 일예가 도 3에 도시되어 있으나, 상기 드라이브 회로를 하나로 구현하고 선택적으로 로우 밴드 신호 및 하이 밴드 신호를 출력하도록 변형하여 설계하는 것 또한 당업자에게 있어서 자명한 사항일 것이다.
가변 주파수 분주기(120)는 복수 개의 플립플롭들(미도시)을 구비할 수 있으며, 바람직하게는 상기 복수 개의 플립플롭들을 직렬하게 연결함에 의하여 입력 신호(
Figure 112008017702717-pat00036
)를 분주하여 출력할 수 있다. 일반적으로, 입력신호를 n-분주하기 위해서 주파수 분주기 내에 n 개의 플립플롭들을 필요로 한다. 본 발명의 일실시예에 따르면, 가변 주파수 분주기(120)는 복수 개의 플립플롭들 외에 하나 이상의 스위치부를 더 구비하며, 상기 하나 이상의 스위치부는 제어신호(BS) 또는 제어신호(BS)를 반전한 신호에 의해 스위칭된다. 상기 스위칭 동작에 의하여 복수 개의 플립플롭들 사이의 신호의 전달 경로가 가변되고, 또한 이에 따라 가변 주파수 분주기(120) 내 에서 활성화되는 플립플롭들의 개수가 가변된다. 많은 수의 플립플롭이 활성화되면 입력신호의 주파수를 높은 배수로 분주하여 출력하며, 반대로 적은 수의 플립플롭이 활성화되면 입력신호의 주파수를 낮은 배수로 분주하여 출력한다. 상기 가변 주파수 분주기(120)의 자세한 동작을 도 4를 참조하여 설명하면 다음과 같다.
도 4는 도 3의 가변 주파수 분주기의 구성의 일예를 나타내는 회로도이다. 도시된 바와 같이 가변 주파수 분주기(120)는 복수 개의 플립플롭들과 하나 이상의 스위치부를 구비할 수 있다. 일예로서, 도 3에 도시된 바와 같이 로우 밴드 신호를 발생하기 위하여 입력 신호(
Figure 112008017702717-pat00037
)를 4-분주하여 출력하고, 하이 밴드 신호를 발생하기 위하여 입력 신호(
Figure 112008017702717-pat00038
)를 2-분주하여 출력하는 경우, 가변 주파수 분주기(120)는 서로 직렬하게 연결되는 4 개의 플립플롭들(121, 122, 123, 124)을 구비할 수 있으며, 상기 4 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위한 제1 내지 제3 스위치부(125, 126, 127)를 구비할 수 있다.
플립플롭들(121, 122, 123, 124) 각각은, 입력단(D) 및 반전 입력단(DB)을 통해 입력되는 신호를 클록신호(CK) 또는 반전 클록신호(CKB)에 기반하여 래치하고 출력한다. 가변 주파수 분주기(120)가 위상 동기 루프(110)에서 발생된 발진 신호(
Figure 112008017702717-pat00039
)를 입력받아 이를 분주하는 경우, 상기 발진 신호(
Figure 112008017702717-pat00040
)가 클록신호(CK)로서 상기 플립플롭들(121, 122, 123, 124)의 클록단으로 제공될 수 있다. 제1 플립플롭(121)의 출력단(Q) 및 반전 출력단(QB)은 제2 플립플롭(122)의 입력단(D) 및 반전 입력단(DB)과 연결될 수 있으며, 제2 플립플롭(122)의 출력단(Q) 및 반전 출력 단(QB)은 제3 플립플롭(123)의 입력단(D) 및 반전 입력단(DB)과 연결될 수 있다. 또한 제3 플립플롭(123)의 출력단(Q) 및 반전 출력단(QB)은 제4 플립플롭(124)의 입력단(D) 및 반전 입력단(DB)과 연결될 수 있으며, 제4 플립플롭(124)의 출력단(Q) 및 반전 출력단(QB)에서 발생되는 출력신호는 제1 플립플롭(121)의 입력단(D) 및 반전 입력단(DB)으로 피드백될 수 있다.
한편, 제어신호(BS)의 상태에 따라 제1 내지 제3 스위치부(125, 126, 127)가 각각 제어됨으로써, 제1 내지 제4 플립플롭들(121, 122, 123, 124) 사이의 신호 전달 경로가 가변될 수 있다. 일예로서, 제1 플립플롭(121)의 출력단(Q) 및 반전 출력단(QB)과 제2 플립플롭(122)의 입력단(D) 및 반전 입력단(DB) 사이에 제1 스위치부(125)가 연결될 수 있다. 또한, 제1 플립플롭(121)의 출력단(Q) 및 반전 출력단(QB)과 제4 플립플롭(124)의 입력단(D) 및 반전 입력단(DB) 사이에 제2 스위치부(126)가 연결될 수 있다. 또한, 제3 플립플롭(123)의 출력단(Q) 및 반전 출력단(QB)과 제4 플립플롭(124)의 입력단(D) 및 반전 입력단(DB) 사이에 제3 스위치부(127)가 연결될 수 있다.
또한, 제1 내지 제3 스위치부(125, 126, 127)의 스위칭 동작에 따라 가변 주파수 분주기(120) 내에서 활성화되는 플립플롭의 개수가 가변되고, 이에 따라 가변 주파수 분주기(120)는 서로 다른 배수로 분주된 분주신호를 출력한다. 일예로서, 상기 제어신호(BS)가 제1 상태(일예로서 로우 레벨)인 경우, 제1 스위치부(125) 및 제3 스위치부(127)는 턴 온되고, 제2 스위치부(126)는 턴 오프된다. 상기 스위칭 동작에 의하여, 제1 내지 제4 플립플롭들(121, 122, 123, 124) 전체가 활성화되며, 제1 내지 제4 플립플롭들(121, 122, 123, 124)을 통하여 신호 전달 경로가 형성된다. 이에 따라 가변 주파수 분주기(120)로 제공된 발진 신호(
Figure 112008017702717-pat00041
)는 4-분주되어 출력된다. 상기 4-분주된 분주신호는, 제2 플립플롭(122)의 출력단(Q) 및 반전 출력단(QB)과 제3 플립플롭(123)의 입력단(D) 및 반전 입력단(DB) 사이에 위치하는 노드(b, b')를 통해 출력될 수 있다. 그러나, 이는 상기 노드(b, b')에 국한될 필요는 없으며, 제4 플립플롭(124)의 출력단(Q) 및 반전 출력단(QB)에 위치하는 노드(a, a')를 포함하여 기타 다른 노드들을 통하여 출력하여도 무방하다.
한편, 상기 제어신호(BS)가 제2 상태(일예로서 하이 레벨)인 경우, 제2 스위치부(126)는 턴 온되고, 제1 스위치부(125) 및 제3 스위치부(127)는 턴 오프된다. 이에 따라, 제1 플립플롭(121)의 출력단(Q) 및 반전 출력단(QB)은 제4 플립플롭(124)의 입력단(D) 및 반전 입력단(DB)과 전기적으로 연결됨으로써, 제1 플립플롭(121) 및 제4 플립플롭(124)만이 활성화된다. 반면에, 제2 플립플롭(122) 및 제3 플립플롭(123)의 입력단(D) 및 반전 입력단(DB)으로의 신호 전송은 차단됨에 따라서, 제2 플립플롭(122) 및 제3 플립플롭(123)은 비활성화 상태가 된다. 또한 가변 주파수 분주기(120) 내에서 두 개의 플립플롭만이 활성화되므로, 가변 주파수 분주기(120)로 제공된 발진 신호(
Figure 112008017702717-pat00042
)는 2-분주되어 출력된다. 상기 2-분주된 분주 신호는 바람직하게는 노드(a, a')를 통하여 출력될 수 있다.
상기 도 3 및 도 4에 도시된 알 에프 회로(100) 및 가변 주파수 분주기(120)에 따르면, 4 개의 플립플롭만을 이용하여 로우 밴드 신호를 발생하기 위한 4-분주 신호 및 하이 밴드 신호를 발생하기 위한 2-분주 신호를 모두 발생할 수 있으므로, 전체적인 회로의 사이즈(size)를 줄일 수 있다. 즉, 가변 주파수 분주기(120)에 플립플롭들 외에 하나 이상의 스위치부가 더 포함되지만, 상기 스위치부는 플립플롭에 비하여 사이즈가 충분히 작으므로, 전체적인 회로의 사이즈를 감소시키는 것이 가능하다. 또한, 위상 동기 루프(110)의 출력 측에서 볼 때, 하나의 주파수 분주기만이 배치되므로 로드 커패시턴스(load capacitance)를 줄일 수 있다.
또한, 4-분주된 분주신호를 출력함에 있어서, 4 개의 플립플롭들이 모두
Figure 112008017702717-pat00043
/4 주파수에서 동작하므로 두 개의 2-주파수 분주기를 직렬로 연결하는 경우에 비하여 그 전력소모를 감소시킬 수 있다. 또한, 가변 주파수 분주기(120)가 4 개의 플립플롭을 구비하는 하나의 주파수 분주기로서 동작하므로, 두 개의 2-주파수 분주기를 직렬로 연결하는 경우에 비하여 아웃 밴드(outband)의 위상 노이즈(phase noise) 특성이 저하되는 문제를 방지할 수 있다.
도 5는 도 4에 도시된 가변 주파수 분주기를 자세히 나타내는 회로도이다. 도 5에 도시된 바와 같이 가변 주파수 분주기(120)는 복수 개의 플립플롭들과 하나 이상의 스위치부를 구비할 수 있다. 도 4에서와 같이, 가변 주파수 분주기(120)가 4 개의 플립플롭들과 세 개의 스위치부를 구비하는 일예가 도시된다.
제1 내지 제4 플립플롭들(121, 122, 123, 124)은 클록신호(CK, CKB)에 기반하여 입력단(D) 및 반전 입력단(DB)으로 입력되는 신호를 래치하고 출력한다. 도시된 바와 같이 제1 내지 제4 플립플롭들(121, 122, 123, 124) 각각은 래치와 하나 이상의 인버터를 구비할 수 있다. 또한, 가변 주파수 분주기(120)가 위상 동기 루 프(110)의 출력인 발진 신호(
Figure 112008017702717-pat00044
)를 분주하여 출력하는 경우, 제1 내지 제4 플립플롭들(121, 122, 123, 124) 각각으로 제공되는 클록신호(CK, CKB)는 상기 발진 신호(
Figure 112008017702717-pat00045
) 및 발진 신호(
Figure 112008017702717-pat00046
)를 반전한 신호일 수 있다.
제어신호 발생부(150)는 제어신호(BS) 및/또는 반전 제어신호(
Figure 112008017702717-pat00047
)를 발생하여 가변 주파수 분주기(120)로 제공하며, 가변 주파수 분주기(120) 내에 구비되는 제1 내지 제3 스위치부(125, 126, 127)는 상기 제어신호(BS) 및/또는 반전 제어신호(
Figure 112008017702717-pat00048
)에 의해 스위칭된다. 일예로서, 상기 제어신호(BS)가 로우 레벨이고 반전 제어신호(
Figure 112008017702717-pat00049
)가 하이 레벨인 경우, 제1 스위치부(125) 및 제3 스위치부(127)는 턴 온되고, 제2 스위치부(126)는 턴 오프됨에 따라, 도 5의 실선으로 표시된 화살표 방향에 따른 신호 전달 경로가 형성된다. 이에 따라 가변 주파수 분주기(120) 내의 제1 내지 제4 플립플롭들(121, 122, 123, 124)이 모두 활성화됨으로써, 노드(b, b')를 통하여 4-분주된 분주신호(
Figure 112008017702717-pat00050
/4)를 출력한다.
한편, 상기 제어신호(BS)가 하이 레벨이고 반전 제어신호(
Figure 112008017702717-pat00051
)가 로우 레벨인 경우, 제2 스위치부(126)는 턴 온 되고 제1 스위치부(125) 및 제3 스위치부(127)는 턴 오프됨에 따라, 도 5의 점선으로 표시된 화살표 방향에 따른 신호 전달 경로가 형성된다. 이에 따라 가변 주파수 분주기(120) 내의 제1 내지 제4 플립플롭들(121, 122, 123, 124) 중 제1 플립플롭(121) 및 제4 플립플롭(124)만이 활성화되며, 또한 이에 따라 노드(a, a')를 통하여 2-분주된 분주신호(
Figure 112008017702717-pat00052
/2)를 출력한 다.
도 6은 본 발명의 다른 실시예에 따른 알 에프 회로를 나타내는 블록도이다. 도시된 바와 같이 도 6의 알 에프 회로(200)는 진폭 변조 신호(AM sig)를 전송하기 위한 별도의 전송 경로를 구비하는 폴라 전송 구조(polar transmitter architecture)를 갖는다.
위상 동기 루프(210)는 위상 변조 및/또는 진폭 변조된 베이스밴드 신호(PM/FM sig)를 입력받으며, 고주파의 발진 신호(
Figure 112008017702717-pat00053
)를 발생하여 출력한다. 가변 주파수 분주기(220)는 상기 발진 신호(
Figure 112008017702717-pat00054
)를 입력신호로서 제공받아 이를 분주하여 출력한다. 도 3에 도시된 주파수 분주기와 마찬가지로, 도 6의 가변 주파수 분주기(220) 또한, 제어신호 발생부(250)로부터 발생된 제어신호(BS)의 상태에 따라 입력 신호(
Figure 112008017702717-pat00055
)의 주파수를 서로 다른 배수로 분주하여 출력한다. 일예로서, 가변 주파수 분주기(220)는 4 개의 플립플롭들과 3 개의 스위치부를 구비할 수 있으며, 제어신호(BS)의 상태에 따라서 4 개의 플립플롭들이 모두 활성화되거나, 또는 4 개의 플립플롭들 중 일부의 플립플롭들만이 활성화되도록 한다.
한편, 도시된 바와 같이 폴라 전송 구조를 갖는 알 에프 회로(200)의 경우, 진폭 변조된 베이스밴드 신호(AM sig)를 전송하기 위한 전송 경로를 더 구비할 수 있다. 제1 드라이브 회로(230)는, 4-분주된 분주신호(
Figure 112008017702717-pat00056
/4)를 입력받아 이를 진폭 변조된 베이스밴드 신호(AM sig)와 믹싱하여 로우 밴드 신호(LB)를 발생한다. 또한 제2 드라이브 회로(240)는, 2-분주된 분주신호(
Figure 112008017702717-pat00057
/2)를 입력받아 이를 진폭 변조 된 베이스밴드 신호(AM sig)와 믹싱하여 하이 밴드 신호(HB)를 발생한다. 상기와 같은 구조의 경우, 위상 변조 신호 및 진폭 변조 신호가 존재하는 EDGE(Enhanced Data Rate for GSM Evolution), CDMA(Code Division Multiple Access) 등의 표준에서 주로 사용되는 다이렉트 업 컨버젼(direct-up conversion) 구조에 비하여 칩 사이즈 및 전력 소모 측면에서 유리한 장점이 있다.
도 7은 도 3의 가변 주파수 분주기에 구비될 수 있는 플립플롭의 일예를 나타내는 회로도이다. 상술하였던 바와 같이 가변 주파수 분주기(120)에 구비되는 플립플롭들 각각은 래치와 하나 이상의 인버터를 구비할 수 있다. 바람직하게는 도 7의 플립플롭(300)은 개선된 구조를 갖는 것으로서, 래치를 통하여 입력신호를 래치하고 하나 이상의 인버터의 출력을 상기 플립플롭(300)의 출력으로서 외부로 제공하는 구조를 갖는다. 상기와 같은 구조에 따르면 전력소모 및 위상 노이즈 측면에서 유리한 점을 가지며, 이에 따라 도 7의 플립플롭(300)은 바람직하게는 가변 주파수 분주기(120)에 적용될 수 있다.
도시된 바와 같이 상기 플립플롭(300)은, 입력신호(D) 및/또는 반전 입력신호(DB)를 입력받아 이를 래치하는 래치부(310)와, 상기 래치부(310)의 출력을 입력받아 이를 인버팅하여 출력하는 하나 이상의 인버터를 구비할 수 있다. 일예로서, 래치부(310)는 입력신호(D) 및 반전 입력신호(DB)를 래치하여 이를 하나 이상의 인버터로 출력할 수 있으며, 상기 하나 이상의 인버터는 래치부(310)에 의해 기억된 입력신호(D)를 입력받는 제1 인버터(321)와, 반전 입력신호(DB)를 입력받는 제2 인버터(322)를 구비할 수 있다. 상기 제1 인버터(321)의 출력 및 제2 인버터(322)의 출력 각각은 상기 플립플롭(300)의 출력신호(Q) 및 반전 출력신호(QB)로서 외부로 제공될 수 있다.
한편, 상기 래치부(310)와, 제1 인버터(321) 및 제2 인버터(322)의 동작을 위하여 래치부(310) 및 제1, 제2 인버터(321, 322)로 전원전압(VDD) 및 접지전압(VSS)이 제공되어야 하며, 바람직하게는 동일한 스위치를 사용하여 래치부(310)로 전원전압(VDD)을 제공하거나 제1, 제2 인버터(321, 322)로 전원전압(VDD)을 제공한다. 또한 이와 마찬가지로, 동일한 스위치를 사용하여 래치부(310)로 접지전압(VSS)을 제공하거나 제1, 제2 인버터(321, 322)로 접지전압(VSS)을 제공한다. 도시된 바와 같이 PMOS 트랜지스터로 이루어지는 제1 스위치(331)은 반전 클록신호(CKB)에 응답하여 전원전압(VDD)을 래치부(310) 및 제1, 제2 인버터(321, 322)로 제공한다. 또한, 제2 스위치(332)은 클록신호(CK)에 응답하여 접지전압(VSS)을 래치부(310) 및 제1, 제2 인버터(321, 322)로 제공한다. 상기 플립플롭(300)이 주파수 분주기에 사용되는 경우, 상기 클록신호(CK)는 위상 동기 루프에서 발생하는 발진 신호(
Figure 112008017702717-pat00058
)일 수 있으며, 또한 상기 반전 클록신호(CKB)는 발진 신호(
Figure 112008017702717-pat00059
)를 반전시킨 신호일 수 있다.
한편, 상기 플립플롭(300)은 제1, 제2 인버터(321, 322)의 출력단과 연결되어 제1, 제2 인버터(321, 322)의 출력단으로 소정의 바이어스 전압을 제공하기 위한 저항부(340)를 더 구비할 수 있다. 상기 저항부(340)는 하나 이상의 저항을 구비할 수 있으며, 바람직하게는 제1 스위치(331)로 입력되는 반전 클록신호(CKB)와 제2 스위치(332)로 입력되는 클록신호(CK) 사이에 직렬하게 연결되는 하나 이상의 저항(일예로서 저항 R1 및 R2)을 구비할 수 있다. 또한 제1 인버터(321)의 출력단과 제2 인버터(322)의 출력단 사이에 직렬하게 연결되는 하나 이상의 저항(일예로서 저항 R3 및 R4)을 구비할 수 있다. 또한 바람직하게는, 저항 R1 및 R2 사이의 노드는 저항 R3 및 R4 사이의 노드와 동일한 노드이다.
도 7에 도시된 플립플롭(300)의 경우, 제1, 제2 인버터(321, 322)의 출력이 플립플롭(300)의 출력이 된다. 인버터는 신호 천이(signal transition) 구간에서 높은 전압 이득(voltage gain)을 갖는다. 이에 따라, 래치부(310)에 의해 기억된 입력신호(D, DB)는 제1, 제2 인버터(321, 322)를 통하여 출력되므로, 플립플롭(300)은 빠른 라이징/폴링 타임(rising/falling time)을 갖는 구형파(square wave)를 출력신호로서 발생할 수 있다.
한편, 래치부(310)로 전원전압(VDD) 또는 접지전압(VSS)을 제공하기 위한 스위치와, 제1, 제2 인버터(321, 322)로 전원전압(VDD) 또는 접지전압(VSS)을 제공하기 위한 스위치가 공유되는 구조를 가지므로, 플립플롭 구현에 필요로 되는 스위치 수를 감소할 수 있으며, 또한 스위치에서 발생하는 전력 소모를 감소시킬 수 있다. 상기와 같은 플립플롭(300)으로 주파수 분주기를 구성하는 경우, 전력 소모는 플립플롭의 출력신호의 천이(transition) 구간에서 대부분 발생하므로, 저전력의 주파수 분주기를 구성하는 것이 가능하다.
또한, 플립플롭(300)은 저항부(340)에 구비되는 저항에 의한 셀프 바이어스(self-bias) 구성을 가지므로, 별도의 바이어스 회로를 필요로 하지 않으며, 크기가 작은 클록신호(CK)에 대해서도 그 동작을 유지시킬 수가 있다. 특히, 전원전 압(VDD)의 변화에 대해서 VDD/2 에 해당하는 레벨로 자동으로 바이어스되므로, 50%의 듀티 사이클(duty cycle) 및 정확한 상하 대칭의 구형파(square wave)를 유지할 수 있다. 상기와 같은 특성을 갖는 플립플롭(300)으로 주파수 분주기를 구성함으로써, 전력 소모를 줄이면서 낮은 위상 노이즈를 갖도록 하거나, 동작 주파수에서의 최대 출력 파워를 얻을 수 있다.
도 8은 도 7의 플립플롭의 출력신호의 파형을 나타내는 도면이다. 도시된 바와 같이 전원전압(VDD)의 레벨이 1.2V, 1.5V 및 1.8V 등으로 가변하는 경우에 있어서 출력신호의 파형을 나타낸다. 상기 출력신호의 파형이 전체적으로 구형파(square wave)를 유지하고 있으며, 상기 전원전압(VDD)의 레벨이 변화되더라도 50%에 가까운 듀티 사이클(duty cycle)을 유지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 종래의 알 에프 회로의 일예를 나타내는 블록도이다.
도 2는 종래의 알 에프 회로의 다른 일예를 나타내는 블록도이다.
도 3은 본 발명의 일실시예에 따른 알 에프 회로를 나타내는 블록도이다.
도 4는 도 3의 가변 주파수 분주기의 구성의 일예를 나타내는 회로도이다.
도 5는 도 4에 도시된 가변 주파수 분주기를 자세히 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 알 에프 회로를 나타내는 블록도이다.
도 7은 도 3의 가변 주파수 분주기에 구비될 수 있는 플립플롭의 일예를 나타내는 회로도이다.
도 8은 도 7의 플립플롭의 출력신호의 파형을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 알 에프 회로
110: 위상 동기 루프
120: 가변 주파수 분주기
130: 제1 드라이브 회로
140: 제2 드라이브 회로
150: 제어신호 발생부

Claims (19)

  1. 제1 신호를 입력받아 상기 제1 신호의 주파수를 분주한 제2 신호를 발생하는 주파수 분주기에 있어서,
    입력신호를 상기 제1 신호에 기반하여 래치하고 출력하는 복수 개의 플립플롭들; 및
    상기 복수 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위하여, 제어신호에 응답하여 스위칭되는 하나 이상의 스위치부를 구비하며,
    상기 제어신호의 제1 상태 및 제2 상태 각각에 응답하여 서로 다른 갯수의 플립플롭을 활성화시킴으로써, 상기 제1 신호의 주파수를 서로 다른 배수로 분주하여 출력하는 것을 특징으로 하는 주파수 분주기.
  2. 제1항에 있어서,
    상기 제어신호가 제1 상태인 경우, 상기 복수 개의 플립플롭들 전체를 활성화시켜 상기 제1 신호를 높은 배수로 분주시키고,
    상기 제어신호가 제2 상태인 경우, 상기 복수 개의 플립플롭들 중 일부의 플립플롭을 활성화시켜 상기 제1 신호를 낮은 배수로 분주시키는 것을 특징으로 하는 주파수 분주기.
  3. 제1항에 있어서,
    상기 복수 개의 플립플롭들은, 서로 직렬하게 연결되는 제1 내지 제4 플립플롭을 구비하며,
    상기 제어신호의 제1 상태에 응답하여, 상기 제1 내지 제4 플립플롭들 전체를 서로 전기적으로 연결시켜 상기 제1 신호를 4 분주하여 출력하고,
    상기 제어신호의 제2 상태에 응답하여, 상기 제1 내지 제4 플립플롭들 중 두 개의 플립플롭을 전기적으로 연결시켜 상기 제1 신호를 2 분주하여 출력하는 것을 특징으로 하는 주파수 분주기.
  4. 제3항에 있어서, 상기 하나 이상의 스위치부는,
    상기 제1 플립플롭의 출력과 제2 플립플롭의 입력을 연결하기 위한 제1 스위치부;
    상기 제3 플립플롭의 출력과 제4 플립플롭의 입력을 연결하기 위한 제2 스위치부; 및
    상기 제1 플립플롭의 출력과 제4 플립플롭의 입력을 연결하기 위한 제3 스위치부;를 구비하는 것을 특징으로 하는 주파수 분주기.
  5. 제4항에 있어서,
    상기 제어신호의 제1 상태에 응답하여 제1 스위치부 및 제2 스위치부가 턴온됨에 따라, 상기 제1 플립플롭 내지 제4 플립플롭이 활성화되어 상기 제1 신호를 4 분주하여 출력하고,
    상기 제어신호의 제2 상태에 응답하여 제3 스위치부가 턴온됨에 따라, 상기 제1 플립플롭 및 제4 플립플롭이 활성화되어 상기 제1 신호를 2 분주하여 출력하는 것을 특징으로 하는 주파수 분주기.
  6. 멀티 밴드(multi-band)를 지원하는 알 에프 회로에 있어서,
    고주파의 제1 신호를 입력받으며, 입력신호를 상기 제1 신호에 기반하여 래치하고 출력하는 복수 개의 플립플롭들과, 상기 복수 개의 플립플롭들 사이의 신호 전달 경로를 가변하기 위한 하나 이상의 스위치부를 구비하며, 입력되는 제어신호의 상태에 따라 서로 다른 개수의 플립플롭을 활성화시킴으로써, 상기 제1 신호의 주파수를 서로 다른 배수로 분주하여 출력하는 주파수 분주기; 및
    상기 주파수 분주기로부터 출력되는 분주 신호를 베이스 밴드(Baseband) 신호와 믹싱하여 알 에프 신호를 발생하는 드라이브 회로를 구비하는 것을 특징으로 하는 알 에프 회로.
  7. 제6항에 있어서,
    상기 하나 이상의 스위치부를 제어하기 위한 상기 제어신호를 발생하는 제어신호 발생부를 더 구비하는 것을 특징으로 하는 알 에프 회로.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제6항에 있어서, 상기 드라이브 회로는,
    상기 복수 개의 플립플롭들 전체를 활성화시킴으로써 상대적으로 높은 배수로 분주된 상기 제1 신호를 상기 베이스 밴드(Baseband) 신호와 믹싱하여 로우 밴드(Low band) 신호를 발생하며, 상기 복수 개의 플립플롭들 중 일부의 플립플롭을 활성화시킴으로써 상대적으로 낮은 배수로 분주된 상기 제1 신호를 상기 베이스 밴드(Baseband) 신호와 믹싱하여 하이 밴드(High band) 신호를 발생하는 것을 특징으로 하는 알 에프 회로.
  13. 제6항에 있어서,
    상기 고주파의 제1 신호를 발생하기 위한 위상 동기 루프(Phase Locked Loop, PLL)를 더 구비하는 것을 특징으로 하는 알 에프 회로.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020080022593A 2008-03-11 2008-03-11 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로 KR101533679B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080022593A KR101533679B1 (ko) 2008-03-11 2008-03-11 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US12/400,948 US7973574B2 (en) 2008-03-11 2009-03-10 Flip-flop, frequency divider and RF circuit having the same
US13/028,487 US8049546B2 (en) 2008-03-11 2011-02-16 Flip-flop, frequency divider and RF circuit having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022593A KR101533679B1 (ko) 2008-03-11 2008-03-11 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로

Publications (2)

Publication Number Publication Date
KR20090097454A KR20090097454A (ko) 2009-09-16
KR101533679B1 true KR101533679B1 (ko) 2015-07-03

Family

ID=41163465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022593A KR101533679B1 (ko) 2008-03-11 2008-03-11 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로

Country Status (2)

Country Link
US (2) US7973574B2 (ko)
KR (1) KR101533679B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
JP4956506B2 (ja) * 2008-08-08 2012-06-20 株式会社東芝 シフトレジスタ
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
KR101126844B1 (ko) * 2009-12-07 2012-03-23 광운대학교 산학협력단 광대역 가변주파수분주기 및 이를 포함하는 주파수 합성기
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US10469062B2 (en) * 2011-05-03 2019-11-05 Aeroflex Colorado Springs Inc. Circuit and method for reducing the propagation of single event transient effects
US8643408B2 (en) * 2012-01-20 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Flip-flop circuit, frequency divider and frequency dividing method
US8704559B2 (en) * 2012-02-21 2014-04-22 Mediatek Singapore Pte. Ltd. Method and system for synchronizing the phase of a plurality of divider circuits in a local-oscillator signal path
KR20130105100A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 키퍼 회로 및 이를 포함하는 전자 장치
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US8786328B2 (en) 2012-09-12 2014-07-22 Texas Instruments Incorporated RF logic divider
US9088285B2 (en) * 2013-06-25 2015-07-21 Qualcomm Incorporated Dynamic divider having interlocking circuit
CN105247788B (zh) 2013-06-28 2018-08-14 英特尔公司 带有动态分配旁路模式的时钟生成系统
TWI533609B (zh) * 2013-07-12 2016-05-11 晨星半導體股份有限公司 可實現５０％工作週期之整數除頻器及可編程整數除頻器
US9054639B2 (en) 2013-09-02 2015-06-09 Mediatek Inc. Frequency dividing system and input level triggering device
CN104601167B (zh) * 2013-10-31 2018-03-27 晨星半导体股份有限公司 可实现50%工作周期的整数除频器及可编程整数除频器
KR102197065B1 (ko) 2014-10-23 2020-12-30 삼성전자 주식회사 클락 발생 회로 및 이를 포함하는 반도체 집적회로 장치
US10312979B2 (en) * 2016-07-27 2019-06-04 Cisco Technology, Inc. Enabling distributed access points on high bandwidth cables for band and antenna splitting
CN106374919B (zh) * 2016-11-22 2020-02-18 成都仕芯半导体有限公司 基于多路选择器的频率拓展装置
US11742839B2 (en) * 2021-08-16 2023-08-29 Qualcomm Incorporated Local oscillator divider with reduced applied current variation
CN113808513A (zh) * 2021-09-16 2021-12-17 Tcl华星光电技术有限公司 驱动电路及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070061243A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293208B (ko) * 1995-04-17 1996-12-11 Matsushita Electric Ind Co Ltd
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide
US6369630B1 (en) * 1999-11-24 2002-04-09 Bae Systems Information And Electronic Systems Integration Inc. Single-event upset hardened reconfigurable bi-stable CMOS latch
JP3970284B2 (ja) 2004-03-04 2007-09-05 松下電器産業株式会社 マルチモード無線送信機及びこれを用いた携帯無線機
DE102004058409B4 (de) * 2004-12-03 2007-03-08 Infineon Technologies Ag Master-Slave Flip-Flop und dessen Verwendung
KR100644816B1 (ko) 2004-12-14 2006-11-15 한국전자통신연구원 위상고정루프를 이용한 시그마-델타 ｆｎ 주파수 합성기
JP2008545320A (ja) * 2005-06-30 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 他ビットのプログラマブル分周器
US7554369B2 (en) * 2005-10-04 2009-06-30 Hypres, Inc. Digital programmable frequency divider
JP2008005446A (ja) * 2006-06-26 2008-01-10 Matsushita Electric Ind Co Ltd 分周器およびその制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070061243A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기

Also Published As

Publication number Publication date
US20110181330A1 (en) 2011-07-28
US7973574B2 (en) 2011-07-05
US20090256596A1 (en) 2009-10-15
US8049546B2 (en) 2011-11-01
KR20090097454A (ko) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101533679B1 (ko) 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
EP2327159B1 (en) Divide-by-three quadrature frequency divider
US7719373B2 (en) Device and method for generating a signal with predefined transcient at start-up
KR101035159B1 (ko) 멀티-모듈러스 분할기 리타이밍 회로
US8552770B2 (en) Frequency divider with synchronous range extension across octave boundaries
US6842054B2 (en) Frequency divider with reduced jitter and apparatus based thereon
JP2009543470A (ja) 低電力のモジュラス分周器ステージ
KR20090061573A (ko) 고 주파수에서 동작하는 듀얼-모듈러스 프리스케일러
US7116747B2 (en) Phase-switched dual-mode counter circuit for a frequency synthesizer
US9485079B2 (en) Frequency division
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
US8466720B2 (en) Frequency division of an input clock signal
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
US7558361B2 (en) Phase-switching dual modulus prescaler
KR100722023B1 (ko) 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치
EP1916769A1 (en) Device and method for generating a signal with predefined transient at start-up
US10560053B2 (en) Digital fractional frequency divider
JP3577295B2 (ja) 周波数シンセサイザ及びこの周波数シンセサイザを用いた周波数コンバータ
JP2004201169A (ja) 可変分周回路及びｐｌｌ回路
JP5621060B1 (ja) 復調器および変調器
JP2000165277A (ja) 局部発振回路
Sun et al. Multimode high-resolution DPWM for RF class-D amplifiers
KR20010060477A (ko) 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5