KR20010060477A - 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러 - Google Patents

직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러 Download PDF

Info

Publication number
KR20010060477A
KR20010060477A KR1019990062768A KR19990062768A KR20010060477A KR 20010060477 A KR20010060477 A KR 20010060477A KR 1019990062768 A KR1019990062768 A KR 1019990062768A KR 19990062768 A KR19990062768 A KR 19990062768A KR 20010060477 A KR20010060477 A KR 20010060477A
Authority
KR
South Korea
Prior art keywords
divider
prescaler
input
frequency
dividers
Prior art date
Application number
KR1019990062768A
Other languages
English (en)
Inventor
여민종
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990062768A priority Critical patent/KR20010060477A/ko
Publication of KR20010060477A publication Critical patent/KR20010060477A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

멀티-모듈러스 프리스케일러는 수 GHz의 고주파수를 갖는 입력 클럭신호를 분주할 수 있다. 이 프리스케일러는 직렬로 연결되어, 입력 클럭신호를 분주하여 출력하는 복수개의 M/N(M 및 N은 M<N인 정수들)분주기들, 및 직접변수를 외부 제어신호로서 입력받기 위한 입력단들을 구비한다. 제어로직부는 외부 제어신호에 상응하는 분주비를 갖는 클럭신호를 발생하도록 하기 위하여, 외부 제어신호 및 각 M/N분주기의 하류의 M/N분주기(들)에 의해 발생된 클럭신호를 이용하여 각각의 M/N분주기가 M분주 및 N분주 중의 하나로 동작하도록 제어한다.

Description

직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러{High frequency multi-modulus prescaler using direct variable}
본 발명은 프리스케일러에 관한 것으로, 보다 상세하게는 복수개의 분주 가능한 분주비들을 제공할 수 있는 프리스케일러에 관한 것이다.
이중-모듈러스 프리스케일러는 외부 제어신호에 의해 2가지의 모듈러스 또는나눔율(division ratio) 중의 하나만으로 클럭신호를 카운트하므로, 발생 가능한 분주비가 한정되어 있다. 이를 개선하기 위하여 멀티-모듈러스 프리스케일러를 사용할 수 있다. 이중-모듈러스 프리스케일러 구조를 이용하는 멀티-모듈러스 프리스케일러는 이중-모듈러스 프리스케일러의 제어회로를 변형함으로써 구현할 수 있다.
본 발명의 목적은 전술한 방식과는 달리 직접변수(direct variable)를 이용하는 멀티-모듈러스 프리스케일러를 제공함에 있다.
도 1은 본 발명의 바람직한 실시예에 따른 멀티-모듈러스 프리스케일러를 보여주는 회로도,
도 2는 도 1에 보여진 프리스케일러의 동작 설명을 위한 파형도,
도 3a 내지 3d는 도 1의 프리스케일러에 의한 분주의 시뮬레이션 결과를 보여주는 파형도.
*도면의 주요부분에 대한 부호의 설명
11 : 입력버퍼 13 : 전류미러회로
20∼25, 51 : 레벨변환기 30∼35 : 2/3분주기
40∼45 : OR게이트 53, 55 : 인버터
전술한 목적을 달성하기 위한 본 발명에 따른 멀티-모듈러스 프리스케일러는 직렬로 연결되어, 입력 클럭신호를 분주하여 출력하는 복수개의 M/N(M 및 N은 M<N인 정수들)분주기들, 직접변수를 외부 제어신호를 입력받기 위한 입력단들, 및 상기 외부 제어신호에 상응하는 분주비를 갖는 클럭신호를 발생하도록 하기 위하여, 상기 외부 제어신호 및 각 M/N분주기의 하류의 M/N분주기(들)에 의해 발생된 클럭신호를 이용하여 상기 각 M/N분주기가 M분주 및 N분주 중의 하나로 동작하도록 제어하는 제어로직부를 포함한다.
이하 첨부된 도면들을 참조하여 본 발명을 구현한 실시예를 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 멀티-모듈러스 프리스케일러를 보여준다. 도 1에 보여진 프리스케일러는 입력버퍼(11), 전류미러회로(13), 제1레벨변환기들(20∼25), 2/3분주기들(30∼35), OR게이트들(40∼45), 제2레벨변환기(51)및 인버터들(53, 55)을 구비한다. 이러한 구성요소들은 바이폴라 트랜지스터들을 이용하여 제작되고, 도 1의 프리스케일러가 PLL(Phase Locked Loop)회로에 사용되는 경우, 이 프리스케일러에 연결되는 PLL의 나머지 부분들은 상보형 금속산화물반도체(CMOS) 트랜지스터들로 제작된다.
입력버퍼(11), 전류미러회로(13), 제1레벨변환기들(20∼25), 2/3분주기들(30∼35) 및 제2레벨변환기(51)는 파워단(PD)을 통해 자신의 인에이블단(CE)으로 인가되는 인에이블신호에 그 동작이 활성화되며, OR게이트들(40∼45) 또한 이 인에이블신호에 의해 동작이 활성화된다. 입력버퍼(11)는 수백 MHz∼수 GHz 범위의 주파수를 갖는 클럭신호를 입력단(FinRF)으로 수신하며, 수신된 클럭신호를 증폭 등을 통해 구동(drive)한다. 입력버퍼(11)는 클럭신호 및 반전된 클럭신호를 각각 클럭단들(CK 및 /CK)을 통해 출력한다. 전류미러회로(13)의 단자(BP)는 입력버퍼(11)의 단자(BP)와, 제1레벨변환기들(20∼25) 및 2/3분주기들(30∼35)의 인에이블단들(CE들)에 연결된다. 전류미러회로(13)의 단자(BS0)는 입력버퍼(11)의 단자(BS0)에 연결된다. 그리고, 전류미러회로(13)의 단자(BS1)는 2/3분주기들(30∼35)의 단자 (BS1)에 연결되며, 단자(BS2)는 레벨변환기들(20∼25 및 51)의 단자(BS2)에 연결된다.
제1레벨변환기들(20∼25)은 CMOS레벨의 입력신호들을 ECL(emitter coupled logic)레벨의 신호들로 변환하기 위한 CMOS-ECL변환기들이다. 이러한 제1레벨변환기들(20∼25)은 제어신호를 입력받을 수 있도록 입력단들(D0∼D5)에 개별적으로 연결된 입력단들(IN들)을 구비한다. 입력단들(D0∼D5)로 입력되는 제어신호는 분주비를 결정하기 위한 직접변수(direct variable)이다. 2/3분주기들(30∼35)은 직렬로 연결되어, 이웃하는 두 개의 2/3분주기 간에는 데이터출력단(Q)이 클럭단(CK)에 연결되며 반전데이터출력단(/Q)이 클럭단(/CK)에 연결된다. 2/3분주기(30)의 클럭단 (CK)은 입력버퍼(11)의 클럭단(CK)에 연결되고 이 분주기(30)의 반전클럭단(/CK)은 입력버퍼(11)의 반전클럭단(/CK)에 연결된다. 2/3분주기(35)의 데이터출력단(Q)은 제2레벨변환기(51)의 데이터입력단(IN)에 연결되며 2/3분주기 (35)의 반전데이터출력단(/Q)은 제2레벨변환기(51)의 반전데이터입력단(/IN)에 연결된다. 제2레벨변환기(51)는 ECL레벨의 입력신호를 CMOS레벨의 신호로 변환하기 위한 ECL-CMOS변환기로서, 그 데이터출력단(OUT)은 직렬로 연결된 인버터들(53, 55)의 입력에 연결된다. 인버터(55)의 출력단(EOUT)은 도 1의 프리스케일러에 의해 분주 가능한 주파수를 갖는 신호를 출력한다.
OR게이트들(40∼45)중에서, OR게이트(40)는 제1레벨변환기(20)의 출력단 (OUT) 및 2/3분주기들(31∼35)의 데이터출력단들(Q들)에 연결된 입력단들과, 2/3분주기(30)의 모드제어단(M)에 연결된 출력단을 구비한다. OR게이트(41)는 제1레벨변환기(21)의 출력단(OUT) 및 2/3분주기들(32∼35)의 데이터출력단들(Q들)에 연결된 입력단들과, 2/3분주기(31)의 모드제어단(M)에 연결된 출력단을 구비한다. OR게이트(42)는 제1레벨변환기(22)의 출력단(OUT) 및 2/3분주기들(33∼35)의 데이터출력단들(Q들)에 연결된 입력단들과 2/3분주기(32)의 모드제어단(M)에 연결된 출력단을 구비한다. OR게이트(43)는 제1레벨변환기(23)의 출력단(OUT) 및 2/3분주기들(34 및 35)의 데이터출력단들(Q들)에 연결된 입력단들과, 2/3분주기(33)의 모드제어단(M)에 연결된 출력단을 구비한다. OR게이트(44)는 제1레벨변환기(24)의 출력단(OUT) 및 2/3분주기(35)의 데이터출력단(Q)에 연결된 입력단들과, 2/3분주기(34)의 모드제어단(M)에 연결된 출력단을 구비한다. OR게이트(45)는 제1레벨변환기(25)의 출력단(OUT)에 연결된 입력단과, 2/3분주기(35)의 모드제어단(M)에 연결된 출력단을 구비한다.
파워단(PD)을 통해 인가되는 인에이블신호에 의해 도 1의 프리스케일러가 동작 가능한 상태가 된 이후에, 전류미러회로(13)는 단자(BS0)를 통해 입력버퍼(11)에 기준전류를 제공한다. 전류미러회로(13)는 또한 단자들(BP 및 BS1)을 통해 2/3분주기들(30∼35)에 기준전류(reference current)를 제공하고, 단자들(BP 및 BS2)을 통해 제1레벨변환기들(20∼25 및 51) 및 OR게이트들(40∼45)에 다른 기준전류를 공급한다. 따라서, 레벨변환기들(20∼25 및 51)과 2/3분주기들(30∼35)은 적절한 전압레벨에서 동작할 수 있게 된다. 2/3분주기들(30∼35)의 각각은 모드제어단(M)으로 입력되는 모드제어신호가 로직 '하이'이면 2분주 동작을 수행하며, 모드제어신호가 로직 '로우'이면 3분주 동작을 수행한다. 2/3분주기들(30∼35)로부터 출력되는 클럭신호들은 도 1에서 각각 n0 내지 n13으로 표시되었다. 각각의 2/3분주기는 2분주 동작을 할 때 뒷단의 2/3분주기로부터 OR게이트를 통해 되먹임되는 신호가 없으므로, 3분주 동작을 할 때보다 고주파수로 동작하는데 유리하다. OR게이트들(40∼45)을 통하여 2/3분주기들(20∼25)에 되먹임되는 신호들은 도 1에서 m0∼m5로 표시되었다. 분주기들에 의해 가능한 총 분주비(Ntotal)는 다음의 수학식 1로서 표현된다.
위의 수학식 1을 통해 알 수 있는 것처럼, 도 1의 프리스케일러는 64 내지 127 범위내의 모든 정수로 입력 클럭신호를 분주할 수 있다. 이러한 분주비를 얻기 위해 사용되는 도 1의 프리스케일러는 고주파수의 클럭신호를 입력받는다. 그러므로, OR게이트(40)에서의 전파지연시간(propagation delay time)을 줄일 수 있도록 하기 위하여, OR게이트(40)는 큰 출력 구동능력을 갖도록 설계된다.
도 2는 수학식 1에서의 Di=0(i=0, 1, 2, 3)일 때의 입력 클럭신호의 분주에 의해 발생되는 클럭신호들의 타이밍도를 보여주는 것으로서, 이 도면에 보여진 타이밍도는 4개의 2/3분주기들이 3분주 동작을 수행하는 경우를 보여준다. 도 2에서 (a)는 2/3분주기(30)에 의해 발생되는 클럭신호, (b)는 2/3분주기(31)에 의해 발생되는 클럭신호, 그리고 (c)는 2/3분주기(32), (d)는 2/3분주기(33) 및 (e)는 2/3분주기(34)에 의해 발생되는 클럭신호들을 각각 보여준다.
도 3a 내지 3d는 도 1의 프리스케일러의 분주 동작을 SPICE로서 시뮬레이션한 결과를 보여주는 파형도들로서, 도 1의 프리스케일러의 입력단(FinRF)으로 인가되는 0.2GHz의 클럭신호를 모든 2/3분주기들(30∼35)이 3분주 동작하여 127분주하는 경우를 보여준다. 도 3c 및 3d는 신호파형이 잘 보이도록 하기 위하여 도 3a 및 3b에 비하여 더 작은 시간간격들의 신호파형들을 보여준다. 도 3d에서, m0 및 m2는 그 신호파형이 실선으로 표시되며, m1 및 m3는 그 신호파형이 점선으로 표시되었다. SPIC를 이용한 시뮬레이션은 대략 1.4GHz까지의 입력 클럭긴호에 대하여 분주동작을 수행할 수 있음을 보여주었다.
상술한 바와 같이 본 발명에 따른 멀티-모듈러스 프리스케일러는 결정된 분주비를 위한 직접변수를 이용하여 분주기들의 동작을 제어함으로써 멀티-모듈러스로 동작하는 프리스케일러를 구현할 수 있으며, 또한 수 GHz의 고주파수를 갖는 입력 클럭신호를 분주할수 있다.

Claims (1)

  1. 멀티-모듈러스 프리스케일러에 있어서,
    직렬로 연결되어, 입력 클럭신호를 분주하여 출력하는 복수개의 M/N(M 및 N은 M<N인 정수들)분주기들;
    직접변수를 외부 제어신호를 입력받기 위한 입력단들; 및
    상기 외부 제어신호에 상응하는 분주비를 갖는 클럭신호를 발생하도록 하기 위하여, 상기 외부 제어신호 및 각 M/N분주기의 하류의 M/N분주기(들)에 의해 발생된 클럭신호를 이용하여 상기 각 M/N분주기가 M분주 및 N분주 중의 하나로 동작하도록 제어하는 제어로직부를 포함하는 멀티-모듈러스 프리스케일러.
KR1019990062768A 1999-12-27 1999-12-27 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러 KR20010060477A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062768A KR20010060477A (ko) 1999-12-27 1999-12-27 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062768A KR20010060477A (ko) 1999-12-27 1999-12-27 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러

Publications (1)

Publication Number Publication Date
KR20010060477A true KR20010060477A (ko) 2001-07-07

Family

ID=19630257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062768A KR20010060477A (ko) 1999-12-27 1999-12-27 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러

Country Status (1)

Country Link
KR (1) KR20010060477A (ko)

Similar Documents

Publication Publication Date Title
JP4150092B2 (ja) 分周回路およびデジタルｐｌｌ回路
US7973574B2 (en) Flip-flop, frequency divider and RF circuit having the same
TWI429188B (zh) 以特高頻操作之雙模數預除器電路
US20120194220A1 (en) Frequency Divider with Synchronous Range Extension Across Octave Boundaries
US7822168B2 (en) Frequency divider circuit
KR20060030459A (ko) 반도체장치
JP3601961B2 (ja) デュアル・モジュラス・プリスケーラ
US10523211B2 (en) Wide range glitchless switchable clock divider with modified 2/3 divider stages
US6501816B1 (en) Fully programmable multimodulus prescaler
US8265195B2 (en) Hybrid data transmission circuit
US7248665B2 (en) Prescaler
US7061293B2 (en) Spread spectrum clock generating circuit
US8466720B2 (en) Frequency division of an input clock signal
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
Guo et al. Design and optimization of dual modulus prescaler using the extended true-single-phase-clock
KR20010060477A (ko) 직접변수를 이용한 고주파 멀티-모듈러스 프리스케일러
US7459948B2 (en) Phase adjustment for a divider circuit
US20210026397A1 (en) High Speed Multi Moduli CMOS Clock Divider
US7521972B2 (en) Fifty percent duty cycle clock divider circuit and method
US7010714B1 (en) Prescaler architecture capable of non integer division
US20070146021A1 (en) Frequency divider
US6696857B1 (en) High speed CMOS dual modulus prescaler using pull down transistor
KR100657161B1 (ko) 글리치가 적은 엔-분주 클럭 발생기
JP2004289422A (ja) 分周回路
JP2004201169A (ja) 可変分周回路及びｐｌｌ回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination