JP6387896B2 - 分周器 - Google Patents

Description

本発明は、ＰＬＬ回路等に用いられる分周器に関する。

デュアルモジュラスプリスケーラは、入力されるクロック信号を分周する回路であり、２つの分周比を切り替えることができる分周器である．デュアルモジュラスプリスケーラは、分周比として２つの値しか設定できない代わりに、動作速度が速いため、高速クロックの分周が必要な用途によく用いられる。

例えば、従来のデュアルモジュラスプリスケーラとして、非特許文献１には２分周と３分周とを切り替え可能な、２／３デュアルモジュラスプリスケーラが開示されている。ここで、２／３は２分周と３分周とを切り替えることを意味する。

図８は、従来のデュアルモジュラスプリスケーラの構成を示す図である。本デュアルモジュラスプリスケーラは、２分周回路１、選択回路２、制御回路３を備える。２分周回路１は、ＩＮから入力されるクロック信号を２分周し、位相の１８０°異なる２分周信号を出力する。選択回路２は、制御回路３からの制御信号ｃｎｔによって、２分周回路１が出力する２分周信号の一方を選択する選択回路である。制御回路３は、分周動作を切り替える信号ＭＯＤが入力され、２分周動作か３分周動作かを制御するｃｎｔを選択回路２に出力する制御回路である。

図９は、従来のデュアルモジュラスプリスケーラの動作タイミングチャートを示す図である。ＭＯＤが制御回路３に入力されると、制御回路３は、２分周動作か３分周動作かを切り替えるために、選択回路２にｃｎｔを出力する。選択回路２を制御するｃｎｔが“Ｌ”から“Ｈ”、または“Ｈ”から“Ｌ”に変化すると、３分周の動作となり、ｃｎｔが“Ｌ”または“Ｈ”のまま変化しないと２分周の動作となる。図９中、太線が選択回路２で選択される２分周信号である。本回路は、２分周信号の位相を制御することにより、分周比を切り替えることができ、高速動作が可能である。

Ｂ. Ｃｈｉ, Ｂ. Ｓｈｉ「Ｎｅｗ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｐｈａｓｅ−ｓｗｉｔｃｈｉｎｇ ｔｅｃｈｎｉｑｕｅ ａｎｄ ｉｔｓ ａｐｐｌｉｃａｔｉｏｎｓ ｔｏ ＧＨｚ ｄｕａｌ−ｍｏｄｕｌｕｓ ｐｒｅｓｃａｌｅｒｓ」, ＩＥＥ Ｐｒｏｃ.−Ｃｉｒｃｕｉｔｓ Ｄｅｖｉｃｅｓ Ｓｙｓｔ., Ｖｏｌ. １５０, Ｎｏ. ５, Ｏｃｔｏｂｅｒ ２００３

しかしながら、従来のデュアルモジュラスプリスケーラはグリッチが生じる課題が存在する。このグリッチにより、分周器に接続される機器は、分周比を誤って認識し、誤動作する。制御回路３が出力するｃｎｔのタイミングが、わずかにずれた場合を説明する。このとき、選択回路２が選択するタイミングもずれるので、図９において、選択回路２の出力信号にグリッチが発生していることが分かる。一般的な回路では、信号の立ち上がりエッジにより、信号を認識し、そのエッジの数により分周比を判断する。したがって、グリッチが発生すると、本回路に接続される次段の回路は分周比を誤って認識してしまい、誤動作を起こす可能性がある。このため、グリッチの発生は必ず避けなければならない。従来のデュアルモジュラスプリスケーラでは、選択回路の制御に高精度なタイミングが要求されるため、半導体素子特性がばらつくことによるタイミングばらつきを考慮した場合，現実に回路を構成することが難しかった。

本発明は、上記のような課題を解決するためになされたもので、制御信号のタイミングがずれても、グリッチの発生を抑制できる分周器を提供することを目的とする。

本発明の分周器は、入力されたクロック信号を２分周し、位相の異なる４つの２分周信号を出力する２分周回路と、２分周回路が出力した４つの２分周信号から１つの２分周信号を選択し、第１の分周動作と第２の分周動作とを切り替える選択回路と、選択回路による選択前後の信号レベルが同一である２分周信号の期間に選択回路に２分周信号を選択させる制御信号を出力し、第１の分周動作と第２の分周動作とを制御する制御回路とを備え、制御回路は、２分周回路が出力する４つの２分周信号及び選択回路が選択する２分周信号を入力信号とし、２分周信号と選択回路に出力する制御信号とを同期させる論理回路で構成される。

本発明によれば、本分周器は、２分周動作をする場合、出力信号を切り替えず、３分周動作をする場合、選択回路による選択前後の信号レベルが同一である２分周信号の期間において、選択回路は出力信号を選択するので、選択回路に対して制御信号のタイミングがずれても、グリッチの発生を抑制できる効果が得られる。

実施の形態１に係る２／３デュアルモジュラスプリスケーラの一構成例を示す図である。 実施の形態1に係る２／３デュアルモジュラスプリスケーラの動作タイミングチャートである。 実施の形態1に係る３／４デュアルモジュラスプリスケーラの動作タイミングチャートである。 実施の形態１に係るデュアルモジュラスプリスケーラの他の構成例を示す図である。 実施の形態２に係る２／３デュアルモジュラスプリスケーラの一構成例を示す図である。 実施の形態２に係る２／３デュアルモジュラスプリスケーラの動作タイミングチャートである。 信号遅延回路を用いた実施の形態２に係るデュアルモジュラスプリスケーラの他の構成例である。 従来のデュアルモジュラスプリスケーラの構成を示す図である。 従来のデュアルモジュラスプリスケーラの動作タイミングチャートを示す図である。

実施の形態１
図１は、本発明の実施の形態1に係る２／３デュアルモジュラスプリスケーラの一構成例を示す図である。
本デュアルモジュラスプリスケーラは、２分周回路１（２分周回路の一例）と、選択回路６（選択回路の一例）、制御回路７（制御回路の一例）を備え、２分周動作（第１の分周動作の一例）と３分周動作（第２の分周動作の一例）とを切り替える。ここでは、Ｈｉｇｈ（以下、“Ｈ”とする）またはＬｏｗ（以下、“Ｌ”とする）で表される２値の信号を取り扱うとする。所定の信号レベルより、信号のレベルが低い状態が“Ｌ”であり、所定の信号レベルより高い状態が“Ｈ”である。信号レベルが所定の信号レベルより低ければ“Ｌ”と判定されるので、以下、“Ｌ”が出力されるとは、所定の信号レベルより低い信号が出力されることを意味するだけでなく、信号が出力されない場合も含む。

２分周回路１は、クロック信号を２分周し、９０度ずつ位相の異なる４つの２分周信号を出力する分周回路である。２分周回路１は、データラッチ回路４及び５を備える。図１では、データラッチ回路をＤｌａｔｃｈと表す。データラッチ回路とは、クロック信号が“Ｈ”のときは入力データをそのまま出力し、“Ｌ”のときは直前の入力データを保持して出力する回路である。図１中のデータラッチ回路４及び５において、＞はクロック信号が入力される端子（以下、クロック端子と言う）であり、Ｄはデータ信号が入力されるデータ端子（以下、Ｄ端子と言う）であり、Ｑはデータ信号の出力端子（以下、Ｑ端子と言う）であり、Ｑバー（Ｑの上に線がある記号）はＱの出力信号を反転した信号が出力される反転出力端子（以下、−Ｑ端子と言う）である。例えば、クロック信号が“Ｈ”のときに、Ｄが“Ｈ”である場合、Ｑは“Ｈ”であり、−Ｑは“Ｌ”である。

図１中のデータラッチ回路５において、クロック端子の前の丸は、信号が反転することを意味する。通常、データラッチ回路は、クロック信号が“Ｈ”から“Ｌ”に立ち下がるときに、データを保持する。しかし、丸がある場合、信号が反転するので、クロック信号が“Ｌ”から“Ｈ”に立ち上がるときに、データを保持する。例えば、データラッチ回路５では、クロック信号が“Ｌ”から“Ｈ”に立ち上がるときに、Ｄが“Ｈ”である場合、Ｑは“Ｈ”で保持され、−Ｑは“Ｌ”で保持される。

２分周回路１において、データラッチ回路４のクロック端子とデータラッチ回路５のクロック端子とは接続されている。また、データラッチ回路５の−Ｑ端子は、データラッチ回路４のＤ端子に接続される。２分周回路１の出力端子は、データラッチ回路４のＱ端子、データラッチ回路５のＱ端子、データラッチ回路の−Ｑ端子、データラッチ回路５の−Ｑ端子である。このように構成することで、２分周回路１は、９０度ずつ位相の異なる４つの信号を出力できる。

選択回路６は、制御回路７が出力する制御信号ｃｎｔ＜０＞及びｃｎｔ＜１＞によって、２分周回路１が出力する４つの信号の中から１つの信号を選択し、２分周動作と３分周動作とを切り替える選択回路である。図１において、選択回路６中の００、０１、１０、１１は、制御回路７が出力する制御信号（ｃｎｔ＜１＞、ｃｎｔ＜０＞）の値を示す。ここで、“Ｌ”＝０であり、“Ｈ”＝１である。選択回路６は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）の値によって選択する信号を決定し、出力する。選択回路６は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）＝（０、０）のとき、０°の信号を選択し、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｈ”）＝（０、１）のとき、９０°の信号を選択し、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“Ｈ”）＝（１、１）のとき、１８０°の信号を選択し、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“Ｌ”）＝（１、０）のとき、２７０°の信号を選択する。選択回路６には、例えば、マルチプレクサやアナログスイッチが用いられる。

制御回路７は、選択回路６が選択する信号を示す制御信号ｃｎｔ＜０＞及びｃｎｔ＜１＞を選択回路６に出力する制御回路である。制御回路７は、論理回路で構成され、選択回路６による選択前後の信号レベルが同一である２分周信号の期間に選択回路６に２分周信号を選択させる制御信号を出力し、２分周動作と前３分周動作とを制御する。

次に、実施の形態1に係るデュアルモジュラスプリスケーラの動作について説明する。
本回路は、２分周動作をする場合、選択回路６は、出力信号は切り替えず、０°もしくは１８０°の信号を出力する。

一方で、本回路は３分周動作をする場合、選択回路６は、出力信号を２回切り替える。例えば、０°の信号⇒９０°の信号⇒１８０°の信号というように、選択回路６は、出力信号を切り替える。出力信号を切り替える周期は、７／４×Ｔ⇒１／２×Ｔ⇒３／４×Ｔである。上記の例では、７／４×Ｔの間、選択回路６は、０°の信号を出力し、その後１／２×Ｔの間、９０°の信号を出力し、その後３／４×Ｔの間、１８０°の信号を出力する。後述するが、選択回路６は、７／４×Ｔ⇒１／２×Ｔ⇒３／４×Ｔの周期で信号を切り替えることにより、切り替えるタイミングが前後に１／４×Ｔずれても、切り替え前後の信号レベルが同一の期間内で選択回路６は信号を切り替えることができ、グリッチの発生を防ぐことができる。言い換えれば、７／４×Ｔ⇒１／２×Ｔ⇒３／４×Ｔの周期で信号を切り替えることにより、切り替えタイミングのずれに対する前後のマージン量を確保できる。

図２は、実施の形態1に係る２／３デュアルモジュラスプリスケーラの動作タイミングチャートである。
図２において、ＭＯＤは、制御回路７に分周比の切り替えを指示する信号である。ＩＮは、２分周回路に入力されるクロック信号である。Ｔは、クロック信号の周期である。０°、９０°、１８０°、２７０°は、２分周回路１から出力される信号である。０°、９０°、１８０°、２７０°において、太線は、選択回路６が選択した信号である。ｃｎｔ＜０＞及びｃｎｔ＜１＞は、選択回路６に対する制御信号である。ＯＵＴは、選択回路６の出力信号である。

ここでは、図２に示したように、制御回路７が、分周比を２分周⇒３分周⇒３分周⇒２分周の順に変化させた場合の動作について説明する。それぞれの分周動作を行う周期は、２Ｔ⇒３Ｔ⇒３Ｔ⇒２Ｔである。

図２において、時間がＡからＡ−１の間に、制御回路７にＭＯＤ＝“Ｈ”が入力されない場合、時間がＡからＢの間、制御回路７は２分周動作をすると決定する。その場合、制御回路７は、制御信号（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）を選択回路６に出力する。なお、制御回路７に入力されるＭＯＤは、２分周である場合、“Ｌ”であり、３分周である場合、“Ｈ”である。

選択回路６の初期状態は０°であるとする。選択回路６は、選択回路６に入力された制御信号（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）に従って、０°の信号を選択し、０°の信号を出力する。このように、２分周動作の場合、選択回路６は、選択する信号を変化させず、同じ信号を出力する。なお、２分周動作をする場合、選択回路６は、０°の信号ではなく、１８０°の信号を選択し、出力するようにしても良い。また、選択回路６の初期状態は０°でなく、他の位相の信号であっても良い。

次に、時間ＢからＣにおける本回路の動作を説明する。時間がＢからＢ−１の間に、ＭＯＤ＝“Ｈ”が制御回路７に入力されると、制御回路７は、時間がＢからＣの間、３分周動作をすると判断する。２分周動作から３分周動作に切り替える場合、時間がＢ−１のときに、制御回路７は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｈ”）を選択回路６に出力する。

選択回路６は、制御回路７が出力した（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｈ”）に従って、９０°の信号を選択し、出力する。

その後、制御回路７は、Ｂ−２のときに、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“Ｈ”）を選択回路６に出力する。

選択回路６は、制御回路７が出力した（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“Ｈ”）に従って、１８０°の信号を選択し、出力する。

このように、２分周動作から３分周動作に切り替えて、３分周動作を行う場合、選択回路６は、ＢからＢ−１までは、０°の信号を出力し、Ｂ−１からＢ−２の間、９０°の信号を出力し、Ｂ−２からＣの間、１８０°の信号を出力する。つまり、３分周動作をする場合、選択回路６は、出力信号を２回切り替える。

次に、時間がＣからＤにおける本回路の動作を説明する。この場合、本回路は、３分周動作から引き続き３分周動作をする。時間がＣからＣ−１までの間に、ＭＯＤ＝“Ｈ”が制御回路７に入力されると、時間がＣからＤの間、制御回路７は３分周動作をすると判断する。時間がＣ−１のときに、制御回路７は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“Ｌ”）を選択回路６に出力する。

選択回路６は、制御回路７が出力した（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｈ”、“
Ｌ”）に従って、２７０°の信号を選択し、出力する。

その後、制御回路７は、時間がＣ−２のときに、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）を選択回路６に出力する。

選択回路６は、制御回路７が出力した（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）に従って、０°の信号を選択し、出力する。このように、３分周動作をする場合、選択回路６は、出力信号を２回切り替える。

次に、時間がＤからＥにおける本回路の動作を説明する。この場合、本回路は、３分周動作から２分周動作に切り替える。時間がＤからＤ−１までの間に、ＭＯＤ＝“Ｌ”が制御回路７に入力されると、時間がＤからＥの間、制御回路７は２分周動作をすると判断する。

制御回路７は、時間がＤからＤ−１の間、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）を選択回路６に出力する。

選択回路６は、制御回路７が出力した（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）に従って、０°の信号を選択し、０°の信号を出力する。

選択回路６が上記のような動作をすることで、本回路は、２分周動作と３分周動作とを切り替えることができる。

さらに、本回路は、選択回路６が出力信号を選択するタイミングずれに対して前後１／４×Ｔのマージンがある。３分周動作の場合、上記のように、選択回路６による選択前後の信号レベルが同一である２分周信号の期間において、選択回路６は出力信号を選択するので、選択回路６は出力信号を選択するタイミングが前後に１／４×Ｔ時間ずれても、“Ｌ”か“Ｈ”かの信号レベルは変化せず、グリッチは発生しない。９０°異なる信号間で信号を切り替えるので、切り替え前後１／４×Ｔの間、切り替える前の信号レベルと、切り替えた後の信号レベルとが同じである。例えば、時間がＢ−１のとき、切り替え前後１／４×Ｔの間、切り替える前の０°の信号は、“Ｌ”であり、切り替えた後の９０°の信号は“Ｌ”である。さらに、時間がＢ−２のとき、切り替え前後１／４×Ｔの間、切り替える前の９０°の信号は、“Ｌ”であり、切り替えた後の１８０°の信号は“Ｌ”である。このように、本回路では、選択回路６が信号を選択する前と選択した後とで一定期間、信号レベルが変化しないので、選択回路６の選択するタイミングがずれても、グリッチが発生しない。

なお、２分周動作か３分周動作かを制御回路７が決定するタイミングは、以下の通りである。分周動作の開始時点から７／４×Ｔ後までに入力されたＭＯＤの値によって、制御回路７は、２分周動作か３分周動作かを決定する。例えば、図２において、ＡからＢの間の分周動作は、ＡからＡ−１の間に入力されるＭＯＤの値によって決定され、図２では、ＭＯＤ＝“Ｌ”であるので、制御回路７は、２分周動作をすると決定する。ＢからＣの間の分周動作は、ＢからＢ−１の間に入力されるＭＯＤの値によって決定され、図２では、ＭＯＤ＝“Ｈ”であるので、制御回路７は、３分周動作をすると決定する。このように、分周動作の開始時点から７／４×Ｔ経過するまでに入力されるＭＯＤの値によって、制御回路７は、２分周動作か３分周動作かを決定する。制御回路７は、分周動作の開始時点から７／４×Ｔまでの間に、一度でもＭＯＤ＝“Ｈ”が入力されれば、３分周動作すると決定し、ＭＯＤ＝“Ｌ”であれば、２分周動作すると決定する。

以上のように、本デュアルモジュラスプリスケーラは、２分周動作をする場合、出力信号を切り替えず、３分周動作をする場合、選択回路６による選択前後の信号レベルが同一である２分周信号の期間に選択回路６は出力信号を選択するので、選択回路６に対して制御信号のタイミングがずれても、グリッチの発生を抑制できる効果が得られる。また、１つの２分周回路を用いて、２状態を切り替えることができるので、高速に動作するという効果が得られる。

なお、ここでは、２分周動作と３分周動作を切り替えるデュアルモジュラスプリスケーラについて説明したが、本発明はこれに限られない。例えば、３分周動作と４分周動作を切り替えるデュアルモジュラスプリスケーラ（以下、３／４デュアルモジュラスプリスケーラという）も実現可能である。

図３は、実施の形態1に係る３／４デュアルモジュラスプリスケーラの動作タイミングチャートである。図３中の表記は、図２と同じである。

以下、３／４デュアルモジュラスプリスケーラの動作を説明する。
図３において、ＡからＢの間は３分周動作し、ＢからＣの間は４分周動作する。

３分周動作をする場合、選択回路６は、出力信号を２回切り替える。図３において、選択回路６は、ＡからＢの間では、Ａ−１及びＡ−２で出力信号を切り替える。例えば、選択回路６は、Ａ−１のとき、０°の信号⇒９０°の信号、Ａ−２のとき、９０°の信号⇒１８０°の信号というように、出力信号を切り替える。出力信号を切り替える周期は、ＡからＡ−１において７／４×Ｔ、Ａ−１からＡ−２において１／２×Ｔ、Ａ−２からＢにおいて３／４×Ｔである。

４分周動作をする場合、選択回路６は、出力信号を４回切り替える。図３において、選択回路６は、３分周動作するＢからＣの間では、Ｂ−１、Ｂ−２、Ｂ−３及びＢ−４において出力信号を切り替える。例えば、選択回路６は、Ｂ−１のとき、１８０°の信号⇒２７０°の信号、Ｂ−２のとき、２７０°の信号⇒０°の信号、Ｂ−３のとき、０°の信号⇒９０°の信号、Ｂ−４のとき、９０°の信号⇒１８０°の信号というように、出力信号を切り替える。出力信号を切り替える周期は、ＢからＢ−１において７／４×Ｔ、Ｂ−１からＢ−２において１／２×Ｔ、Ｂ−２からＢ−３において１／２×Ｔ、Ｂ−３からＢ−４において１／２×Ｔ、Ｂ−４からＣにおいて３／４×Ｔである。

このように出力信号を切り替えることで、２／３デュアルモジュラスプリスケーラと同じ構成でも、３／４デュアルモジュラスプリスケーラを実現できる。

なお、３／４デュアルモジュラスプリスケーラの場合、３分周動作か４分周動作かを制御回路７が判断するタイミングは、以下の通りである。分周動作の開始時点から１１／４×Ｔ後までに入力されたＭＯＤの値によって、制御回路７は、３分周動作か４分周動作かを決定する。例えば、図３において、ＡからＢの間の分周動作は、ＡからＡ−３の間に入力されるＭＯＤの値によって決定され、図３では、ＭＯＤ＝“Ｌ”であるので、制御回路７は、３分周動作をすると決定する。ＢからＣの間の分周動作は、ＢからＢ−３の間に入力されるＭＯＤの値によって決定され、図３では、ＭＯＤ＝“Ｈ”であるので、制御回路７は、４分周動作をすると決定する。制御回路７は、分周動作の開始時点から１１／４×Ｔまでの間に、一度でもＭＯＤ＝“Ｈ”が入力されれば、４分周動作すると決定し、ＭＯＤ＝“Ｌ”であれば、３分周動作すると決定する。

上記で３／４デュアルモジュラスプリスケーラについて説明したが、Ｎ／Ｎ＋１デュアルモジュラスプリスケーラの場合、以下のようになる。ここで、Ｎは３以上の整数である。

Ｎ分周動作の場合、選択回路６は、出力信号をＮ−１回切り替える。切り替える周期は、７／４×Ｔ⇒１／２×Ｔ⇒・・・⇒１／２×Ｔ⇒３／４×Ｔである。ここで、１／２×Ｔは、２Ｎ−５回繰り返される。

上記のように、Ｎ／Ｎ＋１デュアルモジュラスプリスケーラの場合でも、２／３デュアルモジュラスプリスケーラと同様に、最初の周期は７／４×Ｔであり、最後の周期は３／４×Ｔである。その間に１／２×Ｔ周期を何回繰り返されるかよって、分周比は変化する。

Ｎ＋１分周動作の場合、選択回路６は、出力信号をＮ回切り替える。切り替える周期は、７／４×Ｔ⇒１／２×Ｔ⇒・・・⇒１／２×Ｔ⇒３／４×Ｔである。ここで、１／２×Ｔは、２Ｎ−３回繰り返される。

なお、Ｎ／Ｎ＋１デュアルモジュラスプリスケーラの場合、Ｎ分周動作かＮ＋１分周動作かを制御回路７が判断するタイミングは、以下の通りである。分周動作の開始時典から（Ｎ−１）／４×Ｔまでの間に入力されたＭＯＤの値によって、制御回路７は、Ｎ分周動作かＮ＋１分周動作かを決定するする。制御回路７は、分周動作の開始時点から（Ｎ−１）／４×Ｔまでの間に、一度でもＭＯＤ＝“Ｈ”が入力されれば、Ｎ＋１分周動作すると決定し、ＭＯＤ＝“Ｌ”であれば、Ｎ分周動作すると決定する。

以上のように、本デュアルモジュラスプリスケーラは、Ｎ分周動作とＮ＋１分周動作を切り替えることができる。

なお、実施の形態１に係るデュアルモジュラスプリスケーラは以下のように構成しても良い。
図４は、実施の形態１に係るデュアルモジュラスプリスケーラの他の構成例を示す図である。
図３と比較して、２分周回路１と選択回路６との間に信号遅延回路８が設けられており、２分周回路１と制御回路７とが接続されている点が異なる。

信号遅延回路８は、２分周回路１の出力信号を遅延させて、選択回路６に出力する信号遅延回路である。信号遅延回路８には、インバータまたはバッファが用いられる。インバータまたはバッファをが、複数直列接続されることで、所望の遅延時間が得られる。また、信号遅延回路８には、増幅器を用いても良い。

２／３デュアルモジュラスプリスケーラの説明で述べた通り，本発明によれば，選択回路６の制御タイミングに少し変動があったとしても分周動作には影響せず、グリッチも発生しない。なお、選択回路６の制御タイミングの中心値自体は、２分周回路１の出力信号のタイミングに同期していることが望ましい。同期していないと、選択回路６のタイミングずれに対するマージン量が減少するためである。したがって、本回路において、制御回路７は、２分周回路１の出力信号のタイミングに同期して、制御信号を選択回路６に出力する。

しかし、２分周回路１の出力信号のタイミングに制御回路７を同期させても、制御回路7の処理により制御信号（ｃｎｔ＜１＞、ｃｎｔ＜０＞）に遅延が生じると、制御タイミングのばらつきマージンが減少してしまい、場合によっては正常動作ができなくなってしまう。この問題点は、特に入力クロック周波数が高い場合に顕著となる。

その事態を避けるため、信号遅延回路８を追加した本回路では，信号遅延回路８で選択回路６への入力信号を、制御回路７の処理時間分遅延させ、２分周回路１から出力された信号が選択回路６に入力されるタイミングと、制御回路７から出力された制御信号が選択回路６に入力されるタイミングとを合わせている。これにより、周波数の高い入力クロックでも動作が可能となる。

実施の形態２
実施の形態２では、制御回路７の一構成例について説明する。
図５は、実施の形態２に係る２／３デュアルモジュラスプリスケーラの一構成例を示す図である。
なお、図５中、図１と同一符号は、同一または相当部分を示し、説明を省略する。

制御回路７は、論理回路で構成され、選択回路９（第１の選択回路の一例）及び選択回路１０（第２の選択回路の一例）、ＡＮＤゲート１１（第２のゲート回路の一例）、ＡＮＤゲート１２（第３のゲート回路の一例）及びＡＮＤゲート１５（第１のゲート回路）、ＤＦＦ１３（第３のフリップフロップの一例）、ＤＦＦ１４（第４のフリップフロップの一例）、ＤＦＦ１６（第１のフリップフロップの一例）及びＤＦＦ１７（第２のフリップフロップの一例）を備える。

選択回路９は、ＤＦＦ１６の出力信号及びＤＦＦ１７の出力信号に従って、２分周回路１が出力する４つの信号から１つの信号を選択し、出力する選択回路である。選択回路９は、選択回路６に対して並列に２分周回路１と接続される。２分周回路１の０°の信号線は、選択回路９の００端子に接続され、２分周回路１の９０°の信号線は、選択回路９の０１端子に接続され、２分周回路１の１８０°の信号線は、選択回路９の１１端子に接続され、２分周回路１の２７０°の信号線は、選択回路９の１０端子に接続される。

選択回路１０は、ＤＦＦ１６の出力信号及びＤＦＦ１７の出力信号に従って２分周回路１が出力する４つの信号から、１つの信号を選択し、出力する選択回路である。選択回路９と同様に、選択回路１０は、選択回路６に対して並列に２分周回路１と接続される。しかし、２分周回路１の４つ出力端子と選択回路１０の４つの端子との接続関係は、選択回路９の場合と異なる。２分周回路１の０°の信号線は、選択回路１０の０１端子に接続され、２分周回路１の９０°の信号線は、選択回路１０の１１端子に接続され、２分周回路１の１８０°の信号線は、選択回路１０の１０端子に接続され、２分周回路１の２７０°の信号線は、選択回路９の００端子に接続される。

ＡＮＤゲート１１は、選択回路９の出力信号及びＡＮＤゲート１５の出力信号が入力され、入力された２つの信号の論理積を、ＤＦＦ１３に出力するＡＮＤゲートである。

ＡＮＤゲート１２は、選択回路１０の出力信号及びＡＮＤゲート１５の出力信号が入力され、入力された２つの信号の論理積をＤＦＦ１４に出力するＡＮＤゲートである。

ＡＮＤゲート１５は、分周動作を指示する信号ＭＯＤが入力されるとともに、選択回路６が出力した信号が反転されて入力され、入力された２つの信号の論理積を、ＡＮＤゲート１１及び１２に出力するＡＮＤゲートである。

ＤＦＦ１３は、１ビットのデータを保持し、クロック端子にＡＮＤゲート１１の出力信号が入力され、−Ｑ端子とＤ端子とが接続されたフリップフロップである。

ＤＦＦ１４は、１ビットのデータを保持し、クロック端子にＡＮＤゲート１２の出力信号が入力され、−Ｑ端子とＤ端子とが接続されたフリップフロップである。

ＤＦＦ１６は、１ビットのデータを保持し、クロック端子に選択回路６の出力信号が入力され、Ｄ端子にＤＦＦ１３の出力信号が入力され、Ｑ端子から信号を出力するフリップフロップである。

ＤＦＦ１７は、１ビットのデータを保持し、クロック端子に選択回路６の出力信号が入力され、Ｄ端子にＤＦＦ１３の出力信号が入力され、Ｑ端子から信号を出力するフリップフロップである。

次に、実施の形態２のデュアルモジュラスプリスケーラの動作について説明する。
デュアルモジュラスプリスケーラとしての動作は、実施の形態１と同様であるため説明を省略する。
制御回路７の動作について説明する。
図６は、実施の形態２に係る２／３デュアルモジュラスプリスケーラの動作タイミングチャートである。

図６において、ｃｎｔ２＜０＞は、ＤＦＦ１７のＱ端子から出力される、選択回路９及び１０への制御信号である。同様にｃｎｔ２＜１＞は、ＤＦＦ１６のＱ端子から出力される、選択回路９及び１０への制御信号である。ｓｅｌ２＜０＞は、選択回路１０がＡＮＤゲート１２に出力する信号である。ｓｅｌ２＜１＞は、選択回路９がＡＮＤゲート１１に出力する信号である。ｔｍａｓｋは、ＡＮＤゲート１５がＡＮＤゲート１１及び１２に出力する信号である。ｔｃｌｋ＜０＞は、ＡＮＤゲート１２がＤＦＦ１４に出力する信号である。ｔｃｌｋ＜１＞は、ＡＮＤゲート１１がＤＦＦ１３に出力する信号である。ｃｎｔ＜０＞は、ＤＦＦ１４のＤ端子から出力される選択回路６への制御信号である。同様に、ｃｎｔ＜１＞、ＤＦＦ１３のＤ端子から出力される選択回路６への制御信号である。

図６に示されているように、制御回路７が、分周比を２分周⇒３分周⇒３分周⇒２分周の順に変化させた場合の動作について説明する。それぞれの分周動作を行う周期は、２Ｔ⇒３Ｔ⇒３Ｔ⇒２Ｔである。

まず、時間がＡからＢにおいて、２分周動作する場合を説明する。２分周動作するとき、制御回路７には、ＭＯＤ＝“Ｌ”が入力されている。制御回路７は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）を選択回路６に出力する。選択回路６は、（ｃｎｔ＜１＞、ｃｎｔ＜０＞）＝（“Ｌ”、“Ｌ”）に従って、２分周回路１が出力する信号のうち、０°の信号を選択し、その信号を出力する。

次に、時間がＢからＣにおいて、３分周動作をする場合を説明する。２分周動作から３分周動作に切り替える場合、ＭＯＤ＝“Ｈ”が制御回路７のＡＮＤゲート１５に入力される。図６では、Ｂのとき、ＭＯＤ＝“Ｈ”が制御回路７のＡＮＤゲート１５に入力されている。また、ＡＮＤゲート１５には、選択回路６が出力した信号の反転信号が入力される。図６において、２分周動作が終了後、つまり、Ｂのとき選択回路６は、ｏｕｔ＝“Ｈ”を出力し、その後、Ｂ‐１のときｏｕｔ＝“Ｌ”を出力する。

したがって、選択回路６がｏｕｔ＝“Ｌ”を出力したとき、つまり、Ｂ−１のとき、ＡＮＤゲート１５は、ｔｍａｓｋ＝“Ｈ”をＡＮＤゲート１１の一方の端子及びＡＮＤゲート１２の一方の端子に出力する。ＡＮＤゲート１１の他方の入力端子には、選択回路９からｓｅｌ２＜０＞が入力される。

時間がＢ−２のときに、選択回路１０は、２７０°の信号を選択しているので、ｓｅｌ２＜０＞は、“Ｌ”から“Ｈ”になる。そのタイミングで、ＡＮＤゲート１２の入力は両方とも“Ｈ”になるので、ＡＮＤゲート１２は、ｔｃｌｋ＜０＞＝“Ｈ”をＤＦＦ１４に出力する。ＤＦＦ１４は、ｔｃｌｋ＜０＞＝“Ｈ”を受けて、ｃｎｔ＜０＞＝“Ｈ”を選択回路６に出力する。このとき、ｃｎｔ＜１＞＝“Ｌ”である。
ｃｎｔ＜０＞＝“Ｈ”、ｃｎｔ＜１＞＝“Ｌ”を受けて、選択回路６は、選択する信号を、０°の信号から９０°の信号に変化させ、９０°の信号を出力する。

時間がＢ−３のときに、選択回路９は、０°の信号を選択しているので、ＡＮＤゲート１１の他方の入力端子には、選択回路９からｓｅｌ２＜１＞＝“Ｈ”が入力される。そのタイミングで、ＡＮＤゲート１１の入力は両方とも“Ｈ”になるので、ＡＮＤゲート１１は、ｔｃｌｋ＜１＞＝“Ｈ”をＤＦＦ１３に出力する。ＤＦＦ１３は、ｔｃｌｋ＜１＞＝“Ｈ”を受けて、ｃｎｔ＜１＞＝“Ｈ”を選択回路６に出力する。

選択回路６にはｃｎｔ＜０＞＝“Ｈ”、ｃｎｔ＜１＞＝“Ｈ”の信号が入力されることになるので、選択回路６は、選択する信号を、９０°の信号から１８０°の信号に変化させ、出力する。選択回路６は、ＢからＣの間に、出力信号を２回切り替えているので、選択回路６は３分周動作を行うことになる。

次に、時間がＣからＤにおいて、３分周動作をする場合を説明する。前回の３分周動作のときに、ＤＦＦ１６のＤ端子には、ｃｎｔ＜１＞＝“Ｈ”が入力されており、ＤＦＦ１７のＤ端子には、ｃｎｔ＜１＞＝“Ｈ”が入力されている。前回の３分周動作が終了した後、つまり、時間がＣのときに、選択回路６の出力信号は“Ｌ”から“Ｈ”になり、その信号はＤＦＦ１６のクロック端子及びＤＦＦ１７のクロック端子に出力される。そうすると、ＤＦＦ１６は、選択回路９及び１０に、ｃｎｔ２＜１＞＝“Ｈ”を出力する。同様に、ＤＦＦ１７は、選択回路９及び１０に、ｃｎｔ２＜０＞＝“Ｈ”を出力する

ＤＦＦ１６からの制御信号ｃｎｔ２＜１＞＝“Ｈ”及びＤＦＦ１７からの制御信号ｃｎｔ２＜０＞＝“Ｈ”を受けて、選択回路９は、０°の信号から１８０°の信号に、選択する信号を変化させ、ＡＮＤゲート１１にその信号を出力する。

同様に、ＤＦＦ１６からの制御信号ｃｎｔ２＜１＞＝“Ｈ”及びＤＦＦ１７からの制御信号ｃｎｔ２＜０＞＝“Ｈ”を受けて、選択回路１０は、２７０°の信号から９０°の信号に、選択する信号を変化させ、ＡＮＤゲート１２にその信号を出力する。

時間がＣ−１のときに、ｏｕｔ＝“Ｈ”からｏｕｔ＝“Ｌ”になるので、ＡＮＤゲート１５は、ｔｍａｓｋ＝“Ｈ”をＡＮＤゲート１１の一方の端子及びＡＮＤゲート１２の一方の端子に出力する。

時間がＣ−２のときに、ｓｅｌ２＜０＞＝“Ｈ”及びｔｍａｓｋ＝“Ｈ”がＡＮＤゲート１２に入力されるので、ＡＮＤゲート１２は、ｔｃｌｋ＜０＞＝“Ｈ”をＤＦＦ１４に出力する。

ＤＦＦ１４にｔｃｌｋ＜０＞＝“Ｈ”が入力されると、ＤＦＦ１４の入力信号は“Ｌ”から“Ｈ”に切り替わるため、ＤＦＦ１４は、出力信号ｃｎｔ＜０＞を“Ｈ”から“Ｌ”に変化させ、ｃｎｔ＜０＞＝“Ｌ”を選択回路６に出力する。

選択回路６に入力される信号はｃｎｔ＜１＞＝“Ｈ”及びｃｎｔ＜０＞＝“Ｌ”となるので、選択回路６は、１８０°の信号から２７０°の信号に選択する信号を切り替え、２７０°の信号を出力する。

時間がＣ−３のときに、ｓｅｌ２＜１＞＝“Ｈ”及びｔｍａｓｋ＝“Ｈ”がＡＮＤゲート１１に入力される。そのため、ＡＮＤゲート１１は、ｔｃｌｋ＜１＞＝“Ｈ”をＤＦＦ１３に出力する。

ＤＦＦ１３にｔｃｌｋ＜１＞＝“Ｈ”が入力されると、ＤＦＦ１３の入力信号は“Ｌ”から“Ｈ”に切り替わるため、ＤＦＦ１３は、出力信号ｃｎｔ＜１＞を“Ｈ”から“Ｌ”に変化させ、ｃｎｔ＜１＞＝“Ｌ”を選択回路６に出力する。

選択回路６に入力される信号はｃｎｔ＜１＞＝“Ｌ”及びｃｎｔ＜０＞＝“Ｌ”となるので、選択回路６は、２７０°の信号から０°の信号に選択する信号を切り替え、０°の信号を出力する。

以上のように、選択回路６は、時間がＣからＤの間に、出力信号を２回切り替えているので、選択回路６は３分周動作を行うことになる。

次に、時間がＤからＥにおいて、２分周動作する場合を説明する。時間がＤのとき、ＡＮＤゲート１４に、ＭＯＤ＝“Ｌ”が入力される。これにより、ＡＮＤゲート１４は、ＡＮＤゲート１１及び１２にｔｍａｓｋ＝“Ｌ”を出力する。ＡＮＤゲート１１及び１２に入力される一方の信号は、“Ｌ”となるので、ＡＮＤゲート１１の出力する信号ｔｃｌｋ＜１＞及びＡＮＤゲート１２の出力する信号ｔｃｌｋ＜０＞は、ともに“Ｌ”になる。

前回の３分周動作が終了したとき、つまりＤのときから、ｔｃｌｋ＜１＞及びｔｃｌｋ＜０＞の値に変化がないため、ＤＦＦ１３は、選択回路６にｃｎｔ＜１＞＝“Ｌ”を出力し続け、ＤＦＦ１４は、選択回路６にｃｎｔ＜０＞＝“Ｌ”を出力し続ける。選択回路６は、ｃｎｔ＜０＞＝“Ｌ”及びｃｎｔ＜１＞＝“Ｌ”に従って、０°の信号を出力し続ける。

このように、時間がＤからＥの間、選択回路６は出力信号を切り替えないので、選択回路６は２分周動作をする。

以上のように、実施の形態２によれば、選択回路６の出力信号及び２分周回路１の出力信号を制御回路７に入力し、両信号を用いて、制御回路７は、選択回路６に対する制御信号を生成しているので、２分周回路１が出力する２分周信号と選択回路６に対して選択回路７が出力する制御信号とを同期させることができる。これにより、制御信号に基づいて選択回路６が２分周信号を選択するタイミングがずれることを防ぐことができる。さらに、本実施の形態２の制御回路７は、２つの選択回路と、３つのＡＮＤゲートと、４つのＤＦＦにより構成でき、簡単な構成で高速に２分周回路１の出力信号に同期した制御信号を生成できる。

なお、実施の形態２において、信号遅延回路８を用いても良い。
図７は、信号遅延回路を用いた実施の形態２に係るデュアルモジュラスプリスケーラの他の構成例である。図５と比較して、２分周回路と選択回路６の間に信号遅延回路８が設けられている点が異なる。このような構成とすることにより、制御回路７の処理による遅延時間を、信号遅延回路８で補償できるので、２分周回路１の出力信号が選択回路６に到達するタイミングと、制御回路７が制御信号を選択回路６に出力するタイミングとを合わせることができる。これにより、入力クロック信号の周波数が高くなっても、タイミングのずれによるグリッチの発生を防ぐことができる。ここで信号遅延回路８は、選択回路９および１０と、ＡＮＤゲート１１および１２、ＤＦＦ１３および１４の遅延を補償している。

１ ２分周回路、２ ６ ９ １０ 選択回路、３ ７ 制御回路、８ 信号遅延回路、１１ １２ １５ ＡＮＤゲート、１３ １４ １６ １７ ＤＦＦ。

Claims (2)

1. 入力されたクロック信号を２分周し、位相の異なる４つの２分周信号を出力する２分周回路と、
   前記２分周回路が出力した４つの前記２分周信号から１つの前記２分周信号を選択し、第１の分周動作と第２の分周動作とを切り替える選択回路と、
   前記選択回路による選択前後の信号レベルが同一である前記２分周信号の期間に前記選択回路に前記２分周信号を選択させる制御信号を出力し、前記第１の分周動作と前記第２の分周動作とを制御する制御回路と
   を備え、
   前記制御回路は、前記２分周回路が出力する４つの前記２分周信号及び前記選択回路が選択する前記２分周信号を入力信号とし、前記２分周信号と前記選択回路に出力する前記制御信号とを同期させる論理回路で構成される分周器。
2. 前記制御回路は、第１から第２の選択回路、第１から第３のゲート回路、第１から第４のフリップフロップを備え、
   前記第１のゲート回路は、前記第１の分周動作または前記第２の分周動作を指示する信号及び前記選択回路の出力信号の反転信号が入力され、両信号の論理積を出力し、
   前記第１のフリップフロップは、データ端子に前記選択回路への前記制御信号が入力され、クロック端子に前記選択回路の出力信号が入力され、出力端子から前記第１の選択回路への制御信号及び前記第２の選択回路への制御信号を出力し、
   前記第２のフリップフロップは、データ端子に前記選択回路への前記制御信号が入力され、クロック端子に前記選択回路の出力信号が入力され、出力端子から前記第１の選択回路への制御信号及び前記第２の選択回路への制御信号を出力し、
   前記第１の選択回路は、前記第１のフリップフロップが出力する制御信号及び前記第２のフリップフロップが出力する制御信号に従って、前記２分周回路が出力した４つの前記２分周信号から１つの前記２分周信号を選択し、
   前記第２の選択回路は、前記第１のフリップフロップが出力する制御信号及び前記第２のフリップフロップが出力する制御信号に従って、前記２分周回路が出力した４つの前記２分周信号から前記第１の選択回路が選択した前記２分周信号とは異なる１つの前記２分周信号を選択し、
   前記第２のゲート回路は、第１の選択回路が選択した前記２分周信号及び前記第１のゲート回路が出力した信号が入力され、両信号の論理積を出力し、
   前記第３のゲート回路は、第２の選択回路が選択した前記２分周信号及び前記第１のゲート回路が出力した信号が入力され、両信号の論理積を出力し、
   前記第３のフリップフロップは、クロック端子に第２のゲート回路が出力した信号が入力され、データ端子と反転出力端子が接続されており、出力端子から前記選択回路への制御信号を出力し、
   前記第４のフリップフロップは、クロック端子に第３のゲート回路が出力した信号が入力され、データ端子と反転出力端子が接続されており、出力端子から前記選択回路への制御信号を出力する請求項１記載の分周器。

Images