JPS6035400A - 相補形金属酸化膜半導体を用いた送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は相補形金属酸化膜半導体（略称Ｃ−ＭＯ８）装
置に関し、もつと詳しくはデータをシフトレジスタに入
出力して処理するための半導体集積回路などの装置に関
する。

背景技術 近年マイクロプロセッサおよびマイクロコンピュータな
どは０−ＭＯＳ化が急速に行なわれてお９、高機能の要
求に応じて４ビツトだけでなく、８ピツトの汎用マイク
ロ１０セツサもまたＣ−Δ１０Ｓ化されるようになって
きた。このような状況において直列入出力データ処理機
能を内蔵したＣ−ＭＯ８１チツフ１マイクロコンピュー
タや汎用マイクロプロセッサのＣ−ＭＯＳ化された周辺
素子が出現しつつある。

このようなＣ−ＭＯ８装置では消費型カが大きな問題と
なる。Ｃ−ＭＯ８装置の直列入出力データ処理回路で最
も電力を消費するのはデータ転送用クロック信号に起因
するものである。

Ｃ−ＭＯ８装置の消費電流１．ＤＤは第一式で示される
。

ＩＤＤ＝ｆ−ＯＬ・ＶＤＤ　・・・（１）ここでｆはＣ
−ＭＯ８装置の動作周波数であり、シフトレジスタの転
送のために用いられるクロック信号の周波数である。Ｏ
Ｌは負荷容量であり、ＶＤＤは電源電圧を示す。原理上
は転送りロック信号が発生されていないときにはｆ＝０
となり。

第１式から消費電流ＩＤＤは零となる。

目　的 本発明の目的は、消費電力を低減することができるよう
にした相補形金属酸化膜半導体装＠を提供することでｂ
る。

実施例 第１図は非同期直列入出力転送データのフォーマットを
示す。通信が行なわれないときマーク信号は論理ｒｌＪ
のままである。通信にあたっては、まず１ビツトのスタ
ートビット８Ｔと８ビツトの７’　−’）　Ｄ　Ｏ〜Ｄ
７と１ビツトのパリティＰと１ビツトのストップビット
８Ｐとから成る。ストップビットＳＰは１ビツト以外に
１−ビットまたは２ビットであってもよい。第１図では
ストツ７゛ピットが１ビツトである状態？示す。

第２図は本発明の一実施例の相補形金属酸化膜半導体集
積回路によって実現された送信回路を示す。スタートビ
ット８Ｔ、データＤ　Ｏ、Ｄ　７　、パリティＰおよび
ストップビットＳＰに個別的に対応してＤ型フリップフ
ロッグＦｌ〜Ｆ１１が設けられ、それらの人出端子Ｓに
与えられる。送１言にあたってはまず論理「１」の能動
化信号がフリップフロップＦ１〜Ｆｉｌの入力端子Ｅに
入力され、これによって送信すべき情報がプリセット入
力端子Ｓに人力され、出力端子Ｑに導出される。このプ
リセット入力端子ＳにおいてフリップフロップＦ１では
論理「０」であるスタートピッＦＳＴが与えられ、また
フリップフロップＦ２〜Ｆ９ではデータＤＯ〜Ｄ７が与
えられ、フリップフロラ１ＦｔｏではパリティＰが与え
られ、フリップフロップＦｉｌでは論理「０」であるス
トップビットＳＰが与えられる。この能動化信号はもう
一つのフリップフロップＦ１２ｆｆｉセットし、その出
力ＱはＡＮＤゲート１に与えられる。ＡＮＤゲート１に
は転送りロック信号発生源２から送信データ転送用クロ
ック信号ＴｘＣが与えられる。これによってＡＮＤゲー
トｌからの転送りロック信号はフリップフロップＦ１〜
Ｆｉｌのクロック入力端子ＣＬＫに与えられ、フィン３
から直列転送データＴｘＤ　が外部に送出される。フリ
ップフロップｒ１１のデータ入力端子りには論理「１」
の＠号を発生する信号源４からの信号が与えられる。こ
うしてフリップフロッグＦｌ−Ｆｉｌの出力Ｑは転送用
クロック信号の入力の度毎に順次的に直列に導出されて
行き、信号源４からの論理１のＩＮ号が転送後のフリッ
プフロラ１Ｆ１〜Ｆｉｌにストアされる。

こうしてフリップフロップＦ１〜Ｆｉｌにストアされた
信号のすべてが直列に転送され、それらのストア内容が
すべて論理「ｌ」となったときにそれらのフリップフロ
ラ１Ｆ１〜Ｆ１１の出力Ｑを受信するＡＮＤゲート５か
らの出力は論理「１」となりフリップフロップＦ１２を
リセットする。

これによってＡ　Ｎ　Ｉ）ゲート１からの転送りロック
信号ＴｘＣが遮断される。し之がってフリップフロッグ
Ｆｔ−Ｆｌ、１によってデータを転送したのちには転送
りロック１言号は用いられず、消費電力の低減が図られ
る。

上述の実施例ではフリップ７０ツブＦ１２がリセットさ
れることによってＡＮＤゲート１を介する転送りロック
信号ＴｘＣの導出が遮断されたけれども、本発明の池の
実施例として、転送りロック信号発生源２からのクロッ
クが池の用途に用いうしていないときにはフリップフロ
ップＦ１２のリセット信号によって転送りロック信号発
生源２？不能動化するようにしてもよい。

第３図は本発明の池の実施例の相補形金属酸化膜半導体
集積回路によって実現される受信回路を示す。スタート
ビットＳＴ、データＤ　Ｑ　、　Ｄ　７、パリティＰお
よびストップビットＳ　Ｐに対応してＤ型フリップフロ
ップＦ２１〜Ｆｓｔが設けられる。受信されるべき信号
がライン６から入力され、その信号が論理「０」のスタ
ートビットＳＴであるとき反転回路７を介する論理「１
」の１８号はフリップフロップＦ　ａ　２　ｒｅ上セツ
トる。したがってＡＮＤゲート８にはフリップフロップ
Ｆ３２の論理「１」であるセット信号が導出される。こ
のＡＮＤゲート８には転送りロック信号源２からの転送
りロック信号孔ＩＣが与えられる。ＡＮＤゲート８から
の転送りロック信号ＲｘＣはフリップフロップＦ２１〜
Ｆ、８１のクロック入力端子ＣＬＫに与えられ、これに
よってデータ入力端子りに入力された＠号はフリップフ
ロップＦＢＩからフリップフロップＦ２１に向けて転送
りロック信号且ｘＣの受信の度毎に一つずつシフトされ
て行く。

ライン６からスタートビットＳＴ、データＤＯ〜Ｄ７、
パリティＰおよびストップビットＢＰ７）ｓ直列に与え
られてフリップフロップＦ２１−ＦＢＩにストアされた
状態ではフリップフロップＦ２１の出力はスタートビッ
トＳＴである論理「０」となっている。このときライン
６からはｉｌｆｌｔｇ状態でないことを表わす論」里ｒ
ｌＪのマーク１ａ号が与えられている。したがってゲー
ト９の出力は論理「１」となり、フリップフロップＢ’
　８２　ｋリセットする。こうしてＡＮＤゲート８を介
する転送りロック信号ＩＬＸＣが遮断される。こうして
データＤＯ〜Ｄ７がストアされているフリップフロップ
Ｆ２２〜Ｆ２９からの出力がデータバスに転送されて読
取られる。ゲート９からの論理「１」の信号はまたフリ
ップフロップＦ２１〜士゛３１のリセット入力端子孔２
に入力され、これによってフリッププロップＦ２１〜Ｆ
３１の出力Ｑは論理「１」に強制される。

このような第３図に示された実施例でもまたデータ転送
後には転送りロック信号几ｘＧ　が用いられず、したが
って電力消費の低減を図ることができる。

本発明のさらに池の実施例としてフリップフロップＦ１
〜Ｆｚ；Ｆ２ｔ〜Ｆ３１を送信および受信のために共用
化し、これらのフリップフロップに与えられる送信およ
び受信の転送りロック信号を通信時だけ送出するように
してもよく、これによって消費″心力の低減を図ること
ができる。

効　果 以上のように本発明によれば転送りロック＠号はＭ１信
ずべきデータが有るときだけ用いられるので相補形金属
酸化膜半導体における消費電力の低減と図ることが可能
になった。

【図面の簡単な説明】

第１図は本発明の一実施例の非同期直列入出力転送デー
タのフォーマツ）ｋ示す図、第２図は本発明の一実施例
のブロック図、第３図は池の実施例のブロック図でｂる
。 １．５．８・・・ＡＮＤゲート、２・・・転送りロック
信号発生源、７・・・反転回路、９・・・グー）、Ｆｌ
〜１！’１１；Ｆ２１−Ｆ３１・・・Ｄ型フリッグフロ
ップ、Ｆ１２．Ｉ′’８２・・・フリップフロップ代理
人　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 相補形金属酸化膜半導体によって構成され、データをス
   トアするシフトレジスタと、 データの存無を検出する手段と、 転送りロック信号源と、 データ有無検出手段からの出力に応答し、データがある
   ときだけ転送りロック信号源からの転送りロック信号音
   シフトレジスタに与える手段とを含むこと全特徴とする
   相補形金属酸化膜半導体装置。