JP6110693B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6110693B2
JP6110693B2 JP2013044631A JP2013044631A JP6110693B2 JP 6110693 B2 JP6110693 B2 JP 6110693B2 JP 2013044631 A JP2013044631 A JP 2013044631A JP 2013044631 A JP2013044631 A JP 2013044631A JP 6110693 B2 JP6110693 B2 JP 6110693B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
oxide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013044631A
Other languages
English (en)
Other versions
JP2013219335A (ja
JP2013219335A5 (ja
Inventor
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013044631A priority Critical patent/JP6110693B2/ja
Publication of JP2013219335A publication Critical patent/JP2013219335A/ja
Publication of JP2013219335A5 publication Critical patent/JP2013219335A5/ja
Application granted granted Critical
Publication of JP6110693B2 publication Critical patent/JP6110693B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
また、酸化物半導体を用いたトランジスタにおいて、ゲートＢＴストレス（特にマイナスバイアスにおいて）印加後のトランジスタ特性（ドレイン電流−ゲート電圧曲線（Ｉｄ−Ｖｇ曲線））において、しきい値電圧におけるドレイン電流の上昇が段階的になる不良が発生し、Ｉｄ−Ｖｇ曲線においてコブ状の曲線が見られる。これは、ゲート電極と重なる酸化物半導体膜の側面において、酸化物半導体のｎ型化による寄生チャネルが形成されることが原因と考えられる。酸化物半導体膜の側面は、素子分離のために加工されることによるダメージや不純物付着などによる汚染に曝される。そのため、当該領域に電界などのストレスが与えられると、活性化しやすく、ｎ型化（低抵抗化）することで、寄生チャネルが形成される。
特開２００６−１６５５２８号公報
本発明の一態様は、酸化物半導体を用いた半導体装置において、ゲートＢＴストレスによる寄生チャネルの形成を抑制した半導体装置を提供することを課題の一とする。また、電気特性の優れたトランジスタを有する半導体装置を提供する。
本発明の一態様は、ゲート絶縁膜を介して重なるゲート電極及び酸化物半導体膜と、酸化物半導体膜に接する第１の電極及び第２の電極を有するトランジスタにおいて、第２の電極は第１の電極の先端部及び側面部を囲う。また、酸化物半導体膜は、ゲート電極と重なり、且つ第１の電極及び第２の電極に挟まれた領域にチャネル領域が形成される。また、チャネル領域の端部から連続して延びる酸化物半導体膜の端部が、ゲート電極と重ならない。
また、本発明の一態様は、ゲート絶縁膜を介して重なるゲート電極及び酸化物半導体膜と、酸化物半導体膜に接する第１の電極及び第２の電極を有するトランジスタにおいて、第２の電極は第１の電極の先端部及び側面部を囲う。また、酸化物半導体膜は、ゲート電極と重なり、且つ第１の電極及び第２の電極に挟まれた領域にチャネル領域が形成される。また、チャネル幅方向を延伸した方向と交差する酸化物半導体膜の端部が、ゲート電極と重ならない。
また、本発明の一態様は、ゲート絶縁膜を介して重なるゲート電極及び酸化物半導体膜と、酸化物半導体膜に接する第１の電極及び第２の電極を有するトランジスタにおいて、第２の電極は第１の電極の先端部及び側面部を囲う。また、酸化物半導体膜は、ゲート電極と重なり、且つ第１の電極及び第２の電極に挟まれた領域にチャネル領域が形成され、チャネル領域の近傍に、またはチャネル領域に接するように、ゲート電極と重ならない領域を有する。
本発明の一態様は、酸化物半導体膜がＩｎ、Ｇａ、ＳｎおよびＺｎから選ばれた一種以上の元素を有することを特徴とする半導体装置である。
本発明の一態様は、チャネル領域の近傍に位置する酸化物半導体膜の端部がゲート電極と重ならない。このため、当該酸化物半導体膜の端部には電界などのストレスが印加されず、酸化物半導体膜の端部がｎ型化しにくい。この結果、ｎ型化された端部を介して一対の電極間に寄生チャネルが形成されにくくなり、トランジスタの電気特性の不良発生を抑制することができる。
本発明の一態様により、酸化物半導体を用いた半導体装置において、ゲートＢＴストレスによる寄生チャネルの形成を抑制した半導体装置を提供することができる。また、本発明の一態様により、電気特性の優れたトランジスタを有する半導体装置を提供することができる。
本発明の一態様に係る半導体装置を説明する上面図及び断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する上面図である。 本発明の一態様に係る半導体装置を説明する上面図である。 本発明の一態様に係る半導体装置を説明する上面図である。 本発明の一態様に係る半導体装置を説明する上面図である。 本発明の一態様に係る半導体装置を説明する断面図である。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
（実施の形態１）
本実施の形態では、電気特性の優れたトランジスタの構造、及びそれを生産性高く作製する方法について、図１及び図２を用いて説明する。
図１は、本実施の形態に示すトランジスタ１００の上面図及び断面図である。図１（Ａ）は、本実施の形態に示すトランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂに対応する、トランジスタ１００の断面図である。なお、図１（Ａ）では、明瞭化のため、トランジスタ１００の構成要素の一部（例えば、ゲート絶縁膜１０７等）を省略している。
図１（Ｂ）に示すトランジスタ１００は、基板１０１上に設けられるゲート電極１０５と、少なくともゲート電極１０５を覆うゲート絶縁膜１０７と、ゲート絶縁膜１０７を介してゲート電極１０５の一部と重なる酸化物半導体膜１０９と、酸化物半導体膜１０９に接して形成される一対の電極１１１ａ、１１１ｂとを有する。また、トランジスタ１００を覆う絶縁膜１１３を有してもよい。また、図示しないが、基板１０１及びゲート電極１０５の間に、下地絶縁膜を有してもよい。
本実施の形態に示すトランジスタ１００は、図１（Ａ）に示すように、一対の電極１１１ａ、１１１ｂは、電極１１１ｂの先端部及び側面部を電極１１１ａが囲んでいる。即ち、電極１１１ａが電極１１１ｂの一部を、一定間隔をあけて囲んでいる。なお、酸化物半導体膜１０９において、一対の電極１１１ａ、１１１ｂが対向する領域、即ち電極１１１ａと電極１１１ｂで挟まれている領域であって、且つゲート電極１０５と重なる領域がチャネル領域１０９ｂとなる。
また、酸化物半導体膜１０９は、チャネル領域１０９ｂの端部から連続して延びる酸化物半導体膜の端部が、ゲート電極１０５と重ならない。即ち、図１（Ａ）に示すように、チャネル領域１０９ｂの近傍にゲート電極１０５と重ならない領域１０９ｄが位置する。または、図４に示すように、チャネル領域１０９ｂに接して、ゲート電極１０５と重ならない領域１０９ｄを有する。
また、トランジスタ１００のチャネル幅方向、即ち電極１１１ａ及び電極１１１ｂが対向する方向（即ち、チャネル長方向）と交差する方向、を延伸した方向１０８と交差する酸化物半導体膜１０９の端部が、ゲート電極１０５と重ならない。
また、酸化物半導体膜１０９は、電極１１１ａと重なる領域１０９ｃと、電極１１１ｂと重なる端部１０９ａ＿２との間に、ゲート電極１０５と重ならない領域、即ち領域１０９ｄの一部を有する。即ち、酸化物半導体膜１０９において、チャネル領域１０９ｂと酸化物半導体膜１０９の端部の間に、ゲート電極１０５と重ならない領域を有する。
また、酸化物半導体膜１０９において、チャネル領域１０９ｂの近傍に設けられる端部１０９ａ＿１が、ゲート電極１０５と重なっていないことを特徴とする。即ち、ゲート電極１０５の端部１０５ａの外側に、酸化物半導体膜１０９の端部１０９ａ＿１が位置する。なお、端部１０９ａ＿１は、電極１１１ｂと重なる酸化物半導体膜の端部１０９ａ＿２と隣接し、且つチャネル領域１０９ｂと最短距離である端部である。
酸化物半導体膜のエッチング等で加工された端部においては、加工によるダメージや不純物付着などによる汚染に曝されるため、電界などのストレスが与えられることによって活性化しやすく、それによりｎ型化（低抵抗化）しやすくなる。そのため、ゲート電極と重なる酸化物半導体膜の端部において、酸化物半導体がｎ型化しやすくなる。当該ｎ型化された端部が一対の電極１１１ａ、１１１ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、チャネル領域近傍の酸化物半導体膜の端部がゲート電極と重なっていないと、即ち、ゲート電極の外側に酸化物半導体膜の端部が位置すると、酸化物半導体膜の端部に電界がかからず、酸化物半導体膜の端部がｎ型化されないため、リークパスが発生しない。この結果、トランジスタ１００の電気特性において、しきい値電圧におけるドレイン電流の上昇が急峻である優れた電気特性となる。
また、酸化物半導体膜１０９において、チャネル領域１０９ｂの近傍のゲート電極１０５と重ならない領域１０９ｄ以外は、電極１１１ａと重なる領域１０９ｃである。このため、基板１０１側からの光が酸化物半導体膜１０９に照射される光量を最小限とすることができるため、光リーク電流によるオフ電流の上昇を抑制することができる。
ここで、トランジスタ１００の構成の詳細について説明する。
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。
また、基板１０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０１より分離し、他の基板に転載するのに用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１０５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、マンガン、ジルコニウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極１０５は、単層構造でも、二層以上の積層構造としてもよい。
また、ゲート電極１０５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１０５とゲート絶縁膜１０７との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１０９より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
ゲート絶縁膜１０７は、酸化シリコン、酸化窒化シリコン、Ｇａ−Ｚｎ系金属酸化物膜、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いればよく、積層または単層で設ける。
ゲート絶縁膜１０７の厚さは、膜厚１００ｎｍ以上３５０ｎｍ以下、代表的には１００ｎｍ以上２００ｎｍ以下とするとよい。
酸化物半導体膜１０９としては、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。
また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
また、酸化物半導体膜１０９に形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体膜１０９は、非晶質構造、単結晶構造、または多結晶構造であってもよい。
また、酸化物半導体膜１０９は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部の一以上を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体膜１０９は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。または、微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
酸化物半導体膜１０９は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体膜１０９が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体膜１０９は、例えば、単結晶を有してもよい。
ここでＣＡＡＣ−ＯＳ膜の詳細について説明する。ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、例えば、結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えばｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜１０９において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
酸化物半導体膜１０９には、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい。
図１に示すトランジスタ１００は、酸化物半導体膜１０９の上面形状が矩形状である。また、ゲート電極１０５において、酸化物半導体膜１０９と重なる領域は矩形状である。なお、酸化物半導体膜１０９の上面形状は、円形状、多角形状等の形状を適宜用いることができる。また、ゲート電極１０５において酸化物半導体膜１０９と重なる領域は、酸化物半導体膜１０９と類似する形状で形成すればよい。図３に、円形状の酸化物半導体膜１１９、及び酸化物半導体膜１１９と重なる領域が円形状のゲート電極１１５を有するトランジスタ１１０を示す。酸化物半導体膜１１９の上面形状を円形とすることで、酸化物半導体膜１１９の端部において角部が形成されず、酸化物半導体膜１１９の端部の膜の被覆率を高めることができる。
一対の電極１１１ａ、１１１ｂは導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。なお、一対の電極１１１ａ、１１１ｂは配線としても機能させてもよい。
図１（Ａ）において、一対の電極１１１ａ、１１１ｂの一方の電極１１１ａは、チャネル領域１０９ｂ近傍の酸化物半導体膜１０９の端部と重ならず、電極１１１ａの端部は酸化物半導体膜１０９上に位置しているが、図４の上面図で示すように、電極１１１ｃが酸化物半導体膜１０９の端部と重なり、電極１１１ｃの端部が酸化物半導体膜１０９の外側に位置してもよい。
絶縁膜１１３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。
次に、図１に示すトランジスタ１００の作製方法について、図２を用いて説明する。
図２（Ａ）に示すように、基板１０１上にゲート電極１０５を形成する。ゲート電極１０５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１０５を形成する。この後、マスクを除去する。
なお、ゲート電極１０５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１０５を形成する。
次に、図２（Ｂ）に示すように、少なくともゲート電極１０５を覆うようにゲート絶縁膜１０７を形成し、ゲート絶縁膜１０７上であって、ゲート電極１０５の一部と重なるように酸化物半導体膜１０９を形成する。
ゲート絶縁膜１０７は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ここでは、厚さ５０ｎｍの窒化シリコン膜をＣＶＤ法により形成した後、厚さ２００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成することで、ゲート絶縁膜１０７を形成する。
酸化物半導体膜１０９の形成方法を以下に示す。はじめに、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等によりゲート絶縁膜１０７上に酸化物半導体膜を形成する。次に、該酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、素子分離された酸化物半導体膜１０９を形成することができる。
また、酸化物半導体膜１０９として印刷法を用いることで、素子分離された酸化物半導体膜１０９を直接的に形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１０９を形成する。
次に、図２（Ｃ）に示すように、一対の電極１１１ａ、１１１ｂを形成する。
一対の電極１１１ａ、１１１ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極１１１ａ、１１１ｂを形成する。この後、マスクを除去する。
ここでは、スパッタリング法により厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極１１１ａ、１１１ｂを形成する。
なお、一対の電極１１１ａ、１１１ｂを形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１１１ａ、１１１ｂの短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。
次に、図２（Ｄ）に示すように、絶縁膜１１３を形成する。
絶縁膜１１３は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等により形成する。
ここでは、絶縁膜１１３として厚さ４００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成する。
以上の工程により、しきい値電圧におけるドレイン電流の上昇が急峻となる優れた電気特性を有するトランジスタ１００を作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１に示すトランジスタと上面形状が異なるトランジスタについて、図５を用いて説明する。
図５は、本実施の形態に示すトランジスタ１２０の上面図である。なお、断面形状は、図１に示すトランジスタ１００と同様であるため、ここでは説明を省略する。
図５に示すトランジスタ１２０は、実施の形態１に示すトランジスタ１００と比較して、酸化物半導体膜の形状と、酸化物半導体膜と重なるゲート電極の形状とが異なることを特徴とする。例えば、酸化物半導体膜の形状が、円形状、矩形状、及び多角形状の一であり、酸化物半導体膜と重なるゲート電極の形状が、円形状、矩形状、及び多角形状の他である。
図５では、代表的に、酸化物半導体膜１２９の上面形状が矩形状であり、酸化物半導体膜１２９と重なるゲート電極１２５の形状が曲線及び直線で囲まれた形状であるトランジスタの上面図を示す。
本実施の形態に示すトランジスタ１２０は、図５に示すように、一対の電極１１１ａ、１１１ｂの形状において、電極１１１ｂの先端部及び側面部を電極１１１ａが囲んでいる。即ち、電極１１１ａが電極１１１ｂの一部を、一定間隔をあけて囲んでいる。なお、酸化物半導体膜１０９において、一対の電極１１１ａ、１１１ｂが対向する領域、即ち電極１１１ａと電極１１１ｂで挟まれている領域であって、且つゲート電極１２５と重なる領域がチャネル領域１２９ｂとなる。
また、酸化物半導体膜１０９は、チャネル領域１２９ｂの端部から連続して延びる酸化物半導体膜の端部が、ゲート電極１２５と重ならない。即ち、図５に示すように、チャネル領域１２９ｂの近傍にゲート電極１２５と重ならない領域が位置する。または、チャネル領域１２９ｂに接して、ゲート電極１２５と重ならない領域を有する。
また、トランジスタ１２０のチャネル幅方向、即ち電極１１１ａ及び電極１１１ｂが対向する方向（即ち、チャネル長方向）と交差する方向、を延伸した方向１２８と、酸化物半導体膜１２９の端部が、ゲート電極１２５と重ならない。
また、酸化物半導体膜１２９は、電極１１１ａと重なる領域と、電極１１１ｂと重なる端部１２９ａ＿２との間に、ゲート電極１２５と重ならない領域１２９ｄを有する。即ち、酸化物半導体膜１２９において、チャネル領域１２９ｂと酸化物半導体膜１２９の端部の間に、ゲート電極１２５と重ならない領域１２９ｄを有する。
また、酸化物半導体膜１２９において、チャネル領域１２９ｂの近傍に設けられる、直線状の端部１２９ａ＿１が、ゲート電極１２５と重ならないことを特徴とする。即ち、ゲート電極１２５の端部１２５ａの外側に、酸化物半導体膜１２９の端部１２９ａ＿１が位置する。なお、端部１２９ａ＿１は、電極１１１ｂと重なる酸化物半導体膜の端部１２９ａ＿２と隣接し、且つチャネル領域１２９ｂと最短距離である端部である。
この結果、チャネル領域近傍の酸化物半導体膜の端部１２９ａ＿１がゲート電極１２５と重ならないため、即ち、ゲート電極１２５の外側に酸化物半導体膜の端部１２９ａ＿１が位置するため、酸化物半導体膜の端部１２９ａ＿１に電界が印加されず、酸化物半導体膜の端部がｎ型化されず、リークパスが発生しない。この結果、トランジスタ１２０の電気特性を、しきい値電圧におけるドレイン電流の上昇が急峻となる優れた電気特性とすることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２に示すトランジスタにおいて、酸化物半導体膜中に含まれる水素濃度、及び酸素欠損を低減したトランジスタの作製方法について、図２を用いて説明する。なお、本実施の形態に示す工程の一以上と、実施の形態１に示すトランジスタの作製工程とが組み合わさればよく、全て組み合わせる必要はない。
酸化物半導体膜１０９は、水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることで、酸化物半導体膜１０９中に含まれる水素濃度を低減することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。また、水素の一部がドナーとなり、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナスシフトを低減することができ、またトランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流密度（オフ電流をトランジスタのチャネル幅で除した数値）を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。
酸化物半導体膜中の水素濃度を低減する第１の方法として、ゲート電極１２５を形成する前に、加熱処理またはプラズマ処理により、基板１０１に含まれる水素または水を脱離させる方法がある。この結果、後の加熱処理において、基板１０１に付着する水素若しくは水が、酸化物半導体膜１０９中に拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満の温度で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素等）を用いる。
加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、基板からの水素または水の放出の時間を短縮することができる。
酸化物半導体膜１０９中の水素濃度を低減する第２の方法として、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水等を取り除く方法がある。この結果、酸化物半導体膜中への水素または水等の混入を低減することが可能である。
酸化物半導体膜１０９中の水素濃度を低減する第３の方法として、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜する方法がある。この方法により、酸化物半導体膜中への水素または水等の混入を低減することが可能である。
ここで、酸化物半導体膜中に含まれる水素濃度を低減することが可能なスパッタリング装置について、以下に詳細を説明する。
酸化物半導体膜を成膜する処理室は、リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への水素または水等の混入を低減することができる。
また、スパッタリング装置の処理室の排気として、ドライポンプ等の粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプ等の高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素及び水の排気能力が低い。さらに、水素の排気能力の高いスパッタイオンポンプまたは水の排気能力の高いクライオポンプを組み合わせることが有効となる。
処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しないが、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。
このように、酸化物半導体膜の成膜工程において、処理室の圧力、処理室のリークレートなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素または水等の混入を低減することができる。
酸化物半導体膜１０９中の水素濃度を低減する第４の方法として、水素を含む不純物が除去された高純度ガスを用いる方法がある。この結果、酸化物半導体膜中への水素または水等の混入を低減することが可能である。
酸化物半導体膜１０９中の水素濃度を低減する第５の方法として、基板１０１にゲート電極１０５及びゲート絶縁膜１０７を順に形成し、ゲート絶縁膜１０７上に酸化物半導体膜を形成した後、加熱処理を行う方法がある。当該加熱処理により、酸化物半導体膜の脱水素化または脱水化をすることができる。
加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、酸化物半導体膜からの水素または水の放出時間を短縮することができる。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分〜２４時間とする。
なお、ゲート絶縁膜１０７上に酸化物半導体膜を形成し、該酸化物半導体膜の一部をエッチングして、素子分離した酸化物半導体膜１０９を形成した後、上記脱水素化または脱水化のための加熱処理を行ってもよい。このような工程を経ることで、脱水素化または脱水化のための加熱処理において、ゲート絶縁膜１０７に含まれる水素または水等を効率よく放出させることができる。
また、脱水化または脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
酸化物半導体膜１０９中の水素濃度を低減する第６の方法として、絶縁膜１１３を形成した後、加熱処理を行う方法がある。当該加熱処理により、酸化物半導体膜の脱水素化または脱水化が可能である。加熱処理の条件は、上記第５の方法と同様に行うことができる。なお、絶縁膜１１３として、酸化アルミニウム、酸化窒化アルミニウム等の外部からの水素、水等の侵入を防ぐ絶縁膜を用いることで、外部から酸化物半導体膜への水素、水等の侵入を低減することが可能である。
以上の酸化物半導体膜１０９中の水素濃度を低減する第１の方法乃至第６の方法の一以上を実施の形態１に示すトランジスタの作製方法に組み合わせることで、水素または水等をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域に有するトランジスタを作製することができる。この結果、しきい値電圧のマイナスシフトを低減することができ、またトランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流密度（オフ電流をトランジスタのチャネル幅で除した数値）を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。また、チャネル領域近傍の酸化物半導体膜の端部がゲート電極と重ならないため、酸化物半導体膜の端部に電界がかからず、酸化物半導体膜の端部がｎ型化されず、リークパスが発生しない。以上のことから、本実施の形態により、しきい値電圧のマイナスシフトが低減され、リーク電流が低く、且つしきい値電圧におけるドレイン電流の上昇が急峻となる優れた電気特性を有するトランジスタを作製することができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３に示すトランジスタにおいて、酸化物半導体膜中に含まれる酸素欠損を低減したトランジスタの作製方法について、図２を用いて説明する。なお、本実施の形態に示す工程の一以上と、実施の形態１及び実施の形態３に示すトランジスタの作製工程とが組み合わさればよく、全て組み合わせる必要はない。
酸化物半導体膜に含まれる酸素は、加熱処理により脱離されてしまう。そこで、酸化物半導体膜に酸素を添加することで、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性を高めることができる。酸素が添加された酸化物半導体膜は、化学量論比を満たす酸素よりも多くの酸素を含むことが好ましい。
酸化物半導体膜中の酸素欠損を低減する第１の方法として、図２（Ｂ）に示すゲート絶縁膜１０７を形成した後、ゲート絶縁膜１０７に酸素を添加する。次に、ゲート絶縁膜１０７上に酸化物半導体膜１０９を形成した後、加熱処理を行い、ゲート絶縁膜１０７に含まれる酸素を酸化物半導体膜１０９に拡散させる方法がある。
ゲート絶縁膜１０７に酸素を添加する方法としては、イオン注入法、イオンドーピング法、プラズマ処理等がある。
酸化物半導体膜１０９を形成した後に行う加熱処理は、実施の形態３に示す酸化物半導体膜１０９中の水素濃度を低減する第５の方法と同様の条件を適宜用いればよい。または、酸化物半導体膜１０９中の水素濃度を低減する第５の方法と、酸化物半導体膜中の酸素欠損を低減する加熱処理とを兼ねてもよい。
酸化物半導体膜中の酸素欠損を低減する第２の方法として、図２（Ｂ）に示す酸化物半導体膜１０９を形成した後、酸化物半導体膜１０９に酸素を添加する方法がある。酸化物半導体膜１０９に酸素を添加する方法としては、酸化物半導体膜中の酸素欠損を低減する第１の方法に示した、ゲート絶縁膜１０７に酸素を添加する方法を適宜用いることができる。
酸化物半導体膜中の酸素欠損を低減する第３の方法として、図２（Ｄ）に示す絶縁膜１１３を形成した後、絶縁膜１１３を介して酸化物半導体膜１０９に酸素を添加する方法がある。酸化物半導体膜１０９に酸素を添加する方法としては、酸化物半導体膜中の酸素欠損を低減する第１の方法に示した、ゲート絶縁膜１０７に酸素を添加する方法を適宜用いることができる。
酸化物半導体膜中の酸素欠損を低減する第４の方法として、図２（Ｄ）に示す絶縁膜１１３を形成した後、絶縁膜１１３に酸素を添加する。次に、加熱処理を行い、絶縁膜１１３に含まれる酸素を酸化物半導体膜１０９に拡散させる方法がある。絶縁膜１１３に酸素を添加する方法としては、酸化物半導体膜中の酸素欠損を低減する第１の方法に示した、ゲート絶縁膜１０７に酸素を添加する方法を適宜用いることができる。酸素を添加した後行う加熱処理は、実施の形態３に示す、酸化物半導体膜１０９中の水素濃度を低減する第６の方法と同様の条件を用いればよい。または、酸化物半導体膜１０９中の水素濃度を低減する第６の方法と、絶縁膜１１３に含まれる酸素を酸化物半導体膜１０９に拡散させる加熱処理とを兼ねてもよい。
なお、絶縁膜１１３として、酸化アルミニウム、酸化窒化アルミニウム等の外部への酸素の拡散を防ぐ絶縁膜を用いることで、ゲート絶縁膜１０７から脱離する酸素を酸化物半導体膜１０９に効率よく供給することができる。また、酸化物半導体膜１０９からの酸素脱離を抑制することができる。
また、絶縁膜１１３を積層構造とし、酸化物半導体膜１０９に接する側に、加熱により酸素の一部が脱離する絶縁膜を設け、当該絶縁膜上に、酸素の拡散を防ぐ絶縁膜を設けることで、加熱により酸素の一部が脱離する絶縁膜に含まれる酸素を酸化物半導体膜１０９に効率よく供給することができる。加熱により酸素の一部が脱離する絶縁膜として、化学量論比を満たす酸素よりも多くの酸素を含む絶縁膜を用いる。
第１の方法及び第４の方法は、酸化物半導体膜１０９に直接酸素を添加するのではなく、酸素が添加されたゲート絶縁膜１０７または絶縁膜１１３からの固相拡散により、ダメージが少なく、酸化物半導体膜１０９に酸素を添加することができる。
以上の酸化物半導体膜１０９中の酸素欠損を低減する第１の方法乃至第４の方法の一以上を実施の形態１に示すトランジスタの作製方法に組み合わせることで、酸素欠損を低減させた酸化物半導体膜をチャネル領域に有するトランジスタを作製することができる。また、本実施の形態に示すトランジスタは、チャネル領域近傍の酸化物半導体膜の端部がゲート電極と重ならないため、酸化物半導体膜の端部に電界がかからず、酸化物半導体膜の端部がｎ型化されず、リークパスが発生しない。以上のことから、本実施の形態により、電気特性の変動が低減され、且つしきい値電圧におけるドレイン電流の上昇が急峻となる優れた電気特性を有するトランジスタを作製することができる。
また、以上の酸化物半導体膜１０９中の酸素欠損を低減する第１の方法乃至第４の方法の一以上、及び実施の形態３に示す水素濃度を低減する第１の方法乃至第６の方法の一以上を実施の形態１に示すトランジスタの作製方法に組み合わせることで、水素、水などをできるだけ除去し、高純度化させ、酸素欠損が低減された酸化物半導体膜をチャネル領域に有するトランジスタを作製することができる。また、本実施の形態に示すトランジスタは、チャネル領域近傍の酸化物半導体膜の端部がゲート電極と重なっていないため、酸化物半導体膜の端部に電界がかからず、酸化物半導体膜の端部がｎ型化されず、リークパスが発生しない。以上のことから、しきい値電圧のマイナスシフトが低減され、リーク電流が低く、トランジスタの電気特性の変動が低減され、且つしきい値電圧におけるドレイン電流の上昇が急峻である優れた電気特性を有するトランジスタを作製することができる。
（実施の形態５）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図６及び図７を用いて説明する。なお、図７（Ａ）及び図７（Ｂ）は、図６（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
図６（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図６（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂから供給されている。
図６（Ｂ）及び図６（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図６（Ｂ）及び図６（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３が実装されている。図６（Ｂ）及び図６（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また図６（Ｂ）及び図６（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図６（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図７（Ａ）及び図７（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図７（Ａ）及び図７（Ｂ）では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。図７（Ａ）では、トランジスタ９１０、トランジスタ９１１上には絶縁膜９２０が設けられ、図７（Ｂ）では、絶縁膜９２４の上にさらに平坦化膜９２１が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態で示したトランジスタを適用することができる。
また、図７（Ｂ）では、絶縁膜９２４上において、駆動回路用のトランジスタ９１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ９１１のしきい値電圧の変化量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていても良く、導電膜を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、ドレイン電流の立ち上がりが段階的になる不良の無い電気特性を有する。このため、スイッチング特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができる。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す。）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
隔壁９６０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１及び隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、及びシール材９０５によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極９３０、第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

Claims (5)

  1. 第１の端部と、前記第１の端部とは反対側にある第２の端部と、を有するゲート電極と、
    前記ゲート電極に接する領域を有するゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極の上方に設けられ、第３の端部と、前記第３の端部とは反対側にある第４の端部と、を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続され、第１の部分と、第２の部分と、第３の部分と、第４の部分と、を有する第１の電極と、
    前記酸化物半導体膜と電気的に接続された第２の電極と、
    を有し、
    前記第１の部分は、前記第３の部分を介して前記第２の部分と電気的に接続され、
    前記第３の部分は、前記第４の部分と電気的に接続され、
    前記第１の部分と、前記第２の部分と、前記第３の部分とは、前記酸化物半導体膜と重なる領域を有し、
    前記第４の部分は、前記第３の端部と重なる領域を越えて延びて設けられた領域を有し、
    前記第４の部分は、前記第１の端部と重なる領域を越えて延びて設けられた領域を有し、
    前記第１の端部は、前記第３の端部よりも外側にあり、
    前記第２の電極は、前記第１の部分と前記第２の部分との間に配置された領域を有し、
    前記第２の電極は、前記第２の端部と重なる領域を越えて延びて設けられた領域を有し、
    前記第２の電極は、前記第４の端部と重なる領域を越えて延びて設けられた領域を有し、
    前記第２の端部は、前記第４の端部よりも内側にあることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の部分と、前記第２の部分とは、前記第４の端部と重ならないことを特徴とする半導体装置。
  3. 請求項１において、
    前記第１の部分は、前記第４の端部と重なる領域を越えて延びて設けられた領域を有し、
    前記第２の部分は、前記第４の端部と重なる領域を越えて延びて設けられた領域を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一項において、
    前記酸化物半導体膜は、上面が円形の形状を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一項において、
    前記ゲート電極は、上面が円形の一部の形状を有することを特徴とする半導体装置。
JP2013044631A 2012-03-14 2013-03-06 半導体装置 Expired - Fee Related JP6110693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013044631A JP6110693B2 (ja) 2012-03-14 2013-03-06 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012057738 2012-03-14
JP2012057738 2012-03-14
JP2013044631A JP6110693B2 (ja) 2012-03-14 2013-03-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2013219335A JP2013219335A (ja) 2013-10-24
JP2013219335A5 JP2013219335A5 (ja) 2016-04-14
JP6110693B2 true JP6110693B2 (ja) 2017-04-05

Family

ID=49156825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013044631A Expired - Fee Related JP6110693B2 (ja) 2012-03-14 2013-03-06 半導体装置

Country Status (2)

Country Link
US (1) US20130240872A1 (ja)
JP (1) JP6110693B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6001308B2 (ja) 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6541398B2 (ja) 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
JP6827328B2 (ja) 2016-01-15 2021-02-10 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN114792701A (zh) * 2021-01-24 2022-07-26 张葳葳 一种主动驱动无机发光二极管显示和照明器件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4211250B2 (ja) * 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
TWI279916B (en) * 2005-01-31 2007-04-21 Au Optronics Corp TFT array substrate of a LCD, LCD panel and method of fabricating the same
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
CN102884634B (zh) * 2010-05-10 2015-09-16 夏普株式会社 半导体装置、有源矩阵基板以及显示装置
JP5610855B2 (ja) * 2010-06-04 2014-10-22 京セラディスプレイ株式会社 液晶表示装置および液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2013219335A (ja) 2013-10-24
US20130240872A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
KR102355315B1 (ko) 반도체 장치 및 그 제작 방법
JP6110693B2 (ja) 半導体装置
US11411121B2 (en) Semiconductor device
JP6871328B2 (ja) 半導体装置
JP6460610B2 (ja) 半導体装置
TWI639235B (zh) 半導體裝置
JP6208485B2 (ja) 半導体装置、液晶表示装置
TWI750464B (zh) 半導體裝置及其製造方法
JP5947629B2 (ja) 半導体装置
KR102163686B1 (ko) 반도체 장치
JP6343122B2 (ja) 半導体装置の作製方法
JP6144882B2 (ja) 半導体装置
JP6585780B2 (ja) 発光表示装置
JP2014238577A (ja) 表示装置、及び該表示装置を用いた電子機器
TW202013840A (zh) 顯示裝置
JP2019176182A (ja) 半導体装置
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170310

R150 Certificate of patent or registration of utility model

Ref document number: 6110693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees