CN208570607U - 一种布线结构、阵列基板及显示装置 - Google Patents

一种布线结构、阵列基板及显示装置 Download PDF

Info

Publication number
CN208570607U
CN208570607U CN201821460536.1U CN201821460536U CN208570607U CN 208570607 U CN208570607 U CN 208570607U CN 201821460536 U CN201821460536 U CN 201821460536U CN 208570607 U CN208570607 U CN 208570607U
Authority
CN
China
Prior art keywords
signal wire
wire
class
line
connecting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821460536.1U
Other languages
English (en)
Inventor
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201821460536.1U priority Critical patent/CN208570607U/zh
Application granted granted Critical
Publication of CN208570607U publication Critical patent/CN208570607U/zh
Priority to US16/642,544 priority patent/US11204532B2/en
Priority to PCT/CN2019/099960 priority patent/WO2020048291A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本实用新型实施例公开了一种布线结构、阵列基板及显示装置，涉及显示技术领域，用于减少相邻信号线之间的串扰，以确保显示装置的显示效果。所述布线结构，包括衬底基板以及多条信号线，所述多条信号线包括多条平行设置的第一类信号线，以及至少一条与所述第一类信号线的走向垂直且与对应的所述第一类信号线绝缘的第二类信号线；每相邻的两条所述第一类信号线靠近所述第二类信号线的端部之间设有导电块，所述导电块与所述第一类信号线绝缘且与对应的所述第二类信号线连接。本实用新型实施例提供的布线结构、阵列基板及显示装置用于图像显示。

Description

一种布线结构、阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种布线结构、阵列基板及显示装置。
背景技术
显示装置的阵列基板包括显示区域和围绕显示区域的边框区域，显示区域内设有多条显示信号线，所述显示信号线例如为栅线和/或数据线；每条显示信号线都对应连接有用于提供扫描信号或数据信号的外围信号线，各外围信号线通常设在阵列基板的边框区域。
然而，随着显示装置向高分辨率及窄边框方向的发展，设在阵列基板边框区域的外围信号线密集排列在一起，容易使得每相邻的两条外围信号线之间发生信号串扰，从而使得与各外围信号线对应连接的显示信号线难以接收准确的扫描信号或数据信号，导致显示装置显示不良。
实用新型内容
本实用新型实施例的目的在于提供一种布线结构、阵列基板及显示装置，用于减少相邻信号线之间的串扰，以确保显示装置的显示效果。
为达到上述目的，本实用新型实施例提供了如下技术方案：
本实用新型实施例的第一方面提供了一种布线结构，包括衬底基板以及设置在衬底基板上的多条信号线；该多条信号线包括多条平行设置的第一类信号线，以及至少一条与第一类信号线的走向垂直且与对应的第一类信号线绝缘的第二类信号线；每相邻的两条第一类信号线靠近第二类信号线的端部之间设有导电块，该导电块与第一类信号线绝缘且与对应的第二类信号线连接。
本实用新型实施例提供的布线结构，在衬底基板上设置多条第一类信号线以及至少一条与对应的第一类信号线绝缘的第二类信号线，并在每相邻的两条第一类信号线的端部之间设置导电块，令导电块与第一类信号线绝缘且与对应的第二类信号线连接，便可利用第二类信号线和对应连接的导电块在每相邻的两条第一类信号线之间形成屏蔽电路，从而利用该屏蔽电路减少各相邻的第一类信号线之间的信号串扰，进行静电保护，以确保应用了上述布线结构的显示装置能够准确接收显示信号，实现良好显示。此外，本实用新型实施例提供的布线结构，通过将多条第一类信号线平行设置，并将第二类信号线与对应的第一类信号线垂直设置，还可以合理利用衬底基板上的布线空间，以便提高衬底基板上布线空间的利用率。由此可知，本实用新型实施例提供的布线结构，不仅结构简单，合理利用了衬底基板上的布线空间，还可以有效减少各相邻的第一类信号线之间的信号串扰，以便确保应用了上述布线结构的显示装置能够具有较好的显示效果。
可选的，第一类信号线、第二类信号线以及导电块同层设置。
进一步的，导电块与对应的第二类信号线同层相连；或，导电块与对应的第二类信号线同层绝缘，导电块通过导电连接线与对应的第二类信号线相连。
可选的，上述多条信号线还包括多条外围连接线；各外围连接线与第一类信号线一一对应，且设在对应的第二类信号线背离衬底基板的一侧；各外围连接线与对应的第一类信号线以及对应的第二类信号线之间设有绝缘层；各外围连接线分别通过设在绝缘层的过孔与对应的第一类信号线连接；每相邻的两条所述外围连接线之间设有与所述外围连接线绝缘的导电连接线，所述导电连接线通过设在所述绝缘层的过孔与对应的所述第二类信号线以及对应的所述导电块相连。
可选的，第一类信号线和导电块同层设置；第一类信号线与对应的第二类信号线之间设有第一绝缘层。上述多条信号线还包括多条外围连接线；各外围连接线与第一类信号线一一对应，且设在对应的第二类信号线背离衬底基板的一侧。
进一步的，导电块通过设在第一绝缘层的过孔与对应的第二类信号线连接；各外围连接线与对应的第一类信号线同层相连。
或，各外围连接线与对应的第二类信号线之间设有第二绝缘层以及第一绝缘层，各外围连接线与对应的第一类信号线之间设有第二绝缘层；各外围连接线分别通过设在第二绝缘层的过孔与对应的第一类信号线连接；每相邻的两条外围连接线之间设有与外围连接线绝缘的导电连接线；各导电连接线的一端分别通过设在第二绝缘层的过孔与对应的导电块连接，各导电连接线的另一端分别通过设在第二绝缘层以及第一绝缘层的过孔与对应的第二类信号线连接。
可选的，上述外围连接线的走向、导电连接线的走向均与第一类信号线的走向平行。
可选的，上述多条信号线还包括多条与各第一类信号线交叉设置且分层绝缘的第三类信号线；各第三类信号线与外围连接线或导电连接线同层设置。
可选的，上述第二类信号线包括第二类信号线主干，以及以第二类信号线主干为中心对称设置的多个第一凸起部和多个第二凸起部；每条外围连接线在衬底基板的正投影，位于两个第一凸起部或两个第二凸起部在衬底基板的正投影之间。
进一步的，第一凸起部或第二凸起部沿第二类信号线主干的走向所在方向的宽度，大于对应的外围连接线的宽度。
可选的，上述第一类信号线、第二类信号线以及导电块，分别由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜中的至少一种金属薄膜构成。
本实用新型实施例的第二方面提供了一种阵列基板，所述阵列基板包括上述技术方案所提供的布线结构。可选的，上述布线结构中的第一类信号线包括栅线，第三类信号线包括数据线；或，上述布线结构中的第一类信号线包括数据线，第三类信号线包括栅线。上述布线结构中的第二类信号线包括公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线或辅助放电线中的一种。本实用新型实施例提供的阵列基板所能实现的有益效果，与上述技术方案提供的布线结构所能达到的有益效果相同，在此不做赘述。
本实用新型实施例的第三方面提供了一种显示装置，所述显示装置包括上述技术方案所提供的阵列基板。本实用新型实施例提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本实用新型实施例的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为本实用新型实施例提供的一种布线结构的结构示意图；
图2为本实用新型实施例提供的另一种布线结构的结构示意图；
图3为图2所示布线结构的A-A’剖视示意图；
图4为本实用新型实施例提供的另一种布线结构的结构示意图；
图5为图4所示布线结构的B-B’剖视示意图；
图6为本实用新型实施例提供的另一种布线结构的结构示意图；
图7为图6所示布线结构的一种C-C’剖视示意图；
图8为图6所示布线结构的一种D-D’剖视示意图；
图9为本实用新型实施例提供的另一种布线结构的结构示意图；
图10为图9所示布线结构的一种E-E’剖视示意图；
图11为图9所示布线结构的一种F-F’剖视示意图；
图12为本实用新型实施例提供的第二类信号线的结构示意图；
图13为应用图4所示布线结构的阵列基板的局部示意图；
图14为图13所示阵列基板的一种H-H’剖视示意图；
图15为图14所示阵列基板的制作方法的流程示意图；
图16为图13所示阵列基板的另一种H-H’剖视示意图；
图17为图16所示阵列基板的制作方法的流程示意图。
附图标记：
1-衬底基板， 2-第一类信号线， 21-连接块，
22-导电块， 23-外围连接线， 24-导电连接线，
25-第一绝缘层， 26-第二绝缘层， 3-第二类信号线，
31-第二类信号线主干， 32-第一凸起部， 33-第二凸起部，
4-第三类信号线， 5-缓冲层， 6-薄膜晶体管，
61-栅极， 62-栅绝缘层， 63-有源层，
641-源极， 642-漏极， 65-层间绝缘层，
7-钝化层， 8-平坦化层， 9-像素电极，
10-像素界定层。
具体实施方式
为便于理解，下面结合说明书附图，对本实用新型实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本实用新型实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，均属于本实用新型保护的范围。
请参阅图1-图11，本实用新型实施例提供的布线结构，包括衬底基板1以及设置在衬底基板1上的多条信号线；该多条信号线包括多条平行设置的第一类信号线2，以及至少一条与第一类信号线2的走向垂直且与对应的第一类信号线2绝缘的第二类信号线3；每相邻的两条第一类信号线2靠近第二类信号线3的端部之间设有导电块22，该导电块22与第一类信号线2绝缘且与对应的第二类信号线3连接。
上述第一类信号线2、第二类信号线3以及导电块22，可以由相同种类的导电材料或不同种类的导电材料制作形成；该导电材料通常选用电阻值较小的金属材料。示例性的，第一类信号线2、第二类信号线3以及导电块22，分别由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜等中的至少一种金属薄膜构成；这也就是说，第一类信号线2、第二类信号线3以及导电块22，可以为铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜或铝镍合金膜等单层金属薄膜，也可以为铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜中的至少两种堆叠而成的多层金属薄膜。
上述导电块22设在相邻的两条第一类信号线2靠近第二类信号线3的端部之间，通常表现为导电块22设在相邻的两条第一类信号线2用于接收输入信号的端部之间，并与对应的两条第一类信号线2绝缘设置。
本实用新型实施例提供的布线结构，在衬底基板1上设置多条第一类信号线2以及至少一条与对应的第一类信号线2绝缘的第二类信号线3，并在每相邻的两条第一类信号线2的端部之间设置导电块22，令导电块22与第一类信号线2绝缘且与对应的第二类信号线3连接，便可利用第二类信号线3和对应连接的导电块22在每相邻的两条第一类信号线2之间形成屏蔽电路，从而利用该屏蔽电路减少各相邻的第一类信号线2之间的信号串扰，进行静电保护，以确保应用了上述布线结构的显示装置能够准确接收显示信号，实现良好显示。
此外，本实用新型实施例提供的布线结构，通过将多条第一类信号线2平行设置，并将第二类信号线3与对应的第一类信号线2垂直设置，还可以合理利用衬底基板1上的布线空间，以便提高衬底基板1上布线空间的利用率。因此，本实用新型实施例提供的布线结构，不仅结构简单，合理利用了衬底基板1上的布线空间，还可以有效减少各相邻的第一类信号线2之间的信号串扰，以便确保应用了上述布线结构的显示装置能够具有较好的显示效果。
为了合理布线，上述第一类信号线2、导电块22以及第二类信号线3可以根据实际需求采用多种不同的设置方式。
示例性的，请参阅图1-图5，导电块22和第二类信号线3可以与第一类信号线2同层设置；这样在制作布线结构的过程中，利用一次光掩膜工艺即可将导电块22、第二类信号线3以及第一类信号线2同时制作成型，有利于减少布线结构制作过程中光掩膜工艺的总使用次数，以提高布线结构的生产效率，并降低其生产成本。
此外，可以理解的是，上述布线结构多设在显示装置中用于提供显示信号，比如扫描信号或数据信号等；当布线结构采用如上设置时，请参阅图2和图3，布线结构中的多条信号线还包括多条外围连接线23，各外围连接线23与第一类信号线2一一对应，且设在对应的第二类信号线3背离衬底基板1的一侧；各外围连接线23与对应的第一类信号线2以及对应的第二类信号线3之间设有绝缘层，各外围连接线23分别通过设在绝缘层的过孔与对应的第一类信号线2连接，以便由各外围连接线23分别向对应的第一类信号线2提供信号，即输入显示信号。
由于导电块22和第二类信号线3同层设置，导电块22和对应的第二类信号线3可以同层直接相连，比如图2所示。当然，导电块22和对应的第二类信号线3也可以同层绝缘，并在每相邻的两条外围连接线23之间设置与外围连接线23绝缘的导电连接线24，由各导电连接线24分别通过设在绝缘层的过孔与对应的第二类信号线3以及对应的导电块22连接，比如图4和图5所示。本实施例提供的布线结构在采用如图4和图5所示的结构时，该布线结构在每相邻的两条外围连接线23之间设置一条用于连接对应导电块22和第二类信号线3的导电连接线24，可以利用导电连接线24作为对应两条外围连接线23之间的信号屏蔽线，从而减少相邻外围连接线23之间的信号串扰，对其进行静电保护，以确保各外围连接线23均能将信号准确输入至对应的第一类信号线2中。
示例性的，请参阅图6-图11，第一类信号线2和导电块22同层设置，第一类信号线2与对应的第二类信号线3之间设有第一绝缘层25。布线结构中的多条外围连接线23与第一类信号线2一一对应，且设在对应的第二类信号线3背离衬底基板1的一侧。
其中，各外围连接线23可以与对应的第一类信号线2同层设置；导电块22通过设在第一绝缘层25的过孔与对应的第二类信号线3连接，各外围连接线23与对应的第一类信号线2同层相连，比如图6-图8所示。
当然，各外围连接线23也可以与对应的第一类信号线2分层绝缘设置，每相邻的两条外围连接线23之间也可以设置一条与外围连接线23绝缘的导电连接线24；具体的，请参阅图9-图11，各外围连接线23与对应的第一类信号线2之间设有第二绝缘层26，各外围连接线23与对应的第二类信号线3之间设有第二绝缘层26以及第一绝缘层25，各外围连接线23分别通过设在第二绝缘层26的过孔与对应的第一类信号线2连接；各导电连接线24的一端分别通过设在第二绝缘层26的过孔与对应的导电块22连接，各导电连接线24的另一端分别通过设在第二绝缘层26以及第一绝缘层25的过孔与对应的第二类信号线3连接。本实施例提供的布线结构在每相邻的两条外围连接线23之间设置一条用于连接对应导电块22和第二类信号线3的导电连接线24，可以利用导电连接线24作为对应两条外围连接线23之间的信号屏蔽线，从而减少相邻外围连接线23之间的信号串扰，对其进行静电保护，以确保各外围连接线23均能将信号准确输入至对应的第一类信号线2中。
值得一提的是，请参阅图4和图6，上述第一类信号线2用于连接对应外围连接线23的端部通常设有连接块21，各外围连接线23一般与对应的第一类信号线2的连接块21连接。可选的，请继续参阅图4，连接块21与对应的导电块22选用形状相同的矩形块，且各矩形块呈等距分布，方便于实现均匀光刻，以保障各矩形块的边缘具有较高的刻蚀均匀性，从而实现各连接块21和各导电块22的准确刻蚀，有利于提高布线结构的布线精度及生产良率。
可选的，上述实施例中，各外围连接线23的走向、各导电连接线24的走向均与各第一类信号线2的走向平行，这样可以确保该布线结构中的各线路均匀布置，从而方便对各线路进行均匀光刻，以保障各线路的边缘具有较高的刻蚀均匀性，即各线路具有较为均匀的关键尺寸偏差，从而适度降低各线路与对应连接线路之间的失配性。
需要说明的是，显示装置一般至少需要输入两种显示信号，比如栅线提供的扫描信号和数据线提供的数据信号。本实施例提供的布线结构多用于显示装置，请参阅图4，该布线结构的多条信号线还包括多条与各第一类信号线2交叉设置且分层绝缘的第三类信号线4；其中，第一类信号线2可以为栅线或数据线：当第一类信号线2为栅线时，第三类信号线4对应为数据线；当第一类信号线2为数据线时，第三类信号线4对应为栅线。此外，在一些实施例中，请参阅图11，各外围连接线23与对应的第一类信号线2分层绝缘，且每相邻的两条外围连接线23之间设有导电连接线24，上述第三类信号线4可以与外围连接线23或导电连接线24同层设置，这样在制作布线结构的过程中，利用一次光掩膜工艺即可将各外围连接线23、各导电连接线24与第三类信号线4同时制作成型，以减少布线结构制作过程中光掩膜工艺的总使用次数，有利于提高布线结构的生产效率，降低其生产成本。
为了确保上述多条第一类信号线2具有相同或近似相同的寄生负载，上述第二类信号线3通常采用如图12所示的结构，该第二类信号线3包括第二类信号线主干31以及以第二类信号线主干31为中心对称设置的多个第一凸起部32和多个第二凸起部33。在一些实施例中，每条外围连接线23在衬底基板1的正投影，位于两个第一凸起部32或两个第二凸起部33在衬底基板1的正投影之间，这也就是说，每相邻的两个第一凸起部32或每相邻的两个第二凸起部33之间对应设有一条外围连接线23；具体实施时，第一凸起部32和第二凸起部33一一对应，第一凸起部32和对应的第二凸起部33分别沿第二类信号线主干31的宽度方向设在第二类信号线主干31的两侧。可选的，第一凸起部32和第二凸起部33采用长条状结构，第一凸起部32的长度方向和第二凸起部33的长度方向均与第一类信号线2的走向平行；第一凸起部32的的长度、第二凸起部33的长度和第二类信号线主干31的宽度之和，近似等于对应外围连接线23的长度。
本实施例提供的布线结构，在第二类信号线主干31的两侧对称设置多个第一凸起部32和多个第二凸起部33，并在每相邻的两个第一凸起部32或每相邻的两个第二凸起部33之间对应设置一条外围连接线23，可以确保与各外围连接线23对应连接的各第一类信号线2分别具有相同或近似相同寄生负载，以便抑制噪声，从而确保各第一类信号线2均能准确接收对应外围连接线23传输的信号。
此外，请参阅图9和图12，上述第一凸起部32或第二凸起部33沿第二类信号线主干31的走向所在方向的宽度，可选大于对应的外围连接线23的宽度；这样能够确保每相邻的两条外围连接线23之间将具有一较大的屏蔽间隔，以便有效隔离对应相邻设置的外围连接线23，从而在各外围连接线23密集排布时，有效减少各相邻的外围连接线23之间的信号串扰。
本实用新型实施例还提供了一种阵列基板，该阵列基板包括上述实施例所提供的布线结构。其中，布线结构中的第一类信号线包括栅线，布线结构中的第三类信号线包括数据线；或，布线结构中的第一类信号线包括数据线，布线结构中的第三类信号线包括栅线。布线结构中的第二类信号线包括公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线或辅助放电线中的一种。本实用新型实施例提供的阵列基板所能实现的有益效果，与上述技术方案提供的布线结构所能达到的有益效果相同，在此不做赘述。
为了更清楚的说明上述实施例提供的阵列基板的结构，请参阅图13-图17，以下实施例按照阵列基板中薄膜晶体管类型的不同，对阵列基板进行了示例性划分；并且，以下实施例采用了如图4所示的布线结构。
示例一，请参阅图14和图15，在本实施例提供的阵列基板中，薄膜晶体管6采用底栅结构；布线结构中的第一类信号线2为栅线，第二类信号线3为公共电极线，第三类信号线4为数据线。本实施例提供的阵列基板的制作方法如图6所示：
第一步，在衬底基板1上沉积第一层金属薄膜；通过光掩膜工艺对第一层金属薄膜进行刻蚀，将第一层金属薄膜图案化，以在衬底基板1上形成第一类信号线2、第二类信号线3、导电块22以及薄膜晶体管的栅极61。
上述第一层金属薄膜一般采用铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)等电阻值较小的金属材料制作形成，具体可以采用磁控溅射工艺或蒸镀工艺制作形成。此外，上述第一层金属薄膜可以单层金属薄膜，也可以为多层金属薄膜，即由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属中的至少两种层叠形成。
第二步，在衬底基板1及图案化的第一层金属薄膜上形成栅绝缘层62；通过光掩膜工艺，在栅绝缘层62与第二类信号线3及导电块22对应的部分形成过孔；在栅绝缘层62与栅极61相对的部分形成有源层63。
上述栅绝缘层62一般采用氧化硅、氮化硅或氮氧化硅等材料制作形成。上述有源层63一般采用非晶硅、微晶硅、氧化物半导体或多晶硅等材料制作形成。
第三步，在栅绝缘层62未被未被有源层63覆盖的表面以及有源层63背离栅绝缘层62的表面沉积第二层金属薄膜；通过光掩膜工艺对第二层金属薄膜进行刻蚀，将第二层金属薄膜图案化，以形成外围连接线23、导电连接线24、数据线以及薄膜晶体管的源极641和漏极642。
上述第二层金属薄膜一般采用钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)或铝镍合金等电阻值较小的金属材料制作形成，具体可以采用磁控溅射工艺或蒸镀工艺制作形成。
第四步，在栅绝缘层62及图案化的第二层金属薄膜上形成钝化层7；通过光掩膜工艺对钝化层7进行刻蚀，在钝化层7与漏极642相对的部分形成过孔。
第五步，在钝化层7背离衬底基板1的表面形成导电薄膜；通过光掩膜工艺对导电薄膜进行刻蚀，以形成与漏极642连接的像素电极9。
上述导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的单层导电薄膜；或者，由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的多层导电薄膜，比如：氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)复合薄膜、氧化铟锌/银(IZO/Ag)复合薄膜等。
可以理解的是，在上述通过光掩膜工艺对各功能膜层刻蚀的过程中，其对应使用的刻蚀设备、刻蚀方法、刻蚀液或刻蚀气体等，均可根据待刻蚀膜层的材料、形状及关键尺寸等实际需求自行设定。各功能膜层对应所使用的刻蚀设备可以相同或不同；当各功能膜层使用同一刻蚀设备进行刻蚀时，可以通过选择不同的刻蚀气体及不同的气体流速完成不同功能膜层的刻蚀。
为了确保各功能膜层的结构最优化，刻蚀高效，上述不同功能膜层所适用的刻蚀条件，比如等离子功率、气压、电极间距等均有所区别。可选的，有源层薄膜的刻蚀一般在较低气压及较高功率的等离子腔室中进行，以便达到较强的离子轰击效果及较好的溅射腐蚀效果。绝缘类薄膜和金属薄膜一般在较高气压及较低功率的等离子腔室中进行，以便具有较强的化学腐蚀效果。
示例性的，在刻蚀上述栅绝缘层62时，使用具有较高气压(数百毫托气压)及较低功率(数千瓦功率以下)的等离子腔室，通过六氟化硫(数百sccm)和氯气(数百sccm)进行刻蚀，可以高效完成刻蚀。在刻蚀上述有源层63时，使用具有较低气压(数十毫托气压)及较高功率(数千瓦功率以上)的等离子腔室，通过六氟化硫(数十sccm)和氯气(数千sccm)进行刻蚀，可以高效完成刻蚀。在干法刻蚀上述金属薄膜时，使用具有较高气压(数百毫托气压)及较低功率(数千瓦功率以下)的等离子腔室，通过氯气(数千sccm)和氧气(数千sccm)进行刻蚀，可以高效完成刻蚀。此外，上述金属薄膜也可使用湿法刻蚀，比如使用具有一定浓度比例的硝酸、盐酸和醋酸的混合液，在数十度的温度下通过浸入和喷洒方式进行。
示例二，请参阅图16和图17，在本实施例提供的阵列基板中，薄膜晶体管6采用顶栅结构；布线结构中的第一类信号线2为栅线，第二类信号线3为公共电极线，第三类信号线4为数据线。本实施例提供的阵列基板的制作方法如图8所示：
第一步，在衬底基板1上依次层叠形成缓冲层5和有源层63。
上述缓冲层5通常由氮化硅膜层和二氧化硅膜层层叠构成，具体可采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)工艺制作形成。
上述有源层63通常由多晶硅薄膜图案化构成，该有源层63的形成过程具体可表现为：在缓冲层5背离衬底基板1的表面形成非晶硅薄膜；对非晶硅薄膜进行激光退火(Excimer Laser Annealing，简称ELA)或固相结晶(Solid Phase Crystallization，简称SPC)处理，获得多晶硅薄膜；对多晶硅薄膜进行图案化，得到有源层63，并采用离子注入工艺对有源层63的导电沟道进行离子掺杂。
第二步，在缓冲层5未被有源层63覆盖的表面以及有源层63背离缓冲层5的表面形成栅绝缘层62；在栅绝缘层62背离衬底基板1的表面沉积第一层金属薄膜，并通过光掩膜工艺对第一层金属薄膜进行刻蚀，将第一层金属薄膜图案化，以在栅绝缘层62位于显示区域的部分形成栅极61和栅线，在栅绝缘层62位于边框区域的部分形成导电块22和第二类信号线3。
上述栅绝缘层62通常由二氧化硅膜层，或者氮化硅和二氧化硅的叠层构成，具体可采用PECVD工艺制作形成。上述第一层金属薄膜可采用铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)等电阻值较小的金属材料，通过磁控溅射工艺或蒸镀工艺制作形成。
第三步，在栅绝缘层62未被栅极61、栅线、导电块22和第二类信号线3覆盖的表面，以及栅极61、栅线、导电块22和第二类信号线3背离栅绝缘层62的表面形成层间绝缘层65；在层间绝缘层65及栅绝缘层62对应与有源层63、导电块22和第二类信号线3相对的部分形成过孔。
上述层间绝缘层65通常由氮化硅和二氧化硅的叠层构成，具体可采用PECVD工艺制作形成。
第四步，在层间绝缘层65背离衬底基板1的表面沉积第二层金属薄膜，并通过光掩膜工艺对第二层金属薄膜进行刻蚀，将第二层金属薄膜图案化，以在层间绝缘层65位于显示区域的部分的表面形成薄膜晶体管的源极641和漏极642，在层间绝缘层65位于边框区域的部分的表面形成外围连接线23和导电连接线24。
上述第二层金属薄膜可以为由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)形成的单层金属薄膜，或者，由由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)形成的多层金属薄膜，比如：钼/铝/钼(Mo/Al/Mo)薄膜、钛/铝/钛(Ti/Al/Ti)薄膜等。
第五步，采用PECVD工艺在层间绝缘层65及图案化的第二层金属薄膜上依次层叠形成钝化层7及平坦化层8；通过光掩膜工艺在钝化层7及平坦化层8与漏极642对应的部分形成过孔。
值得一提是，在阵列基板中制作完成钝化层7及平坦化层8之后，可以对该阵列基板进行快速热退火或热处理炉退火处理，以便将阵列基板中有源层63的掺杂离子激活，并对有源层63进行氢化处理，以修复有源层63的晶格缺陷。
第六步，在平坦化层8背离衬底基板1的表面形成导电薄膜，并通过光掩膜工艺对导电薄膜进行刻蚀，以形成与漏极642连接的像素电极9；在平坦化层8未被像素电极9覆盖的表面及像素电极9背离平坦化层8的表面形成像素界定层10。
上述导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的单层导电薄膜；或者，由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的多层导电薄膜，比如：氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)复合薄膜、氧化铟锌/银(IZO/Ag)复合薄膜等。上述像素界定层10可以采用与平坦化层8制作材料相同或相近的材料制作形成。
本实用新型实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的阵列基板。所述显示装置中的阵列基板与上述实施例中的阵列基板具有的优势相同，此处不再赘述。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种布线结构，包括衬底基板以及设置在所述衬底基板上的多条信号线，其特征在于，所述多条信号线包括多条平行设置的第一类信号线，以及至少一条与所述第一类信号线的走向垂直且与对应的所述第一类信号线绝缘的第二类信号线；
每相邻的两条所述第一类信号线靠近所述第二类信号线的端部之间设有导电块，所述导电块与所述第一类信号线绝缘且与对应的所述第二类信号线连接。
2.根据权利要求1所述的布线结构，其特征在于，所述第一类信号线、所述第二类信号线以及所述导电块同层设置。
3.根据权利要求2所述的布线结构，其特征在于，
所述导电块与对应的所述第二类信号线同层相连；
或，所述导电块与对应的所述第二类信号线同层绝缘，所述导电块通过导电连接线与对应的所述第二类信号线相连。
4.根据权利要求2所述的布线结构，其特征在于，
所述多条信号线还包括多条外围连接线；各所述外围连接线与所述第一类信号线一一对应，且设在对应的所述第二类信号线背离所述衬底基板的一侧；
各所述外围连接线与对应的所述第一类信号线以及对应的第二类信号线之间设有绝缘层；各所述外围连接线分别通过设在所述绝缘层的过孔与对应的所述第一类信号线连接；
每相邻的两条所述外围连接线之间设有与所述外围连接线绝缘的导电连接线，所述导电连接线通过设在所述绝缘层的过孔与对应的所述第二类信号线以及对应的所述导电块相连。
5.根据权利要求1所述的布线结构，其特征在于，
所述第一类信号线和所述导电块同层设置；
所述第一类信号线与对应的所述第二类信号线之间设有第一绝缘层。
6.根据权利要求5所述的布线结构，其特征在于，所述导电块通过设在所述第一绝缘层的过孔与对应的所述第二类信号线连接；
所述多条信号线还包括多条外围连接线；各所述外围连接线与所述第一类信号线一一对应，且设在对应的所述第二类信号线背离所述衬底基板的一侧；
各所述外围连接线与对应的所述第一类信号线同层相连。
7.根据权利要求5所述的布线结构，其特征在于，
所述多条信号线还包括多条外围连接线；各所述外围连接线与所述第一类信号线一一对应，且设在对应的所述第二类信号线背离所述衬底基板的一侧；
各所述外围连接线与对应的所述第二类信号线之间设有第二绝缘层以及所述第一绝缘层，各所述外围连接线与对应的所述第一类信号线之间设有第二绝缘层；各所述外围连接线分别通过设在所述第二绝缘层的过孔与对应的所述第一类信号线连接；
每相邻的两条所述外围连接线之间设有与所述外围连接线绝缘的导电连接线，所述导电连接线的一端通过设在所述第二绝缘层的过孔与对应的所述导电块连接，所述导电连接线的另一端通过设在所述第二绝缘层以及所述第一绝缘层的过孔与对应的所述第二类信号线连接。
8.根据权利要求4或7所述的布线结构，其特征在于，所述外围连接线的走向、所述导电连接线的走向均与所述第一类信号线的走向平行。
9.根据权利要求4或7所述的布线结构，其特征在于，所述多条信号线还包括多条与各所述第一类信号线交叉设置且分层绝缘的第三类信号线；
各所述第三类信号线与所述外围连接线或所述导电连接线同层设置。
10.根据权利要求4、6、7中任一项所述的布线结构，其特征在于，
所述第二类信号线包括第二类信号线主干，以及以所述第二类信号线主干为中心对称设置的多个第一凸起部和多个第二凸起部；
每条所述外围连接线在所述衬底基板的正投影，位于两个所述第一凸起部或两个所述第二凸起部在所述衬底基板的正投影之间。
11.根据权利要求10所述的布线结构，其特征在于，所述第一凸起部或所述第二凸起部沿所述第二类信号线主干的走向所在方向的宽度，大于对应的所述外围连接线的宽度。
12.根据权利要求1所述的布线结构，其特征在于，
所述第一类信号线、所述第二类信号线以及所述导电块，分别由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜中的至少一种金属薄膜构成。
13.一种阵列基板，其特征在于，包括如权利要求1～12任一项所述的布线结构。
14.根据权利要求13所述的阵列基板，其特征在于，
所述布线结构中的第一类信号线包括栅线，所述布线结构中的第三类信号线包括数据线；或，所述布线结构中的第一类信号线包括数据线，所述布线结构中的第三类信号线包括栅线；
所述布线结构中的第二类信号线包括公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线或辅助放电线中的一种。
15.一种显示装置，其特征在于，包括如权利要求13或14所述的阵列基板。
CN201821460536.1U 2018-09-06 2018-09-06 一种布线结构、阵列基板及显示装置 Active CN208570607U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201821460536.1U CN208570607U (zh) 2018-09-06 2018-09-06 一种布线结构、阵列基板及显示装置
US16/642,544 US11204532B2 (en) 2018-09-06 2019-08-09 Wiring structure, display substrate, display device and method for fabricating display substrate
PCT/CN2019/099960 WO2020048291A1 (zh) 2018-09-06 2019-08-09 布线结构、显示基板、显示装置以及制作显示基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821460536.1U CN208570607U (zh) 2018-09-06 2018-09-06 一种布线结构、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN208570607U true CN208570607U (zh) 2019-03-01

Family

ID=65451560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821460536.1U Active CN208570607U (zh) 2018-09-06 2018-09-06 一种布线结构、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US11204532B2 (zh)
CN (1) CN208570607U (zh)
WO (1) WO2020048291A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020048291A1 (zh) * 2018-09-06 2020-03-12 京东方科技集团股份有限公司 布线结构、显示基板、显示装置以及制作显示基板的方法
CN112419884A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 电子装置
CN112419885A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 电子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467142B (zh) * 2021-06-16 2023-10-31 Tcl华星光电技术有限公司 一种显示面板及显示终端

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590803B2 (en) * 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
CN1920647A (zh) 2005-08-26 2007-02-28 群康科技(深圳)有限公司 液晶显示装置
US7903220B2 (en) * 2007-10-01 2011-03-08 Sony Corporation Liquid crystal display device and electronic apparatus
CN104614910B (zh) * 2015-02-13 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106952940B (zh) 2017-05-26 2020-04-17 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
CN207148492U (zh) 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN208570607U (zh) 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020048291A1 (zh) * 2018-09-06 2020-03-12 京东方科技集团股份有限公司 布线结构、显示基板、显示装置以及制作显示基板的方法
US11204532B2 (en) 2018-09-06 2021-12-21 Boe Technology Group Co., Ltd. Wiring structure, display substrate, display device and method for fabricating display substrate
CN112419884A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 电子装置
CN112419885A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 电子装置

Also Published As

Publication number Publication date
US11204532B2 (en) 2021-12-21
US20210149261A1 (en) 2021-05-20
WO2020048291A1 (zh) 2020-03-12

Similar Documents

Publication Publication Date Title
CN208570607U (zh) 一种布线结构、阵列基板及显示装置
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN208507683U (zh) 静电保护电路、阵列基板及显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN101561604B (zh) 薄膜晶体管液晶显示器阵列基板结构及制造方法
CN103730508A (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
KR20110055936A (ko) 어레이 기판 및 이의 제조방법
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN105185714B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN111668242A (zh) Oled显示面板及其制备方法
WO2009093410A1 (ja) 半導体素子およびその製造方法
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN103489892B (zh) 一种阵列基板及其制作方法和显示装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN104766802B (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
CN102637648A (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103021942B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant