JP4100646B2 - 薄膜トランジスタおよびそれを備えた液晶表示装置 - Google Patents
薄膜トランジスタおよびそれを備えた液晶表示装置 Download PDFInfo
- Publication number
- JP4100646B2 JP4100646B2 JP37218298A JP37218298A JP4100646B2 JP 4100646 B2 JP4100646 B2 JP 4100646B2 JP 37218298 A JP37218298 A JP 37218298A JP 37218298 A JP37218298 A JP 37218298A JP 4100646 B2 JP4100646 B2 JP 4100646B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor active
- gate electrode
- active film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は好ましくは液晶表示装置などに適用される薄膜トランジスタとそれを備えた液晶表示装置に関し、特に半導体能動膜とソース電極とドレイン電極を特別な形状とした構造に関する。
【０００２】
【従来の技術】
図２４は、従来の一般的な薄膜トランジスタ型液晶表示装置において、逆スタガ型の薄膜トランジスタ、ゲート配線、ソース配線等を備えた薄膜トランジスタアレイ基板の一構造例を示す平面図、図２５は図２４に示す薄膜トランジスタの部分断面図、図２６は同薄膜トランジスタの要部拡大平面図である。
この例の薄膜トランジスタアレイ基板では、ガラス等からなる透明基板９９上に、ゲート配線Ｇとソース配線Ｓがマトリクス状に配設されている。そして、ゲート配線Ｇとソース配線Ｓとで囲まれた領域が１つの画素とされ、この画素領域毎に画素電極１００が設けられている。
【０００３】
この例の薄膜トランジスタアレイ基板において、透明基板上の各画素領域にゲート配線Ｇから引き出された平面視矩形状のゲート電極１０１が形成され、これらのゲート配線Ｇとゲート電極１０１を覆うようにゲート絶縁膜１０２が形成され、ゲート電極１０１上のゲート絶縁膜１０２上にアモルファスシリコン（ａ-Ｓｉ）等からなるアイランド状の半導体能動膜１０３が設けられている。そして、リン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層１０４を介して半導体能動膜１０３の一側端部上にソース電極１０５が形成され、半導体能動膜１０３の他端部上に同様のオーミックコンタクト層１０４を介してドレイン電極１０６が形成され、ソース電極１０５がソース配線Ｓに接続されるとともに、ドレイン電極１０６が保護絶縁膜１０７のコンタクトホール１０８を介して画素電極１００に接続されて薄膜トランジスタＴが構成されている。
【０００４】
【発明が解決しようとする課題】
この種の薄膜トランジスタアレイ基板を用いる液晶表示装置にあっては、近年画面サイズが大型化されてきているので、大型化に対応して画素領域も大きく形成されるようになってきている。従って、画素電極１００の作動に必要な電流値（Ｉon current：オン電流）も大きくなってきている。
【０００５】
この要求に対応するためには、薄膜トランジスタＴの半導体能動膜１０３における電流通路となるチャネル部の幅を広くする必要があると考えられる。チャネル部とは、ソース電極先端部とドレイン電極先端部との間の部分に位置する半導体能動膜１０３に対してゲート電極１０１が発生させる電界によって生じる電流通路のことであり、前述の画素電極１００の作動に必要な電流値を上昇させるためには、このチャネル部の幅を広げることにより対応することができる。
【０００６】
しかしながら図２４ないし図２６に示す構造の薄膜トランジスタＴであると、ソース電極先端部とドレイン電極先端部の幅Ｗ１（図２６を参照）を大きくすると、必然的に半導体能動膜１０３の幅Ｗ２も大きくなり、ゲート電極１０１の端部から側方にはみ出す半導体能動膜１０３の端部１０３ａ部分の面積が大きくなり、液晶表示装置に通常備えられているバックライトの光を受ける半導体能動膜１０３の端部１０３ａ部分の面積が大きくなるために、薄膜トランジスタＴの光電流によるオフ時の電流（Ｉ off current ）が大きくなる問題があった。
このように薄膜トランジスタＴの光電流によるオフ電流が増大すると、液晶駆動時の画素電極１００の電圧保持のために蓄積容量を大きくしなくてはならず、蓄積容量増大のために画素電極周りに補助的な蓄積容量形成用の電極（一般的にＣｓと称される）を配する必要などが生じ、別途電極を設ける構造を採用する結果として液晶表示装置の開口率が低下する問題を有していた。
【０００７】
また、前記バックライトからの光電流の影響を無くするために、遮光性のゲート電極１０１上にのみ半導体能動膜１０３を配置する構成とすることも考えられるが、図２６に示す構造にこのような構造を採用するとゲート電極１０１とソース電極１０５との間、あるいはゲート電極１０１とドレイン電極１０６との間の絶縁耐圧が低下し易い問題があった。
【０００８】
本発明は前記事情に鑑みてなされたもので、本発明は、オン電流が大きくなっても、オフ電流の増加を抑制して液晶表示装置に応用した場合の開口率の低下を防止し、コントラストを高めることができる薄膜トランジスタの提供を目的とする。更に本発明は、ゲート電極とソース電極との間の部分の絶縁性並びにゲート電極とドレイン電極との間の部分の絶縁耐性の低下を生じることなくオン電流の増加とオフ電流の低下をなすことができる薄膜トランジスタとそれを備えた液晶表示装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明は、ゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が設けられ、前記ゲート電極の両側から延びて前記半導体能動膜上にソース電極とドレイン電極とが間隔をあけて対峙して設けられ、対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極に乗り上げた部分の前記ソース電極の幅および前記ゲート電極に乗り上げた部分の前記ドレイン電極の幅よりも、該幅方向の前記チャネル部の幅が大きくされてなることを特徴とする。
ゲート電極に乗り上げた部分のソース電極幅、および、ドレイン電極の幅よりも、該幅方向のチャネル部の幅を大きく形成し、半導体能動膜に生成される導電パスとしてのチャネル部を広くし、薄膜トランジスタとしてのオン電流を大きくする。
【００１０】
本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１１】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で折れ曲がって前記横切り方向とは異なった方向にゲート電極を横切った形状に形成され、ソース電極が前記半導体能動膜上であって半導体能動膜の前記２つの横切り部分の一方の部分からゲート電極上に伸びて形成され、前記半導体能動膜上であって半導体能動膜の前記２つの横切り部分の他方の部分からゲート電極上に延びかつ前記ソース電極と対峙させてドレイン電極が形成され、対峙する前記ソース電極と前記ドレイン電極との部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜の幅よりも前記横切り方向の前記チャネル部の幅が大きくされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅が大きくされるので、チャネル部の幅が従来構造よりも大きくされたことになり、半導体能動膜に生成される導電パスとしてのチャネル部が広くなり、薄膜トランジスタとしてのオン電流が大きくなる。また、ゲート電極を横切った半導体能動膜の幅よりも前記横切り方向のチャネル部の幅が大きくされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１２】
本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１３】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の短冊方向に延びる形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の延びる方向に延びた形状に前記ソース電極と対峙させてドレイン電極が形成され、対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の幅よりも前記ゲート電極の延びる方向の前記チャネル部の幅が大きくされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもゲート電極の延びる方向のチャネル部の幅が大きくされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１４】
更に本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１５】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の短冊方向に折れ曲がりさらに前記横切り方向に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の短冊方向の折れ曲がり部分及び前記横切り方向に延びた部分に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅が大きくされるので、チャネル部の幅が従来構造よりも大きくされたことになり、半導体能動膜に生成される導電パスとしてのチャネル部が広くなり、薄膜トランジスタとしてのオン電流を大きくできる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１６】
更に本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１７】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記横切り方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥側に間隙をあけて進入しかつ進入先端部分を前記ゲート電極の延びる方向に延びた形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１８】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記横切り方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥部に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１９】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切った状態に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方からゲート電極中心に向けて延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方からゲート電極中心に向けて延びかつ前記ソース電極と対峙した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、該チャネル部周辺にオフ電流低減用の切り欠き部が形成されてなることを特徴とする。
この構造によってオフ電流を低減できるので、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。また、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる。
【００２０】
本発明は、一対の基板間に液晶が封入され、一方の基板に複数のソース配線と複数のゲート配線がマトリクス状に配線され、複数のソース配線と複数のゲート配線とで区画される領域にそれぞれスイッチング素子と画素電極とが設けられ、前記スイッチング素子が、先のいずれかに記載の薄膜トランジスタからなるものである。
先に記載の薄膜トランジスタを液晶表示装置の画素電極駆動用のスイッチング素子として用いるならば、オン電流を高くしても、オフ電流が低いままで、液晶表示のコントラストの高い表示を得ることができる。また、オン電流を高くし、オフ電流を低くできることで画素電極に印加する電圧を保持することが容易にでき、画素電極に十分な量の電流を流すことができるので、蓄積容量を必要以上に増加させる必要は無くなり、開口率の低下を防止できる。
【００２１】
【発明の実施の形態】
以下に本発明の各実施形態を詳細に説明するが、本発明はこの実施形態に限定されるものではない。
「第１実施形態」
図１は本発明の第１実施形態の薄膜トランジスタＴ１を備えた薄膜トランジスタアレイ基板の要部平面図、図２は薄膜トランジスタ部分の要部断面図、図３は薄膜トランジスタの要部拡大平面図である。
この実施形態の薄膜トランジスタアレイ基板においては、ガラス等からなる透明の基板１上に、複数のゲート配線Ｇ・・・と複数のソース配線Ｓ・・・とが平面視マトリクス状に配設されている。そして、ゲート配線Ｇ・・・とソース配線Ｓ・・・とで囲まれた領域が１つの画素とされ、これらの画素領域毎にＩＴＯ（インジウムスズ酸化物）などの透明導電材料からなる画素電極２が基板１上に位置した状態で設けられている。
【００２２】
この例の薄膜トランジスタアレイ基板において、透明基板上の各画素領域にゲート配線Ｇから引き出された短冊状のゲート電極３が形成され、これらゲート配線Ｇ・・・とゲート電極３を覆うようにゲート絶縁膜４が形成され、ゲート電極３上のゲート絶縁膜４上にアモルファスシリコン（ａ-Ｓｉ）等からなるアイランド状の半導体能動膜５が設けられている。そして、リン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層６を介して半導体能動膜５の一側端部上にソース電極７が形成され、半導体能動膜５の他端部上に同様のオーミックコンタクト層６を介してドレイン電極８が形成され、ソース電極７がソース配線Ｓに接続されるとともに、ドレイン電極８が後述のパッシベーション膜（保護絶縁膜）１６に形成されたコンタクトホールを介して画素電極２に接続されて薄膜トランジスタＴ１が構成されている。
【００２３】
この実施形態の構造において、ソース配線Ｓとゲート配線Ｇと画素電極２が透明基板上に形成されている構造においては、図２４と図２５に示す従来構造の薄膜トランジスタアレイ基板と同等であるが、本実施形態の構造において従来構造と異なっているのは、ゲート電極３上に形成された半導体能動膜５の形状と、ソース電極７の形状とドレイン電極８の形状である。
【００２４】
この実施形態においてゲート配線Ｇから画素領域に引き出されて短冊状のゲート電極３が形成されており、このゲート電極３上のゲート絶縁膜上にゲート電極３を図１または図３に示すように平面視左右に横切る方向にゲート電極３上で折れ曲がった形状に半導体能動膜５が形成されている。この半導体能動膜５は、ゲート電極３の基端側（ゲート配線Ｇに近い側）の大部分を図１または図３の左側（ソース配線Ｓに近い側）から平面視横切る形に形成された第１の横切り部分１１と、ゲート電極３の先端側の大部分を図１または図３の右側（画素電極２に近い側）から平面視横切る形に形成された第２の横切り部分１２とからなり、第１の横切り部分１１と第２の横切り部分１２がゲート電極３の中央部側のゲート絶縁膜上で連続一体化されていて、第１の横切り部分１１と第２の横切り部分１２とでゲート電極３を左右に横切る形とされ、半導体能動膜５は全体として平面視折れ曲がり形状に形成されている。
【００２５】
次に、図３に示す第１の横切り部分１１のソース配線側の端部１１ａがソース配線Ｓとゲート電極３の左側端部（ソース配線側の端部）３ｂとの間の部分の上方に位置され、第１の横切り部分１１の反対側の延出部１１ｂがゲート電極３の右側端部（画素電極側の側端部）３ａよりも平面視若干内側の位置になるように形成されている。また、前記第２の横切り部分１２のソース配線側の延出部１２ａがゲート電極３の左側端部（ソース配線側の側端部）３ｂよりも平面視若干内側に位置されるとともに、第２の横切り部分１２の反対側（画素電極側）の端部はゲート電極３の右側端部３ａと画素電極２との間に位置されている。そして、第１の横切り部分１１がゲート電極３の左側端部３ｂ上を乗り上げた部分の幅Ｗ５よりも、第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅（前記横切り方向と直交するゲート電極３の伸びる方向（ゲート電極３の長さ方向あるいは短冊方向））Ｗ６が大きく形成されている。
第１の横切り部分１１の延出部１１ｂがゲート電極３の右側端部３ａよりも内側の部分に位置することで半導体能動膜５の画素電極側の部分には凹部５ａが形成されるとともに、第２の横切り部分１２の延出部１２ａがゲート電極３の左側端部３ｂよりも内側に位置することで半導体能動膜５のソース配線側には凹部５ｂが形成されている。
【００２６】
次に、図３に示すように、半導体能動膜５の第１の横切り部分１１上にこの第１の横切り部分１１の幅Ｗ５よりも幅狭の幅Ｗ８を有する短冊状のソース電極７がオーミックコンタクト層６を介して延在され、半導体能動膜５の第２の横切り部分１２上にこの第２の横切り部分１２の幅Ｗ５よりも幅狭の幅Ｗ８を有する短冊状のゲート電極８がオーミックコンタクト層６を介して延在されている。本実施形態においてソース電極７はソース配線Ｓに接続され、ドレイン電極８は画素電極２に接続されている。
【００２７】
前記ソース電極７の先端部７ａは第１の横切り部分１１の端部１１ｂよりも若干内側の位置に配置され、前記ドレイン電極８の先端部８ａは第２の横切り部分１２の端部１２ａよりも若干内側の位置に配置されていて、ソース電極５の先端部側とドレイン６の先端部側とが互いの側部を対峙させて半導体能動膜５上において対峙され、両者が対峙している間の部分に対応する半導体能動膜５の中央部分がチャネル部１５とされている。このチャネル部１５の幅（ゲート電極３における半導体能動膜５の横切り方向の幅、換言するとソース電極７とドレイン電極８の長さ方向の幅）Ｗ７は先に説明した半導体能動膜５の第１の横切り部分１１および第２の横切り部分１２がゲート電極３の左側端部３ｂ上を乗り越える部分の幅Ｗ５よりも大きく形成されている。
【００２８】
また、図２に示すように基板１上の薄膜トランジスタＴ１とゲート絶縁膜４とソース配線Ｓ・・・を覆ってパッシベーション膜（保護絶縁膜）１６が形成され、基板１と画素電極２と薄膜トランジスタＴ１とゲート絶縁膜４とパッシベーション膜１６により薄膜トランジスタアレイ基板１８が構成されている。
【００２９】
図１ないし図３に示す構造の薄膜トランジスタＴ１は、例えば、図４と図５に示す構造の液晶表示装置にスイッチング素子として適用される。
図４と図５に示す液晶表示装置２０は先に構造を説明した薄膜トランジスタアレイ基板１８と、この薄膜トランジスタアレイ基板１８に対向して配置された対向基板２１と、これら基板１８、２１の間に封入された液晶２２と、薄膜トランジスタアレイ基板１８の周辺部に設けられたゲートドライバ２３、２３とソースドライバ２４、２４、２４、２４とを主体として構成されている。
これらのゲートドライバ２３とソースドライバ２４は薄膜トランジスタアレイ基板１８に複数設けられたゲート配線Ｇ・・・とソース配線Ｓ・・・にそれぞれ駆動信号を印加して各画素領域に設けられている薄膜トランジスタＴによりスイッチング制御を行い、画素電極２に通電制御して液晶２２の配向制御を行うためのものである。
【００３０】
このような液晶駆動の際に各画素電極２へのスイッチングを薄膜トランジスタＴ１が行う。ゲート電極３に通電された場合にゲート電極３は半導体能動膜５に電界を印加して半導体能動膜５のチャネル部１５にキャリアの移動を可能とするチャネルを生成させる。ここでチャネルが生成された半導体能動膜５においてソース電極７に通電されるとチャネル部１５を介して電流が流れるので、ソース電極７からドレイン電極８に電流が流れて画素電極２に電圧が印加され、画素電極２が液晶２２に作用させる電界により画素電極２に対応する位置の液晶２２の配向制御がなされ、液晶表示装置２０で表示ができるようになる。なお、実際には薄膜トランジスタアレイ基板１８の裏面側にはバックライトが設けられているので、このバックライトの光を液晶２２が通過させるか遮ることで表示、非表示の切り換えがなされるようになっている。
【００３１】
前述のような薄膜トランジスタＴ１の作動において、図１ないし図３に示す薄膜トランジスタＴ１の構造であると、半導体能動膜５に凹部５ａ、５ｂが形成されていて、半導体能動膜５が平面視ゲート電極３から側方にはみ出す部分の面積が少ないために、バックライトから半導体能動膜５が光を受けて半導体能動膜５に流れようとする光電流を少なくできるので、従来構造とオン電流（Ｉon）が同等、即ちＷが同一長さの時において薄膜トランジスタＴ１としてのオフ時の電流（Ｉoff）を低減できる。換言すると、半導体能動膜５の第１の横切り部分１１がゲート電極３の左側端部３ｂ上に乗り上げる部分の幅Ｗ５が第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅Ｗ６よりも小さく形成されているとともに、半導体能動膜５の第２の横切り部分１２がゲート電極３の右側端部３ａ上を乗り上げる部分の幅Ｗ５が第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅Ｗ６よりも小さく形成されているので、半導体能動膜５においてバックライトからの光を受ける部分の面積が少なくされている結果としてオフ時の電流を小さくできる。また、オフ時の電流を小さくできるので、液晶駆動のための画素電極２の電圧保持のための蓄積容量を必要以上に大きくする必要は無くなり、蓄積容量形成用の電極を別途配する必要性を少なくすることで開口率の低下を抑えることができる。
【００３２】
また、ソース電極７とドレイン電極８がゲート電極３の側端部３ａ、３ｂに乗り上げる部分の幅Ｗ８よりもチャネル部１５の幅Ｗ７が大きいので、電流パスとしてのチャネル部１５の幅が大きく形成された結果として薄膜トランジスタＴ１のオン時の電流を大きくさせている。従って本発明構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、リーク電流となるオフ電流（Ｉoff）を小さくすることができる。
【００３３】
なお、本実施形態においては半導体能動膜５の延出部１１ａ、１２ｂが平面視ゲート電極３の側方にはみ出す量を適宜調節しても良いのは勿論である。この延出部１１ａ、１２ａはソース電極７あるいはドレイン電極８とゲート電極３の側端部３ａ、３ｂとの間の絶縁耐性を向上させるために有利であるので、これらの延出部１１ａ、１２ｂのはみ出し量は絶縁耐性を考慮し、光電流の増大を考慮して好適なはみ出し量に設定することが好ましい。
更に、本実施形態においては、ソース電極７とドレイン電極８の位置を交換しても良く、ソース電極７とドレイン電極８のどちらか一方に画素電極を接続し、どちらか他方をソース配線に接続することができる。
【００３４】
「第２実施形態」
図６は本発明の第２実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ２の要部の平面構造を示すもので、この実施形態の薄膜トランジスタＴ２は、図３に示す薄膜トランジスタＴ１とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００３５】
この第２実施形態の薄膜トランジスタＴ２においては先の第１実施形態の薄膜トランジスタＴ１の半導体能動膜５とほぼ同等形状の半導体能動膜９が設けられているが、先の第１実施形態の薄膜トランジスタＴ１と異なっているのは、ソース電極７とドレイン電極８の間に生成されるチャネル部１５の周辺部に半導体能動膜９の切り欠き部９Ａ、９Ｂが形成された点にある。
【００３６】
切り欠き部９Ａはソース電極７とドレイン電極８の間の中間位置の半導体能動膜９のソース配線側（ゲート電極３の左側端部３ｂ側）の端部に形成され、切り欠き部９Ｂはソース電極７とドレイン電極８の間の中間部の半導体能動膜９の画素電極側（ゲート電極３の左側端部３ｂ側）の端部に形成されている。これらの切り欠き部９Ａと９Ｂの深さはソース電極７とドレイン電極８の間に存在するチャネル部１５の幅Ｗ７を必要以上に狭くしないように切り欠き部９Ａの底部の位置をチャネル部１５の端部とし、切り欠き部９Ｂの底部の位置をチャネル部１５の端部に位置合わせして設けられているが、切り欠き部９Ａ、９Ｂの底部がチャネル部１５の幅を多少狭くしても差し支えない。また、換言すると、半導体能動膜５においてチャネル部１５の部分の両端部側が切り欠き部９Ａ、９Ｂにより一部除去された形状とされている。
【００３７】
図６に示されるように半導体能動膜９のチャネル部１５の周辺部に切り欠き部９Ａ、９Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図６に示す構造では、先の第１実施形態の構造と同様にチャネル部１５の幅Ｗ７を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、液晶表示装置に適用した場合に先の第１実施形態の構造よりも更に表示品位を向上させることができると同時に開口率の低下も少なくできる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００３８】
なお、本実施形態においては切り欠き部９Ａ、９Ｂのうち、どちらか１つのみを設ける構成を採用することもできる。また、切り欠き部９Ａ、９Ｂの底部の位置はソース電極７の先端部７ａとドレイン電極８の先端部８ａに隣接する位置にかかわらず、適宜調整しても良く、半導体能動膜９の延出部１１ａ、１２ｂのはみ出し量も適宜調節して良い。更に、本実施形態においては、ソース電極７とドレイン電極８の位置を交換しても良く、ソース電極７とドレイン電極８のどちらか一方を画素電極に接続し、どちらか他方をソース配線に接続しても良い。
【００３９】
「第３実施形態」
図７は本発明の第３実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ３の平面構造を示すもので、この実施形態において先の第１実施形態の構造と同じ部分には同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ３は、先の実施形態のものと同等のゲート電極３に対し、その上にゲート絶縁膜を介して形成される半導体能動膜２５が平面矩形状とされ、しかもその半導体能動膜２５がゲート電極３を図７の左右方向（ゲート配線と平行方向）に横切る形状に形成されている。前記半導体能動膜２５の右側（一側）端部２５ａがゲート電極３の右側端部３ａから平面視右側にはみ出すように形成され、半導体能動膜２５の左側（他側）端部２５ｂがゲート電極３の左側端部３ｂから平面視左側にはみ出すように形成されている。そして、半導体能動膜２５の一側端部２５ａ上には先の第１実施形態の構造と同等のオーミックコンタクト層２６Ａを介してドレイン電極２６が設けられ、半導体能動膜２５の他側端部上には先の第１実施形態の構造と同等のオーミックコンタクト層２７Ａを介してソース電極２７が形成されている。
【００４０】
第３実施形態の構造において特徴的なものは、ドレイン電極２６とソース電極２７の形状であり、ドレイン電極２６は、ゲート電極３を横切る方向に延びる基体部２６ａとその先端部に基体部２６ａと直交する方向（ゲート電極３の短冊方向）に延びる延出部２６ｂとからなり、ソース電極２７は、ゲート電極３を横切る方向に延びる基体部２７ａとその先端部に基体部２７ａと直交する方向（ゲート電極３の短冊方向）に延びる延出部２７ｂとからなる。ドレイン電極２６の基体部２６ａは、半導体能動膜２５の一側端部２５ａとゲート電極３の右側端部３ａに乗り上げて半導体能動膜２５の中央部側に延びるように設けられ、ソース電極２７の基体部２７ａは、半導体能動膜２５の他側端部２５ｂとゲート電極３の左側端部３ｂに乗り上げて半導体能動膜２５の中央部側に延びるように設けられており、それぞれ平面視Ｔ字状に形成されている。
そして、ドレイン電極２６の延出部２６ｂ、２６ｂとソース電極２７の延出部２７ｂ、２７ｂとの間の部分に相当する半導体能動膜２５の中央部分がチャネル部２９とされている。また、ソース電極２７およびドレイン電極２６が平面視ゲート電極３の側端部３ａ、３ｂを乗り上げる部分の幅Ｗ１０よりもチャネル部２９の幅Ｗ１１の方が大きく形成されてチャネル部２９が広くなるように形成されている。
【００４１】
即ち、ソース電極２７とドレイン電極２６がゲート電極３の側端部を乗り上がる部分の幅Ｗ１０よりもチャネル部２９の幅Ｗ１１が大きいので、電流パスとしてのチャネル部２９の幅が大きく形成された結果として薄膜トランジスタＴ３のオン時の電流を大きくすることができる。従って本実施形態の構造により、先の実施形態の場合と同様に、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
なお、この第３実施形態の構造においては半導体能動膜２５の端部２５ａ、２５ｂがゲート電極３の両側にはみ出す部分の面積が、先の第１実施形態および第２実施形態の構造よりも広いので、バックライトの光電流の影響によるオフ時の電流低減の面では先の実施形態よりも若干、不利になるが、先に説明の如くオン時の電流を大きくすることができる効果が得られることは明らかである。
図７において例えば、ゲート電極３からはみ出した半導体能動膜２５の端部２５ａ、２５ｂにおいては、バックライトの光によりキャリアが発生するが、これらのキャリア発生領域は、ドレイン電極２６の基体部２６ａと延出部２６ｂの同電位部分で囲まれた領域、あるいは、ソース電極２７の基体部２７ａと延出部２７ｂの同電位部分で挟まれた領域であり、それらの領域はいずれも平面方向に電界が弱いので、ソース電極２６とドレイン電極２７間に流れようとするオフ電流（Ｉoff）に対して前記のキャリアは参加し難いと考えられる。
また、半導体能動膜２５の一側端部２５ａと他側端部２５ｂの幅（ゲート電極３の短冊方向の幅）を十分に確保してあるので、ソース電極２６とゲート電極３との間の絶縁耐性を高くすることができ、ドレイン電極２７とゲート電極３との間の絶縁耐性を高くすることができる。
【００４２】
「第４実施形態」
図８は本発明の第４実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ４の平面構造を示すもので、この実施形態の薄膜トランジスタＴ４は、図７に示す薄膜トランジスタＴ３とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００４３】
この第４実施形態の薄膜トランジスタＴ４において先の第３実施形態の薄膜トランジスタＴ３と異なっているのは、ソース電極２７とドレイン電極２６の間に生成されるチャネル部２９の周辺部に半導体能動膜２８の切り欠き部２８Ａ、２８Ｂが形成された点にある。切り欠き部２８Ａはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜２８の一側に形成され、切り欠き部２８Ｂはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜２８の他側に形成されている。
これらの切り欠き部２８Ａと２８Ｂの深さはソース電極２７とドレイン電極２６の間に存在するチャネル部２９の幅Ｗ１１を過度に狭くしないように切り欠き部２８Ａの底部の位置と切り欠き部２８Ｂの底部の位置をチャネル部２９の端部近傍に位置合わせして設けられている。
【００４４】
図８に示されように半導体能動膜２８のチャネル部２９の周辺部に切り欠き部２８Ａ、２８Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図８に示す構造では、チャネル部２９の幅を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の上昇を抑制できるので、液晶表示装置のスイッチング素子として用いた場合に先の第３実施形態の構造よりも更に液晶表示装置の表示品位を向上させることができると同時に開口率も向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００４５】
「第５実施形態」
図９は本発明の第５実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ５の平面構造を示すもので、この実施形態の薄膜トランジスタＴ５は、図７に示す薄膜トランジスタＴ３とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００４６】
この第５実施形態の薄膜トランジスタＴ５において先の第３実施形態の薄膜トランジスタＴ３と異なっているのは、半導体能動膜３０が、ゲート電極３上のゲート絶縁膜上に位置する平面視矩形状の膨出部３０ａとその左右両側中央部に形成された延出部３０ｂ、３０ｃとからなり、ソース電極２７がゲート電極３の左側端部３ｂに乗り上げる部分に対応して延出部３０ｂが形成され、ドレイン電極２６がゲート電極３の右側端部３ａに乗り上げる部分に対応して延出部３０ｃが形成されていて、半導体能動膜３０は延出部３０ｂと膨出部３０ａと延出部３０ｃによりゲート電極３を平面視左右に横切るように配置されている。
【００４７】
これらの延出部３０ｂ、３０ｃはそれぞれソース電極２７とドレイン電極２６の幅Ｗ１２よりも若干広い幅Ｗ１３になるように形成されていて、ソース電極２７およびドレイン電極２６とゲート電極３との間の絶縁耐性を高める効果を奏するものである。また、半導体能動膜３０において延出部３０ｂの幅方向両側部分には凹部３０ｄが形成されていて、この部分の半導体能動膜が平面視ゲート電極３の側方にはみ出さないように形成されるとともに、延出部３０ｃの幅方向両側部分にも凹部３０ｅが形成されていて、この部分の半導体能動膜が平面視ゲート電極３の側方にはみ出さないように形成されている。更に、ドレイン電極２６とソース電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００４８】
図９に示すように半導体能動膜３０に凹部３０ｄ、３０ｄ、３０ｅ、３０ｅを形成して半導体能動膜３０の両端側においてゲート電極３の両側方にはみ出す部分の面積を少なくすることで、液晶表示装置に備えられるバックライトからの光を受ける面積を少なくし、光電流の発生を少なくすることができる。これにより、バックライトから半導体能動膜３０が光を受けて半導体能動膜３０に流れようとする光電流を少なくできるので、薄膜トランジスタＴ５としてのオフ時の電流（Ｉoff）を低減できる。また、第５実施形態においてその他の効果は先の図７に示す第３実施形態の構造と同等である。
【００４９】
「第６実施形態」
図１０は本発明の第６実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ６の平面構造を示すもので、この実施形態の薄膜トランジスタＴ６は、図９に示す薄膜トランジスタＴ５とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００５０】
この第６実施形態の薄膜トランジスタＴ６において先の第５実施形態の薄膜トランジスタＴ５と異なっているのは、ソース電極２７とドレイン電極２６の間に生成されるチャネル部３４の周辺部に半導体能動膜３３の切り欠き部３３Ａ、３３Ｂが形成された点にある。切り欠き部３３Ａはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜３３の一側端部に形成され、切り欠き部３３Ｂはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜３３の他側端部に形成されている。
【００５１】
これらの切り欠き部３３Ａと３３Ｂの深さはソース電極２７とドレイン電極２６の間に存在するチャネル部３４の幅Ｗ１１を過度に狭くしないように切り欠き部３３Ａの底部の位置と切り欠き部３３Ｂの底部の位置をチャネル部３４の端部近傍に位置合わせして設けられていることが好ましい。更に、ドレイン電極２６とソース電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００５２】
図１０に示されように半導体能動膜３３のチャネル部３４の周辺部に切り欠き部３０Ａ、３０Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図１０に示す構造では、チャネル部３４の幅を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、先の第５実施形態の構造と同等の効果を得た上に、更に液晶表示装置に応用した場合の液晶表示装置の表示品位を向上させることができると同時に開口率を向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００５３】
「第７実施形態」
図１１は先の各実施形態の構造と同様に液晶表示装置の薄膜トランジスタアレイ基板に適用される薄膜トランジスタの第７実施形態を示すもので、この第７実施形態の薄膜トランジスタＴ７においてソース配線Ｓとゲート配線Ｇと画素電極２が透明基板上に形成されている構造においては、先の第１〜第６実施形態の構造の薄膜トランジスタアレイ基板と同等であるが、本実施形態の構造において先の実施形態の構造と異なっているのは、ゲート電極３上のゲート絶縁膜上に形成された半導体能動膜の形状と、ソース電極の形状とドレイン電極の形状である。
【００５４】
この実施形態においてゲート配線Ｇから画素領域に引き出されて短冊状のゲート電極３が形成されており、このゲート電極３上のゲート絶縁膜上にゲート電極３を図１１の左右方向に横切る形で半導体能動膜３５が形成されている。
半導体能動膜３５は、平面視ゲート電極３上のゲート絶縁膜上に位置する矩形状の膨出部３５ａと膨出部３５ａの一側（ゲート電極３の基端部側、即ちゲート配線に近い側）に膨出部３５ａの左右両側に突出するように形成された延出部３５ｂ、３５ｃとから構成されている。これらのうちの延出部３５ｂがゲート電極３の左側端部３ｂから左側方に平面視はみ出して形成され、延出部３５ｃがゲート電極３の右側端部３ａから右側方に平面視はみ出して形成され、半導体能動膜３５は延出部３５ｂと膨出部３５ａと延出部３５ｃとによってゲート電極３を平面視左右に（ゲート配線と平行方向に）横切るように配置されている。
【００５５】
半導体能動膜３５の延出部３５ｂの上には延出部３５ｂの幅Ｗ１５よりも若干狭い幅Ｗ１６のソース電極３６が形成されている。このソース電極３６は、先の半導体能動膜３５の延出部３５ｂに沿い、ゲート電極３の左側端部３ｂを横切って形成された第１の電極部３６ａと、ゲート電極３５上において平面視ゲート電極３の伸びる方向（短冊方向）に延出された第２の電極部３６ｂと、第２の電極部３６ｂの先端部側において第２の電極部３６ｂと平面視直交する方向に延出された第３の電極部３６ｃを有して構成され、第２の電極部３６ｂと第３の電極部３６ｃとがゲート電極３上で平面視Ｌ字型に配置されている。
【００５６】
次に、ドレイン電極３７は半導体能動膜３５の延出部３５ｃの幅Ｗ１５よりも若干狭い幅Ｗ１６を有する短冊状の形状とされ、先のソース電極３６の第１の電極部３６ａと同一直線位置で、平面視した場合において延出部３５ｃ上と膨出部３５ａ上に位置するように形成されている。また、本実施形態の構造において、第１の電極部３６ａと第２の電極部３６ｂとが接続された折曲部分３６ｄとドレイン電極３７の先端部との間の距離と、ドレイン電極３７の先端部と第３の電極部３６ｃの先端部との間の距離がほぼ同一に形成されていることが好ましいが、これらの距離が多少異なっていても差し支えない。
【００５７】
また、ドレイン電極３７の先端部とソース電極３６との間に対応する部分の半導体能動膜３５がチャネル部３８とされ、ソース電極３６とドレイン電極３７とが実質的に向かい合う幅、即ち、ソース電極３６の第２の電極部３６ｂにおいてドレイン電極３７側の辺３６ｅの長さ（Ｗ１７）と第３の電極部３６ｃにおいてドレイン電極３７側の辺３６ｆの長さ（Ｗ１８）との合計値（Ｗ１７＋Ｗ１８）は、先の半導体能動膜３５の延出部３５ｂあるいは延出部３５ｃの幅Ｗ１５よりも大きく形成されている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００５８】
なお、本実施形態においては、これまでの第１実施形態〜第６実施形態の構造とは異なり、ソース電極３６をソース配線に接続することが必要であり、ドレイン電極３７を画素電極２に接続することが必要である。この理由は、ゲート電極３をオフとした時に発生する、ゲート電極３とドレイン電極３７との間に発生する容量（一般にＣｇｄと称される）を小さくするためである。このＣｇｄの値が大きいとゲートオフ時の画素に保持されている電荷の降下が大きくなり、表示品位を劣化させるためである。
【００５９】
前述のような薄膜トランジスタＴ７の構造であると、平面視した場合において半導体能動膜３５から側方にはみ出すのは、ソース電極３６あるいはゲート電極３７よりも若干幅の大きな半導体能動膜３５の延出部３５ｂと延出部３５ｃのみであるので、半導体能動膜の一部分がゲート電極３５から平面視側方にはみ出す部分の面積が少ないために、バックライトから半導体能動膜３５が光を受けて半導体能動膜３５に流れようとする光電流を少なくできるので、薄膜トランジスタＴ７としてのオフ時の電流（Ｉoff）を抑制できる。
【００６０】
また、ソース電極３６とドレイン電極３７がゲート電極３の側端部を乗り越える部分の幅Ｗ１６よりもチャネル部３８の幅Ｗ１７、Ｗ１８とも大きいので、電流パスとしてのチャネル部３８の幅が大きく形成された結果として薄膜トランジスタＴ７のオン時の電流を大きくさせている。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、リーク電流となるオフ電流（Ｉoff）を小さくできる。
【００６１】
「第８実施形態」
図１２は本発明の第８実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ８の平面構造を示すもので、この実施形態の薄膜トランジスタＴ８は、図１１に示す薄膜トランジスタＴ７とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００６２】
この第８実施形態の薄膜トランジスタＴ８において先の第７実施形態の薄膜トランジスタＴ７と異なっているのは、先の実施形態の半導体能動膜３５と同等の半導体能動膜３９が膨出部３９ａと延出部３９ｂと延出部３９ｃとからなり、更にソース電極３６とドレイン電極３７の間に生成されるチャネル部３２の周辺部に半導体能動膜３９の切り欠き部３９Ａ、３９Ｂが形成された点にある。切り欠き部３９Ａはソース電極３６の折曲部３６ｄとドレイン電極３７の先端部の間の中間位置の半導体能動膜３９のソース配線側（図１２の上側）の端部に形成され、切り欠き部３９Ｂはソース電極３６の第３の電極部３６ｃとドレイン電極３７の先端部の間の中間部の半導体能動膜３９の端部に形成されている。これらの切り欠き部３９Ａと３９Ｂの深さは、ソース電極３６とドレイン電極３７との間に存在するチャネル部３２を必要以上に狭くしないように切り欠き部３９Ａの底部の位置をチャネル部３２の端部とし、切り欠き部３９Ｂの底部の位置をチャネル部３８の端部に位置合わせして設けられている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００６３】
図１２に示されように半導体能動膜３９のチャネル部３２の周辺部に切り欠き部３９Ａ、３９Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図１２に示す構造では、切り欠き部３９Ａを介してソース電極３６とドレイン電極３７とが対峙する部分の第２の電極部３６ｂの辺の長さＷ１９と、切り欠き部３９Ｂを介してソース電極３６とドレイン電極３７とが対峙する部分の第３電極部３６ｃの辺の長さＷ１４との合計長さを延出部３９ｂの幅Ｗ１６あるいは延出部３９ｃの幅Ｗ１６よりも長くしたので、チャネル部３２の幅を大きくしたことになり、導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、先の第７実施形態の構造よりも更に表示品位を向上させることができると同時に開口率も向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。なお、本第８実施形態においてその他の効果は先の第７実施形態と同等である。
【００６４】
「第９実施形態」
図１３は本発明の第９実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ９の平面構造を示すもので、この実施形態の薄膜トランジスタＴ９において先に説明した実施形態の構造と同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００６５】
この第９実施形態の薄膜トランジスタＴ９において先の実施形態の薄膜トランジスタと異なっているのは、半導体能動膜４０が、ゲート電極３上のゲート絶縁膜上に位置する平面視矩形状の膨出部４０ａとその左右両側中央部に形成された延出部４０ｂ、４０ｃとからなり、ソース電極４１がゲート電極３の左側端部３ｂに乗り上げる部分に対応して延出部４０ｂが形成され、ドレイン電極４２がゲート電極３の右側端部３ａに乗り上げる部分に対応して延出部４０ｃが形成されていて、半導体能動膜４０は延出部４０ｂと膨出部４０ａと延出部４０ｃによりゲート電極３を平面視左右に横切るように配置されている。
【００６６】
この実施形態のソース電極４１は、半導体能動膜４０の延出部４０ｂに乗り上げて半導体能動膜４０の膨出部４０ａ側まで達する短冊状の第１の電極部４１ａと、第１の電極部４１ａの先端部からゲート電極３上のゲート絶縁膜上において平面視ゲート電極３の伸びる方向（短冊方向）に平面視二股状に分岐されて各々ゲート電極３の端部近くに達する短冊状の第２の電極部４１ｂと、第２の電極部４１ｂの両先端部からゲート電極３の横切り方向（ゲート配線と平行な図１３の左右方向）に伸びて平面視半導体能動膜４０の膨出部４０ａの角部近くまで延出する短冊状の第３の電極部４１ｃとから構成され、第２の電極部４１ｂ、４１ｂと第３の電極部４１ｃ、４１ｃは全体として平面視略Ｃ字状に形成されている。
【００６７】
ドレイン電極４２は、半導体能動膜４０の延出部４０ｃに乗り上げて半導体能動膜４０の膨出部４０ａまで達する第１の電極部４２ａと、この第１の電極部４２ａの先端部に第１の電極部４２ａに対して直交する方向に伸びる第２の電極部４２ｂとからなる平面視Ｔ字状に形成されている。また、ドレイン電極４２の第１の電極部４２ａの先端部は先のソース電極４１の第３の電極部４１ｃ、４１ｃの先端部間の中央に進入した状態に配置され、ドレイン電極４２の第２の電極部４２ｂは先のソース電極４１の第３の電極部４１ｃ、４１ｃの先端部間の中央に位置されていて、ソース電極４１の第２の電極部４１ｂおよび第３の電極部４１ｃ、４１ｃとドレイン電極４２の第２の電極部４２ｃとの間の領域に対応する半導体能動膜部分がチャネル部４３とされている。本実施形態では、ドレイン電極４２に対してソース電極４１の第２の電極部４１ｂと第３の電極部４１ｃとが対峙する部分の辺の長さが、半導体能動膜４０の延出部４０ｂあるいは延出部４０ｃの幅Ｗ２１よりも長くされている。
【００６８】
前述の延出部４０ｂ、４０ｃはそれぞれソース電極４１とドレイン電極４２の幅Ｗ２０よりも若干広い幅Ｗ２１になるように形成されていて、ソース電極４１およびドレイン電極４２とゲート電極３との間の絶縁耐性を高める。また、半導体能動膜４０の膨出部４０ａは平面視ゲート電極３の上方にのみ形成されていてゲート電極３の側方にはみ出すのは半導体能動膜４０の膨出部４０ａよりも幅が遥かに小さな延出部４０ｂと延出部４０ｃのみとされている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
なお、本実施形態においてソース電極４１はソース配線Ｓに接続され、ドレイン電極４２は画素電極２に接続される必要がある。この理由は、ゲート電極３をオフとした時に発生する、ゲート電極３とドレイン電極４２との間に発生する容量（一般にＣｇｄと称される）を小さくするためである。このＣｇｄの値が大きいとゲートオフ時の画素に保持されている電荷の降下が大きくなり、表示品位を劣化させるためである。
【００６９】
図１３に示すように半導体能動膜４０の両端側においてゲート電極３の両側方にはみ出す部分を少なくすることで、液晶表示装置に備えられるバックライトからの光を受ける面積を少なくし、光電流の発生を少なくすることができる。これにより、バックライトから半導体能動膜４０が光を受けて半導体能動膜４０に流れようとする光電流を少なくできるので、薄膜トランジスタＴ９としてのオフ時の電流（Ｉoff）を抑制できる。
【００７０】
また、ソース電極４１とドレイン電極４２がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部４３の幅Ｗ２２が大きいので、電流パスとしてのチャネル部４３の幅が大きく形成された結果として薄膜トランジスタＴ９のオン時の電流を大きくさせている。従って本発明構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、オフ電流（Ｉoff）を抑制することができる。
【００７１】
「第１０実施形態」
図１４は本発明の第１０実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ１０の平面構造を示すもので、この実施形態の薄膜トランジスタＴ１０は、図１３に示す薄膜トランジスタＴ９とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００７２】
この第１０実施形態の薄膜トランジスタＴ１０において先の第９実施形態の薄膜トランジスタＴ９と異なっているのは、ドレイン電極４４が短冊状に形成されている点である。このドレイン電極４４は先の第９実施形態のドレイン電極４２の第１の電極部４２ａと同じ幅に形成され、その先端部４４ａが略Ｃ字型のソース電極先端部の中間部に進入されるとともに、先端部４４ａとソース電極４１の第２の電極部４１ｂと第３の電極部４１ｃとの間の部分に対応する半導体能動膜部分にチャネル部４５が形成されている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
【００７３】
図１４に示す構造の薄膜トランジスタＴ１０においても先の実施形態の薄膜トランジスタＴ９と全く同等の効果を得ることができる。
【００７４】
「第１１実施形態」
図１５は本発明に係る薄膜トランジスタの第１１実施形態を示すもので、この第１１実施形態の薄膜トランジスタＴ１１は、ゲート電極３を横切る形で矩形状に半導体能動膜４７が形成され、この半導体能動膜４７はゲート電極３上のゲート絶縁膜上に位置する本体部４７ａと、ゲート電極３の図１５において右側方側（画素電極側）に平面視はみ出して延出された延出部４７ａと、ゲート電極３の図１５において左側方側（ソース配線側）に平面視はみ出して延出された延出部４７ｂとから構成されている。そして、半導体能動膜３の延出部４７ａとゲート電極３の右端部３ａとを平面視乗り上がってゲート電極３の中央部側に向かうように短冊状のドレイン電極４８が形成されるとともに、半導体能動膜４７の延出部４７ｂとゲート電極３の左端部３ｂとを平面視乗り上がってゲート電極３の中央部側に向かう短冊状のソース電極４９が形成されている。
【００７５】
前記ドレイン電極４８とソース電極４９の幅Ｗ２５は半導体能動膜４７の幅Ｗ２６よりも若干短く形成され、ドレイン電極４８の先端部４８ａとソース電極４９の先端部４９ａとの間の部分に対応する半導体能動膜４７の中央部にチャネル部５０が形成されている。また、チャネル部５０の周辺部であって、ソース電極４９の先端部４９ａとドレイン電極４８の先端部４８ａとの間の部分の半導体能動膜４７の周辺部には切り欠き部４７Ａ、４７Ｂが形成されている。
これらの切り欠き部４７Ａ、４７Ｂはチャネル部５０の幅Ｗ２７を必要以上に狭めないような深さに形成されるので、切り欠き部４７Ａの底部と切り欠き部４７Ｂの底部は、ドレイン電極４８の先端部４８ａの角部とソース電極４９の角部を結ぶ線５１よりも若干内側に入る位置にされている。更に、ソース電極４９とドレイン電極４８の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４８Ａ、４９Ａが形成されている。
図１５に示す構造の薄膜トランジスタＴ１１においてはオフ電流の上昇を抑制することができるという効果を奏する。
【００７６】
「第１２実施形態」
図１６は本発明に係る薄膜トランジスタの第１２実施形態を示すもので、この実施形態の薄膜トランジスタＴ１２は、先に図７を基に説明した第３実施形態の薄膜トランジスタＴ３の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１２において半導体能動膜５５は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜５５は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極２７とドレイン電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００７７】
図１６に示す構造において、ソース電極２７とドレイン電極２６がゲート電極３の側端部を乗り越える部分の幅Ｗ１０よりもチャネル部５５の幅（ゲート電極３の伸びる方向：短冊方向の幅）Ｗ１１が大きいので、電流パスとしてのチャネル部５５の幅が大きく形成された結果として薄膜トランジスタＴ１２のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図７に示す実施形態の構造では半導体能動膜２５の端部２５ａ、２５ｂがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けて光電流が多少流れるおそれがあったが、図１６に示す実施形態の構造では半導体能動膜５５のはみ出し部分は存在しないので、図７に示す構造よりも薄膜トランジスタとしてのオフ電流（Ｉoff）を少なくすることができる。
【００７８】
「第１３実施形態」
図１７は本発明に係る薄膜トランジスタの第１３実施形態を示すもので、この実施形態の薄膜トランジスタＴ１３は先に図１３を基に説明した第９実施形態の薄膜トランジスタＴ９の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１３において半導体能動膜５７は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜５７は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
【００７９】
図１７に示す構造において、ソース電極４１とドレイン電極４２がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部５７の幅（ソース電極部４２に対峙する第２の電極部４１ｂと第３の電極部４１ｃの各辺の長さの合計値）が大きいので、電流パスとしてのチャネル部４３の幅が大きく形成された結果として薄膜トランジスタＴ１３のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図１３に示す実施形態の構造では半導体能動膜４０の延出部４０ｂ、４０ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１７に示す実施形態の構造では半導体能動膜５７のはみ出し部分は存在しないので、図１３に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８０】
「第１４実施形態」
図１８は本発明に係る薄膜トランジスタの第１４実施形態を示すもので、この実施形態の薄膜トランジスタＴ１４は、先に図１４を基に説明した第１０実施形態の薄膜トランジスタＴ１０の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１４において半導体能動膜６０は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６０は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極４１とドレイン電極４４の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４４Ａが形成されている。
【００８１】
図１８に示す構造において、ソース電極４１とドレイン電極４４がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部４５の幅（ソース電極４４に対峙する第２の電極部４１ｂと第３の電極部４１ｃの各辺の長さの合計値）が大きいので、電流パスとしてのチャネル部４５の幅が大きく形成された結果として薄膜トランジスタＴ１３のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図１４に示す実施形態の構造では半導体能動膜４０の延出部４０ｂ、４０ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１８に示す実施形態の構造では半導体能動膜６０のはみ出し部分は存在しないので、図１４に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８２】
「第１５実施形態」
図１９は本発明に係る薄膜トランジスタの第１５実施形態を示すもので、この実施形態の薄膜トランジスタＴ１５は、先に図１１を基に説明した第７実施形態の薄膜トランジスタＴ７の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１５において半導体能動膜６３は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６３は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００８３】
図１９に示す構造において、ソース電極３６とドレイン電極３７がゲート電極３の側端部を乗り越える部分の幅Ｗ１６よりも第２の電極部３６ｂの辺の長さＷ１７と第３の電極部３６ｃの辺の長さＷ１８の合計値が長いので電流パスとしてのチャネル部３８の幅が大きく形成された結果として薄膜トランジスタＴ１５のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
【００８４】
また、図１１に示す実施形態の構造では半導体能動膜３５の延出部３５ｂ、３５ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１９に示す実施形態の構造では半導体能動膜６３のはみ出し部分は存在しないので、図１１に示す構造よりも薄膜トランジスタとしてのオフ電流（Ｉoff）を少なくすることができる。
【００８５】
「第１６実施形態」
図２０は本発明に係る薄膜トランジスタの第１６実施形態を示すもので、この実施形態の薄膜トランジスタＴ１６は、先に図３を基に説明した第１実施形態の薄膜トランジスタＴ１の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１６において半導体能動膜６５は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６５は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極７とドレイン電極８の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層６が形成されている。
【００８６】
図２０に示す構造において、ソース電極７とドレイン電極８がゲート電極３の側端部を乗り越える部分の幅Ｗ８よりもチャネル部３８の幅（ゲート電極３の伸びる方向：短冊方向の幅）Ｗ７が大きいので、電流パスとしてのチャネル部１５の幅が大きく形成された結果として薄膜トランジスタＴ１６のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図３に示す実施形態の構造では半導体能動膜１１の延出部１１ａ、１２ｂがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図２０に示す実施形態の構造では半導体能動膜６５のはみ出し部分は存在しないので、図３に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８７】
【実施例】
透明ガラス基板上に図１に示す平面構造で図２に示す断面構造の薄膜トランジスタを作製した。ゲート配線とゲート電極はＣｒから形成し、これらを覆って厚さ３０００ÅのＳｉＮxからなるゲート絶縁膜を形成し、アモルファスシリコン（ａ-Ｓｉ）からなるアイランド状の厚さ１５００Åの半導体能動膜を形成し、リンをドープしたアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層を介してＣｒからなるソース配線およびソース電極とドレイン電極を形成した。その後、パッシベーション膜（ＳｉＮx：厚さ４０００Å）を成膜し、コンタクトホールを形成した後、ＩＴＯからなる画素電極をソース配線とゲート配線で囲まれた領域に対応させて形成し、前記コンタクトホールを介して画素電極とドレイン電極を接続した。
また、ソース電極の幅は４μｍ、ドレイン電極の幅は４μｍ、半導体能動膜の第１の横切り部分の幅は７μｍ、第２の横切り部分の幅は７μｍ、ソース電極とドレイン電極間の距離は３μｍとした。
【００８８】
得られた半導体トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２１に示す。また、図２４ないし図２６に示す従来構造の薄膜トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２１に併記した。
【００８９】
図２１において▲１▼で示す線が本発明構造のオフ電流（Ｉoff）を示し、▲２▼で示す線が従来構造のオフ電流（Ｉoff）を示し、▲３▼で示す線が本発明構造のオン電流（Ｉon）を示し、▲４▼で示す線が従来構造のオン電流（Ｉon）を示す。
図２１に示す結果から、本発明構造であるならば、従来構造と同等のオン電流が得られるにもかかわらず、オン電流の増加に伴うオフ電流の上昇が抑えられていることが明らかである。
【００９０】
次に、図９に示す構造の薄膜トランジスタを作製した。各部分を構成する材料は先の実施例と同等とした。また、ソース電極の幅は４μｍ、ドレイン電極の幅は４μｍとした。
得られた半導体トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２２に示す。また、図２４ないし図２６に示す従来構造の薄膜トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果も図２２に併記した。
【００９１】
図２２において▲５▼で示す線が本発明構造のオフ電流（Ｉoff）を示し、▲６▼で示す線が従来構造のオフ電流（Ｉoff）を示し、▲７▼で示す線が本発明構造のオン電流（Ｉon）を示し、▲８▼で示す線が従来構造のオン電流（Ｉon）を示す。
図２１に示す結果から、本発明構造であるならば、従来構造と同等のオン電流が得られるにもかかわらず、オン電流の増加に対するオフ電流の増加が抑制されていることが明らかである。
【００９２】
次に、図１５に示す構造の薄膜トランジスタを作製し、切り欠き部の深さの値とオン電流（Ｉon）とオフ電流（Ｉoff）の関係を測定した結果を図２３に示す。 この例の構造では、半導体能動膜の幅を１５μｍ、ソース電極幅を１２μｍ、ドレイン電極幅を１２μｍ、ソース電極とドレイン電極間の距離を７μｍに設定した。
図２３に示す結果から、図１５に示す構造を採用することでオフ電流を十分に低い範囲に抑制できることが明らかである。
【００９３】
【発明の効果】
以上説明したように本発明は、ゲート電極に乗り上げたソース電極幅またはドレイン電極幅よりもチャネル部の幅を大きくしたので、導電パスとしてのチャネル部を大きくしつつ、オフ電流を抑制させることができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
【００９４】
また、オフ電流の上昇を抑制できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９５】
本発明は、ゲート電極上において半導体能動膜で折れ曲がり状に横切る形状として半導体能動膜上に第１の横切り部分と第２の横切り部分を設け、ゲート電極を横切る半導体能動膜の幅よりも横切り方向のチャネル部の幅を大きくするとともに、導電パスとしてのチャネル部を大きくすることにより、オン電流を増加させて、かつ、オフ電流を抑制することができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
更に、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を抑制すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９６】
本発明は、ゲート電極上で膨出部を有するように半導体能動膜を形成し、半導体能動膜上に折れ曲がり形状のソース電極とそれに対峙するドレイン電極を設けることにより、導電パスとしてのチャネル部を大きくし、結果としてオン電流を増加させ、オフ電流を抑制することができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
更に、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９７】
本発明は、ゲート電極上で膨出部を有するように半導体能動膜を形成し、半導体能動膜上に二股に折れ曲がり形状のソース電極とそれに対峙するドレイン電極を設けることにより、導電パスとしてのチャネル部を大きくでき、結果としてオン電流を増加させつつ、オフ電流を抑制することができる。
【００９８】
本発明は、ゲート電極上に半導体能動膜を設け、半導体能動膜上の一側にソース電極を他側にドレイン電極を各々伸びた形状に形成し、ソース電極とドレイン電極との間の半導体能動膜に切り欠き部を設けたので、オフ電流を少なくすることができるので、オフ電流の低い薄膜トランジスタを提供できる。
【００９９】
次に、先に記載の薄膜トランジスタを液晶表示装置の画素電極駆動用のスイッチング素子として用いるならば、オン電流が高く、オフ電流の低い、液晶表示のコントラストの高い表示を得ることができる。また、オン電流を高くすることで画素電極に印加する電圧を保持することが容易にでき、画素電極に十分な量の電流を流すことができるので、蓄積容量を必要以上に増加させる必要は無くなり、開口率の低下を防止できる。
【図面の簡単な説明】
【図１】 本発明に係る薄膜トランジスタアレイ基板の第１実施形態の要部を示す平面図。
【図２】 図１のＩＩ−ＩＩ線に沿う断面図。
【図３】 図１に示す第１実施形態の薄膜トランジスタアレイ基板の薄膜トランジスタ部分の拡大平面略図。
【図４】 図１に示す薄膜トランジスタアレイ基板を備えた液晶表示装置の一実施形態を示す平面図。
【図５】 図４に示す液晶表示装置のＶ−Ｖ線に沿う断面図。
【図６】 第２実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図。
【図７】 図７Ａは第３実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図７Ｂは図７ＡのＶＩＩ−ＶＩＩ線に沿う断面図。
【図８】 図８Ａは第４実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図８Ｂは図８ＡのＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】 図９Ａは第５実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図９Ｂは図９ＡのＩＸ−ＩＸ線に沿う断面図。
【図１０】 図１０Ａは第６実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１０Ｂは図１０ＡのＸ−Ｘ線に沿う断面図。
【図１１】 図１１Ａは第７実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す平面略図、図１１Ｂは図１１ＡのＸＩ−ＸＩ線に沿う断面図。
【図１２】 図１２Ａは第８実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１２Ｂは図１２ＡのＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】 図１３Ａは第９実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１３Ｂは図１３ＡのＸＩＩＩ−ＸＩＩＩ線に沿う断面図。
【図１４】 図１４Ａは第１０実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す平面略図、図１４Ｂは図１４ＡのＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】 図１５Ａは第１１実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１５Ｂは図１５ＡのＸＶ−ＸＶ線に沿う断面図。
【図１６】 図１６Ａは第１２実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１６Ｂは図１６ＡのＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】 図１７Ａは第１３実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１７Ｂは図１７ＡのＸＶＩＩ−ＸＶＩＩ線に沿う断面図。
【図１８】 図１８Ａは第１４実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１８Ｂは図１８ＡのＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】 図１９Ａは第１５実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１９Ｂは図１９ＡのＸＩＸ−ＸＩＸ線に沿う断面図。
【図２０】 図２０Ａは第１６実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図２０Ｂは図２０ＡのＸＸ−ＸＸ線に沿う断面図。
【図２１】 第１実施形態で得られた薄膜トランジスタのオン電流とオフ電流を比較例の薄膜トランジスタと比較して示した図。
【図２２】 第５実施形態で得られた薄膜トランジスタのオン電流とオフ電流を比較例の薄膜トランジスタと比較して示した図。
【図２３】 第１１実施形態で得られた薄膜トランジスタのオフ電流を示した図。
【図２４】 従来の一般的な液晶表示装置の薄膜トランジスタアレイ基板の要部を示す図。
【図２５】 図２４に示す液晶表示装置の薄膜トランジスタ部分を断面とした図。
【図２６】 図２４に示す薄膜トランジスタアレイ基板の薄膜トランジスタ部分の拡大平面図。
【符号の説明】
Ｓ・・・ソース配線、Ｇ・・・ゲート配線、Ｗ７、Ｗ９、Ｗ１１、Ｗ１７、Ｗ１８、Ｗ２２、Ｗ２７・・・チャネル部の幅、１・・・基板、２・・・画素電極、３・・・ゲート電極、４・・・ゲート絶縁膜、５、９、２５、２８、３１、３３、３５、３９、４０、４７、５５、５７、６０、６３、６５・・・半導体能動膜、９Ａ、９Ｂ、２８Ａ、２８Ｂ、３３Ａ、３３Ｂ、３９Ａ、３９Ｂ、４７Ａ、４７Ｂ・・・切り欠き部、７、２７、３６、４１、４８・・・ソース電極、８、２６、３７、４２、４４、４９・・・ドレイン電極、１１・・・第１の横切り部分、１２・・・第２の横切り部分、１５、２９、３１、３２、３４、３８、４３、４５、５０・・・チャネル部。
【発明の属する技術分野】
本発明は好ましくは液晶表示装置などに適用される薄膜トランジスタとそれを備えた液晶表示装置に関し、特に半導体能動膜とソース電極とドレイン電極を特別な形状とした構造に関する。
【０００２】
【従来の技術】
図２４は、従来の一般的な薄膜トランジスタ型液晶表示装置において、逆スタガ型の薄膜トランジスタ、ゲート配線、ソース配線等を備えた薄膜トランジスタアレイ基板の一構造例を示す平面図、図２５は図２４に示す薄膜トランジスタの部分断面図、図２６は同薄膜トランジスタの要部拡大平面図である。
この例の薄膜トランジスタアレイ基板では、ガラス等からなる透明基板９９上に、ゲート配線Ｇとソース配線Ｓがマトリクス状に配設されている。そして、ゲート配線Ｇとソース配線Ｓとで囲まれた領域が１つの画素とされ、この画素領域毎に画素電極１００が設けられている。
【０００３】
この例の薄膜トランジスタアレイ基板において、透明基板上の各画素領域にゲート配線Ｇから引き出された平面視矩形状のゲート電極１０１が形成され、これらのゲート配線Ｇとゲート電極１０１を覆うようにゲート絶縁膜１０２が形成され、ゲート電極１０１上のゲート絶縁膜１０２上にアモルファスシリコン（ａ-Ｓｉ）等からなるアイランド状の半導体能動膜１０３が設けられている。そして、リン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層１０４を介して半導体能動膜１０３の一側端部上にソース電極１０５が形成され、半導体能動膜１０３の他端部上に同様のオーミックコンタクト層１０４を介してドレイン電極１０６が形成され、ソース電極１０５がソース配線Ｓに接続されるとともに、ドレイン電極１０６が保護絶縁膜１０７のコンタクトホール１０８を介して画素電極１００に接続されて薄膜トランジスタＴが構成されている。
【０００４】
【発明が解決しようとする課題】
この種の薄膜トランジスタアレイ基板を用いる液晶表示装置にあっては、近年画面サイズが大型化されてきているので、大型化に対応して画素領域も大きく形成されるようになってきている。従って、画素電極１００の作動に必要な電流値（Ｉon current：オン電流）も大きくなってきている。
【０００５】
この要求に対応するためには、薄膜トランジスタＴの半導体能動膜１０３における電流通路となるチャネル部の幅を広くする必要があると考えられる。チャネル部とは、ソース電極先端部とドレイン電極先端部との間の部分に位置する半導体能動膜１０３に対してゲート電極１０１が発生させる電界によって生じる電流通路のことであり、前述の画素電極１００の作動に必要な電流値を上昇させるためには、このチャネル部の幅を広げることにより対応することができる。
【０００６】
しかしながら図２４ないし図２６に示す構造の薄膜トランジスタＴであると、ソース電極先端部とドレイン電極先端部の幅Ｗ１（図２６を参照）を大きくすると、必然的に半導体能動膜１０３の幅Ｗ２も大きくなり、ゲート電極１０１の端部から側方にはみ出す半導体能動膜１０３の端部１０３ａ部分の面積が大きくなり、液晶表示装置に通常備えられているバックライトの光を受ける半導体能動膜１０３の端部１０３ａ部分の面積が大きくなるために、薄膜トランジスタＴの光電流によるオフ時の電流（Ｉ off current ）が大きくなる問題があった。
このように薄膜トランジスタＴの光電流によるオフ電流が増大すると、液晶駆動時の画素電極１００の電圧保持のために蓄積容量を大きくしなくてはならず、蓄積容量増大のために画素電極周りに補助的な蓄積容量形成用の電極（一般的にＣｓと称される）を配する必要などが生じ、別途電極を設ける構造を採用する結果として液晶表示装置の開口率が低下する問題を有していた。
【０００７】
また、前記バックライトからの光電流の影響を無くするために、遮光性のゲート電極１０１上にのみ半導体能動膜１０３を配置する構成とすることも考えられるが、図２６に示す構造にこのような構造を採用するとゲート電極１０１とソース電極１０５との間、あるいはゲート電極１０１とドレイン電極１０６との間の絶縁耐圧が低下し易い問題があった。
【０００８】
本発明は前記事情に鑑みてなされたもので、本発明は、オン電流が大きくなっても、オフ電流の増加を抑制して液晶表示装置に応用した場合の開口率の低下を防止し、コントラストを高めることができる薄膜トランジスタの提供を目的とする。更に本発明は、ゲート電極とソース電極との間の部分の絶縁性並びにゲート電極とドレイン電極との間の部分の絶縁耐性の低下を生じることなくオン電流の増加とオフ電流の低下をなすことができる薄膜トランジスタとそれを備えた液晶表示装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明は、ゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が設けられ、前記ゲート電極の両側から延びて前記半導体能動膜上にソース電極とドレイン電極とが間隔をあけて対峙して設けられ、対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極に乗り上げた部分の前記ソース電極の幅および前記ゲート電極に乗り上げた部分の前記ドレイン電極の幅よりも、該幅方向の前記チャネル部の幅が大きくされてなることを特徴とする。
ゲート電極に乗り上げた部分のソース電極幅、および、ドレイン電極の幅よりも、該幅方向のチャネル部の幅を大きく形成し、半導体能動膜に生成される導電パスとしてのチャネル部を広くし、薄膜トランジスタとしてのオン電流を大きくする。
【００１０】
本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１１】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で折れ曲がって前記横切り方向とは異なった方向にゲート電極を横切った形状に形成され、ソース電極が前記半導体能動膜上であって半導体能動膜の前記２つの横切り部分の一方の部分からゲート電極上に伸びて形成され、前記半導体能動膜上であって半導体能動膜の前記２つの横切り部分の他方の部分からゲート電極上に延びかつ前記ソース電極と対峙させてドレイン電極が形成され、対峙する前記ソース電極と前記ドレイン電極との部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜の幅よりも前記横切り方向の前記チャネル部の幅が大きくされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅が大きくされるので、チャネル部の幅が従来構造よりも大きくされたことになり、半導体能動膜に生成される導電パスとしてのチャネル部が広くなり、薄膜トランジスタとしてのオン電流が大きくなる。また、ゲート電極を横切った半導体能動膜の幅よりも前記横切り方向のチャネル部の幅が大きくされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１２】
本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１３】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の短冊方向に延びる形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の延びる方向に延びた形状に前記ソース電極と対峙させてドレイン電極が形成され、対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の幅よりも前記ゲート電極の延びる方向の前記チャネル部の幅が大きくされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもゲート電極の延びる方向のチャネル部の幅が大きくされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１４】
更に本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１５】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の短冊方向に折れ曲がりさらに前記横切り方向に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の短冊方向の折れ曲がり部分及び前記横切り方向に延びた部分に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅が大きくされるので、チャネル部の幅が従来構造よりも大きくされたことになり、半導体能動膜に生成される導電パスとしてのチャネル部が広くなり、薄膜トランジスタとしてのオン電流を大きくできる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１６】
更に本発明は前記構造の薄膜トランジスタにおいて、チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されたことを特徴とする。
この構造によってオフ電流を更に低減することができる。また、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００１７】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記横切り方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥側に間隙をあけて進入しかつ進入先端部分を前記ゲート電極の延びる方向に延びた形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１８】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切りかつゲート電極上で膨出部を持った形状に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記横切り方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥部に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記ゲート電極を横切った半導体能動膜部分の長さよりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする。
この構造においてソース電極とドレイン電極との間の部分に位置する半導体能動膜にチャネル部が生成されるが、ゲート電極を横切った部分のソース電極の幅およびドレイン電極の幅よりもチャネル部の幅を大きくすることにより、薄膜トランジスタとしてのオン電流を大きくさせる。また、ゲート電極を横切った半導体能動膜の幅よりもソース電極のドレイン電極と対峙する辺の長さが長くされてなることから、ゲート電極を横切った部分の半導体能動膜の幅が小さくなり、ゲート電極から側方にはみ出す部分の半導体能動膜の面積が小さくなる結果としてオフ電流の上昇が抑制される。
【００１９】
本発明は、短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極を横切った状態に形成され、ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方からゲート電極中心に向けて延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方からゲート電極中心に向けて延びかつ前記ソース電極と対峙した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、該チャネル部周辺にオフ電流低減用の切り欠き部が形成されてなることを特徴とする。
この構造によってオフ電流を低減できるので、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。また、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる。
【００２０】
本発明は、一対の基板間に液晶が封入され、一方の基板に複数のソース配線と複数のゲート配線がマトリクス状に配線され、複数のソース配線と複数のゲート配線とで区画される領域にそれぞれスイッチング素子と画素電極とが設けられ、前記スイッチング素子が、先のいずれかに記載の薄膜トランジスタからなるものである。
先に記載の薄膜トランジスタを液晶表示装置の画素電極駆動用のスイッチング素子として用いるならば、オン電流を高くしても、オフ電流が低いままで、液晶表示のコントラストの高い表示を得ることができる。また、オン電流を高くし、オフ電流を低くできることで画素電極に印加する電圧を保持することが容易にでき、画素電極に十分な量の電流を流すことができるので、蓄積容量を必要以上に増加させる必要は無くなり、開口率の低下を防止できる。
【００２１】
【発明の実施の形態】
以下に本発明の各実施形態を詳細に説明するが、本発明はこの実施形態に限定されるものではない。
「第１実施形態」
図１は本発明の第１実施形態の薄膜トランジスタＴ１を備えた薄膜トランジスタアレイ基板の要部平面図、図２は薄膜トランジスタ部分の要部断面図、図３は薄膜トランジスタの要部拡大平面図である。
この実施形態の薄膜トランジスタアレイ基板においては、ガラス等からなる透明の基板１上に、複数のゲート配線Ｇ・・・と複数のソース配線Ｓ・・・とが平面視マトリクス状に配設されている。そして、ゲート配線Ｇ・・・とソース配線Ｓ・・・とで囲まれた領域が１つの画素とされ、これらの画素領域毎にＩＴＯ（インジウムスズ酸化物）などの透明導電材料からなる画素電極２が基板１上に位置した状態で設けられている。
【００２２】
この例の薄膜トランジスタアレイ基板において、透明基板上の各画素領域にゲート配線Ｇから引き出された短冊状のゲート電極３が形成され、これらゲート配線Ｇ・・・とゲート電極３を覆うようにゲート絶縁膜４が形成され、ゲート電極３上のゲート絶縁膜４上にアモルファスシリコン（ａ-Ｓｉ）等からなるアイランド状の半導体能動膜５が設けられている。そして、リン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層６を介して半導体能動膜５の一側端部上にソース電極７が形成され、半導体能動膜５の他端部上に同様のオーミックコンタクト層６を介してドレイン電極８が形成され、ソース電極７がソース配線Ｓに接続されるとともに、ドレイン電極８が後述のパッシベーション膜（保護絶縁膜）１６に形成されたコンタクトホールを介して画素電極２に接続されて薄膜トランジスタＴ１が構成されている。
【００２３】
この実施形態の構造において、ソース配線Ｓとゲート配線Ｇと画素電極２が透明基板上に形成されている構造においては、図２４と図２５に示す従来構造の薄膜トランジスタアレイ基板と同等であるが、本実施形態の構造において従来構造と異なっているのは、ゲート電極３上に形成された半導体能動膜５の形状と、ソース電極７の形状とドレイン電極８の形状である。
【００２４】
この実施形態においてゲート配線Ｇから画素領域に引き出されて短冊状のゲート電極３が形成されており、このゲート電極３上のゲート絶縁膜上にゲート電極３を図１または図３に示すように平面視左右に横切る方向にゲート電極３上で折れ曲がった形状に半導体能動膜５が形成されている。この半導体能動膜５は、ゲート電極３の基端側（ゲート配線Ｇに近い側）の大部分を図１または図３の左側（ソース配線Ｓに近い側）から平面視横切る形に形成された第１の横切り部分１１と、ゲート電極３の先端側の大部分を図１または図３の右側（画素電極２に近い側）から平面視横切る形に形成された第２の横切り部分１２とからなり、第１の横切り部分１１と第２の横切り部分１２がゲート電極３の中央部側のゲート絶縁膜上で連続一体化されていて、第１の横切り部分１１と第２の横切り部分１２とでゲート電極３を左右に横切る形とされ、半導体能動膜５は全体として平面視折れ曲がり形状に形成されている。
【００２５】
次に、図３に示す第１の横切り部分１１のソース配線側の端部１１ａがソース配線Ｓとゲート電極３の左側端部（ソース配線側の端部）３ｂとの間の部分の上方に位置され、第１の横切り部分１１の反対側の延出部１１ｂがゲート電極３の右側端部（画素電極側の側端部）３ａよりも平面視若干内側の位置になるように形成されている。また、前記第２の横切り部分１２のソース配線側の延出部１２ａがゲート電極３の左側端部（ソース配線側の側端部）３ｂよりも平面視若干内側に位置されるとともに、第２の横切り部分１２の反対側（画素電極側）の端部はゲート電極３の右側端部３ａと画素電極２との間に位置されている。そして、第１の横切り部分１１がゲート電極３の左側端部３ｂ上を乗り上げた部分の幅Ｗ５よりも、第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅（前記横切り方向と直交するゲート電極３の伸びる方向（ゲート電極３の長さ方向あるいは短冊方向））Ｗ６が大きく形成されている。
第１の横切り部分１１の延出部１１ｂがゲート電極３の右側端部３ａよりも内側の部分に位置することで半導体能動膜５の画素電極側の部分には凹部５ａが形成されるとともに、第２の横切り部分１２の延出部１２ａがゲート電極３の左側端部３ｂよりも内側に位置することで半導体能動膜５のソース配線側には凹部５ｂが形成されている。
【００２６】
次に、図３に示すように、半導体能動膜５の第１の横切り部分１１上にこの第１の横切り部分１１の幅Ｗ５よりも幅狭の幅Ｗ８を有する短冊状のソース電極７がオーミックコンタクト層６を介して延在され、半導体能動膜５の第２の横切り部分１２上にこの第２の横切り部分１２の幅Ｗ５よりも幅狭の幅Ｗ８を有する短冊状のゲート電極８がオーミックコンタクト層６を介して延在されている。本実施形態においてソース電極７はソース配線Ｓに接続され、ドレイン電極８は画素電極２に接続されている。
【００２７】
前記ソース電極７の先端部７ａは第１の横切り部分１１の端部１１ｂよりも若干内側の位置に配置され、前記ドレイン電極８の先端部８ａは第２の横切り部分１２の端部１２ａよりも若干内側の位置に配置されていて、ソース電極５の先端部側とドレイン６の先端部側とが互いの側部を対峙させて半導体能動膜５上において対峙され、両者が対峙している間の部分に対応する半導体能動膜５の中央部分がチャネル部１５とされている。このチャネル部１５の幅（ゲート電極３における半導体能動膜５の横切り方向の幅、換言するとソース電極７とドレイン電極８の長さ方向の幅）Ｗ７は先に説明した半導体能動膜５の第１の横切り部分１１および第２の横切り部分１２がゲート電極３の左側端部３ｂ上を乗り越える部分の幅Ｗ５よりも大きく形成されている。
【００２８】
また、図２に示すように基板１上の薄膜トランジスタＴ１とゲート絶縁膜４とソース配線Ｓ・・・を覆ってパッシベーション膜（保護絶縁膜）１６が形成され、基板１と画素電極２と薄膜トランジスタＴ１とゲート絶縁膜４とパッシベーション膜１６により薄膜トランジスタアレイ基板１８が構成されている。
【００２９】
図１ないし図３に示す構造の薄膜トランジスタＴ１は、例えば、図４と図５に示す構造の液晶表示装置にスイッチング素子として適用される。
図４と図５に示す液晶表示装置２０は先に構造を説明した薄膜トランジスタアレイ基板１８と、この薄膜トランジスタアレイ基板１８に対向して配置された対向基板２１と、これら基板１８、２１の間に封入された液晶２２と、薄膜トランジスタアレイ基板１８の周辺部に設けられたゲートドライバ２３、２３とソースドライバ２４、２４、２４、２４とを主体として構成されている。
これらのゲートドライバ２３とソースドライバ２４は薄膜トランジスタアレイ基板１８に複数設けられたゲート配線Ｇ・・・とソース配線Ｓ・・・にそれぞれ駆動信号を印加して各画素領域に設けられている薄膜トランジスタＴによりスイッチング制御を行い、画素電極２に通電制御して液晶２２の配向制御を行うためのものである。
【００３０】
このような液晶駆動の際に各画素電極２へのスイッチングを薄膜トランジスタＴ１が行う。ゲート電極３に通電された場合にゲート電極３は半導体能動膜５に電界を印加して半導体能動膜５のチャネル部１５にキャリアの移動を可能とするチャネルを生成させる。ここでチャネルが生成された半導体能動膜５においてソース電極７に通電されるとチャネル部１５を介して電流が流れるので、ソース電極７からドレイン電極８に電流が流れて画素電極２に電圧が印加され、画素電極２が液晶２２に作用させる電界により画素電極２に対応する位置の液晶２２の配向制御がなされ、液晶表示装置２０で表示ができるようになる。なお、実際には薄膜トランジスタアレイ基板１８の裏面側にはバックライトが設けられているので、このバックライトの光を液晶２２が通過させるか遮ることで表示、非表示の切り換えがなされるようになっている。
【００３１】
前述のような薄膜トランジスタＴ１の作動において、図１ないし図３に示す薄膜トランジスタＴ１の構造であると、半導体能動膜５に凹部５ａ、５ｂが形成されていて、半導体能動膜５が平面視ゲート電極３から側方にはみ出す部分の面積が少ないために、バックライトから半導体能動膜５が光を受けて半導体能動膜５に流れようとする光電流を少なくできるので、従来構造とオン電流（Ｉon）が同等、即ちＷが同一長さの時において薄膜トランジスタＴ１としてのオフ時の電流（Ｉoff）を低減できる。換言すると、半導体能動膜５の第１の横切り部分１１がゲート電極３の左側端部３ｂ上に乗り上げる部分の幅Ｗ５が第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅Ｗ６よりも小さく形成されているとともに、半導体能動膜５の第２の横切り部分１２がゲート電極３の右側端部３ａ上を乗り上げる部分の幅Ｗ５が第１の横切り部分１１と第２の横切り部分１２の幅を合わせた部分の幅Ｗ６よりも小さく形成されているので、半導体能動膜５においてバックライトからの光を受ける部分の面積が少なくされている結果としてオフ時の電流を小さくできる。また、オフ時の電流を小さくできるので、液晶駆動のための画素電極２の電圧保持のための蓄積容量を必要以上に大きくする必要は無くなり、蓄積容量形成用の電極を別途配する必要性を少なくすることで開口率の低下を抑えることができる。
【００３２】
また、ソース電極７とドレイン電極８がゲート電極３の側端部３ａ、３ｂに乗り上げる部分の幅Ｗ８よりもチャネル部１５の幅Ｗ７が大きいので、電流パスとしてのチャネル部１５の幅が大きく形成された結果として薄膜トランジスタＴ１のオン時の電流を大きくさせている。従って本発明構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、リーク電流となるオフ電流（Ｉoff）を小さくすることができる。
【００３３】
なお、本実施形態においては半導体能動膜５の延出部１１ａ、１２ｂが平面視ゲート電極３の側方にはみ出す量を適宜調節しても良いのは勿論である。この延出部１１ａ、１２ａはソース電極７あるいはドレイン電極８とゲート電極３の側端部３ａ、３ｂとの間の絶縁耐性を向上させるために有利であるので、これらの延出部１１ａ、１２ｂのはみ出し量は絶縁耐性を考慮し、光電流の増大を考慮して好適なはみ出し量に設定することが好ましい。
更に、本実施形態においては、ソース電極７とドレイン電極８の位置を交換しても良く、ソース電極７とドレイン電極８のどちらか一方に画素電極を接続し、どちらか他方をソース配線に接続することができる。
【００３４】
「第２実施形態」
図６は本発明の第２実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ２の要部の平面構造を示すもので、この実施形態の薄膜トランジスタＴ２は、図３に示す薄膜トランジスタＴ１とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００３５】
この第２実施形態の薄膜トランジスタＴ２においては先の第１実施形態の薄膜トランジスタＴ１の半導体能動膜５とほぼ同等形状の半導体能動膜９が設けられているが、先の第１実施形態の薄膜トランジスタＴ１と異なっているのは、ソース電極７とドレイン電極８の間に生成されるチャネル部１５の周辺部に半導体能動膜９の切り欠き部９Ａ、９Ｂが形成された点にある。
【００３６】
切り欠き部９Ａはソース電極７とドレイン電極８の間の中間位置の半導体能動膜９のソース配線側（ゲート電極３の左側端部３ｂ側）の端部に形成され、切り欠き部９Ｂはソース電極７とドレイン電極８の間の中間部の半導体能動膜９の画素電極側（ゲート電極３の左側端部３ｂ側）の端部に形成されている。これらの切り欠き部９Ａと９Ｂの深さはソース電極７とドレイン電極８の間に存在するチャネル部１５の幅Ｗ７を必要以上に狭くしないように切り欠き部９Ａの底部の位置をチャネル部１５の端部とし、切り欠き部９Ｂの底部の位置をチャネル部１５の端部に位置合わせして設けられているが、切り欠き部９Ａ、９Ｂの底部がチャネル部１５の幅を多少狭くしても差し支えない。また、換言すると、半導体能動膜５においてチャネル部１５の部分の両端部側が切り欠き部９Ａ、９Ｂにより一部除去された形状とされている。
【００３７】
図６に示されるように半導体能動膜９のチャネル部１５の周辺部に切り欠き部９Ａ、９Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図６に示す構造では、先の第１実施形態の構造と同様にチャネル部１５の幅Ｗ７を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、液晶表示装置に適用した場合に先の第１実施形態の構造よりも更に表示品位を向上させることができると同時に開口率の低下も少なくできる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００３８】
なお、本実施形態においては切り欠き部９Ａ、９Ｂのうち、どちらか１つのみを設ける構成を採用することもできる。また、切り欠き部９Ａ、９Ｂの底部の位置はソース電極７の先端部７ａとドレイン電極８の先端部８ａに隣接する位置にかかわらず、適宜調整しても良く、半導体能動膜９の延出部１１ａ、１２ｂのはみ出し量も適宜調節して良い。更に、本実施形態においては、ソース電極７とドレイン電極８の位置を交換しても良く、ソース電極７とドレイン電極８のどちらか一方を画素電極に接続し、どちらか他方をソース配線に接続しても良い。
【００３９】
「第３実施形態」
図７は本発明の第３実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ３の平面構造を示すもので、この実施形態において先の第１実施形態の構造と同じ部分には同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ３は、先の実施形態のものと同等のゲート電極３に対し、その上にゲート絶縁膜を介して形成される半導体能動膜２５が平面矩形状とされ、しかもその半導体能動膜２５がゲート電極３を図７の左右方向（ゲート配線と平行方向）に横切る形状に形成されている。前記半導体能動膜２５の右側（一側）端部２５ａがゲート電極３の右側端部３ａから平面視右側にはみ出すように形成され、半導体能動膜２５の左側（他側）端部２５ｂがゲート電極３の左側端部３ｂから平面視左側にはみ出すように形成されている。そして、半導体能動膜２５の一側端部２５ａ上には先の第１実施形態の構造と同等のオーミックコンタクト層２６Ａを介してドレイン電極２６が設けられ、半導体能動膜２５の他側端部上には先の第１実施形態の構造と同等のオーミックコンタクト層２７Ａを介してソース電極２７が形成されている。
【００４０】
第３実施形態の構造において特徴的なものは、ドレイン電極２６とソース電極２７の形状であり、ドレイン電極２６は、ゲート電極３を横切る方向に延びる基体部２６ａとその先端部に基体部２６ａと直交する方向（ゲート電極３の短冊方向）に延びる延出部２６ｂとからなり、ソース電極２７は、ゲート電極３を横切る方向に延びる基体部２７ａとその先端部に基体部２７ａと直交する方向（ゲート電極３の短冊方向）に延びる延出部２７ｂとからなる。ドレイン電極２６の基体部２６ａは、半導体能動膜２５の一側端部２５ａとゲート電極３の右側端部３ａに乗り上げて半導体能動膜２５の中央部側に延びるように設けられ、ソース電極２７の基体部２７ａは、半導体能動膜２５の他側端部２５ｂとゲート電極３の左側端部３ｂに乗り上げて半導体能動膜２５の中央部側に延びるように設けられており、それぞれ平面視Ｔ字状に形成されている。
そして、ドレイン電極２６の延出部２６ｂ、２６ｂとソース電極２７の延出部２７ｂ、２７ｂとの間の部分に相当する半導体能動膜２５の中央部分がチャネル部２９とされている。また、ソース電極２７およびドレイン電極２６が平面視ゲート電極３の側端部３ａ、３ｂを乗り上げる部分の幅Ｗ１０よりもチャネル部２９の幅Ｗ１１の方が大きく形成されてチャネル部２９が広くなるように形成されている。
【００４１】
即ち、ソース電極２７とドレイン電極２６がゲート電極３の側端部を乗り上がる部分の幅Ｗ１０よりもチャネル部２９の幅Ｗ１１が大きいので、電流パスとしてのチャネル部２９の幅が大きく形成された結果として薄膜トランジスタＴ３のオン時の電流を大きくすることができる。従って本実施形態の構造により、先の実施形態の場合と同様に、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
なお、この第３実施形態の構造においては半導体能動膜２５の端部２５ａ、２５ｂがゲート電極３の両側にはみ出す部分の面積が、先の第１実施形態および第２実施形態の構造よりも広いので、バックライトの光電流の影響によるオフ時の電流低減の面では先の実施形態よりも若干、不利になるが、先に説明の如くオン時の電流を大きくすることができる効果が得られることは明らかである。
図７において例えば、ゲート電極３からはみ出した半導体能動膜２５の端部２５ａ、２５ｂにおいては、バックライトの光によりキャリアが発生するが、これらのキャリア発生領域は、ドレイン電極２６の基体部２６ａと延出部２６ｂの同電位部分で囲まれた領域、あるいは、ソース電極２７の基体部２７ａと延出部２７ｂの同電位部分で挟まれた領域であり、それらの領域はいずれも平面方向に電界が弱いので、ソース電極２６とドレイン電極２７間に流れようとするオフ電流（Ｉoff）に対して前記のキャリアは参加し難いと考えられる。
また、半導体能動膜２５の一側端部２５ａと他側端部２５ｂの幅（ゲート電極３の短冊方向の幅）を十分に確保してあるので、ソース電極２６とゲート電極３との間の絶縁耐性を高くすることができ、ドレイン電極２７とゲート電極３との間の絶縁耐性を高くすることができる。
【００４２】
「第４実施形態」
図８は本発明の第４実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ４の平面構造を示すもので、この実施形態の薄膜トランジスタＴ４は、図７に示す薄膜トランジスタＴ３とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００４３】
この第４実施形態の薄膜トランジスタＴ４において先の第３実施形態の薄膜トランジスタＴ３と異なっているのは、ソース電極２７とドレイン電極２６の間に生成されるチャネル部２９の周辺部に半導体能動膜２８の切り欠き部２８Ａ、２８Ｂが形成された点にある。切り欠き部２８Ａはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜２８の一側に形成され、切り欠き部２８Ｂはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜２８の他側に形成されている。
これらの切り欠き部２８Ａと２８Ｂの深さはソース電極２７とドレイン電極２６の間に存在するチャネル部２９の幅Ｗ１１を過度に狭くしないように切り欠き部２８Ａの底部の位置と切り欠き部２８Ｂの底部の位置をチャネル部２９の端部近傍に位置合わせして設けられている。
【００４４】
図８に示されように半導体能動膜２８のチャネル部２９の周辺部に切り欠き部２８Ａ、２８Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図８に示す構造では、チャネル部２９の幅を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の上昇を抑制できるので、液晶表示装置のスイッチング素子として用いた場合に先の第３実施形態の構造よりも更に液晶表示装置の表示品位を向上させることができると同時に開口率も向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００４５】
「第５実施形態」
図９は本発明の第５実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ５の平面構造を示すもので、この実施形態の薄膜トランジスタＴ５は、図７に示す薄膜トランジスタＴ３とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００４６】
この第５実施形態の薄膜トランジスタＴ５において先の第３実施形態の薄膜トランジスタＴ３と異なっているのは、半導体能動膜３０が、ゲート電極３上のゲート絶縁膜上に位置する平面視矩形状の膨出部３０ａとその左右両側中央部に形成された延出部３０ｂ、３０ｃとからなり、ソース電極２７がゲート電極３の左側端部３ｂに乗り上げる部分に対応して延出部３０ｂが形成され、ドレイン電極２６がゲート電極３の右側端部３ａに乗り上げる部分に対応して延出部３０ｃが形成されていて、半導体能動膜３０は延出部３０ｂと膨出部３０ａと延出部３０ｃによりゲート電極３を平面視左右に横切るように配置されている。
【００４７】
これらの延出部３０ｂ、３０ｃはそれぞれソース電極２７とドレイン電極２６の幅Ｗ１２よりも若干広い幅Ｗ１３になるように形成されていて、ソース電極２７およびドレイン電極２６とゲート電極３との間の絶縁耐性を高める効果を奏するものである。また、半導体能動膜３０において延出部３０ｂの幅方向両側部分には凹部３０ｄが形成されていて、この部分の半導体能動膜が平面視ゲート電極３の側方にはみ出さないように形成されるとともに、延出部３０ｃの幅方向両側部分にも凹部３０ｅが形成されていて、この部分の半導体能動膜が平面視ゲート電極３の側方にはみ出さないように形成されている。更に、ドレイン電極２６とソース電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００４８】
図９に示すように半導体能動膜３０に凹部３０ｄ、３０ｄ、３０ｅ、３０ｅを形成して半導体能動膜３０の両端側においてゲート電極３の両側方にはみ出す部分の面積を少なくすることで、液晶表示装置に備えられるバックライトからの光を受ける面積を少なくし、光電流の発生を少なくすることができる。これにより、バックライトから半導体能動膜３０が光を受けて半導体能動膜３０に流れようとする光電流を少なくできるので、薄膜トランジスタＴ５としてのオフ時の電流（Ｉoff）を低減できる。また、第５実施形態においてその他の効果は先の図７に示す第３実施形態の構造と同等である。
【００４９】
「第６実施形態」
図１０は本発明の第６実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ６の平面構造を示すもので、この実施形態の薄膜トランジスタＴ６は、図９に示す薄膜トランジスタＴ５とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００５０】
この第６実施形態の薄膜トランジスタＴ６において先の第５実施形態の薄膜トランジスタＴ５と異なっているのは、ソース電極２７とドレイン電極２６の間に生成されるチャネル部３４の周辺部に半導体能動膜３３の切り欠き部３３Ａ、３３Ｂが形成された点にある。切り欠き部３３Ａはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜３３の一側端部に形成され、切り欠き部３３Ｂはソース電極２７とドレイン電極２６の間の中間位置の半導体能動膜３３の他側端部に形成されている。
【００５１】
これらの切り欠き部３３Ａと３３Ｂの深さはソース電極２７とドレイン電極２６の間に存在するチャネル部３４の幅Ｗ１１を過度に狭くしないように切り欠き部３３Ａの底部の位置と切り欠き部３３Ｂの底部の位置をチャネル部３４の端部近傍に位置合わせして設けられていることが好ましい。更に、ドレイン電極２６とソース電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００５２】
図１０に示されように半導体能動膜３３のチャネル部３４の周辺部に切り欠き部３０Ａ、３０Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図１０に示す構造では、チャネル部３４の幅を大きくすることで導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、先の第５実施形態の構造と同等の効果を得た上に、更に液晶表示装置に応用した場合の液晶表示装置の表示品位を向上させることができると同時に開口率を向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。
【００５３】
「第７実施形態」
図１１は先の各実施形態の構造と同様に液晶表示装置の薄膜トランジスタアレイ基板に適用される薄膜トランジスタの第７実施形態を示すもので、この第７実施形態の薄膜トランジスタＴ７においてソース配線Ｓとゲート配線Ｇと画素電極２が透明基板上に形成されている構造においては、先の第１〜第６実施形態の構造の薄膜トランジスタアレイ基板と同等であるが、本実施形態の構造において先の実施形態の構造と異なっているのは、ゲート電極３上のゲート絶縁膜上に形成された半導体能動膜の形状と、ソース電極の形状とドレイン電極の形状である。
【００５４】
この実施形態においてゲート配線Ｇから画素領域に引き出されて短冊状のゲート電極３が形成されており、このゲート電極３上のゲート絶縁膜上にゲート電極３を図１１の左右方向に横切る形で半導体能動膜３５が形成されている。
半導体能動膜３５は、平面視ゲート電極３上のゲート絶縁膜上に位置する矩形状の膨出部３５ａと膨出部３５ａの一側（ゲート電極３の基端部側、即ちゲート配線に近い側）に膨出部３５ａの左右両側に突出するように形成された延出部３５ｂ、３５ｃとから構成されている。これらのうちの延出部３５ｂがゲート電極３の左側端部３ｂから左側方に平面視はみ出して形成され、延出部３５ｃがゲート電極３の右側端部３ａから右側方に平面視はみ出して形成され、半導体能動膜３５は延出部３５ｂと膨出部３５ａと延出部３５ｃとによってゲート電極３を平面視左右に（ゲート配線と平行方向に）横切るように配置されている。
【００５５】
半導体能動膜３５の延出部３５ｂの上には延出部３５ｂの幅Ｗ１５よりも若干狭い幅Ｗ１６のソース電極３６が形成されている。このソース電極３６は、先の半導体能動膜３５の延出部３５ｂに沿い、ゲート電極３の左側端部３ｂを横切って形成された第１の電極部３６ａと、ゲート電極３５上において平面視ゲート電極３の伸びる方向（短冊方向）に延出された第２の電極部３６ｂと、第２の電極部３６ｂの先端部側において第２の電極部３６ｂと平面視直交する方向に延出された第３の電極部３６ｃを有して構成され、第２の電極部３６ｂと第３の電極部３６ｃとがゲート電極３上で平面視Ｌ字型に配置されている。
【００５６】
次に、ドレイン電極３７は半導体能動膜３５の延出部３５ｃの幅Ｗ１５よりも若干狭い幅Ｗ１６を有する短冊状の形状とされ、先のソース電極３６の第１の電極部３６ａと同一直線位置で、平面視した場合において延出部３５ｃ上と膨出部３５ａ上に位置するように形成されている。また、本実施形態の構造において、第１の電極部３６ａと第２の電極部３６ｂとが接続された折曲部分３６ｄとドレイン電極３７の先端部との間の距離と、ドレイン電極３７の先端部と第３の電極部３６ｃの先端部との間の距離がほぼ同一に形成されていることが好ましいが、これらの距離が多少異なっていても差し支えない。
【００５７】
また、ドレイン電極３７の先端部とソース電極３６との間に対応する部分の半導体能動膜３５がチャネル部３８とされ、ソース電極３６とドレイン電極３７とが実質的に向かい合う幅、即ち、ソース電極３６の第２の電極部３６ｂにおいてドレイン電極３７側の辺３６ｅの長さ（Ｗ１７）と第３の電極部３６ｃにおいてドレイン電極３７側の辺３６ｆの長さ（Ｗ１８）との合計値（Ｗ１７＋Ｗ１８）は、先の半導体能動膜３５の延出部３５ｂあるいは延出部３５ｃの幅Ｗ１５よりも大きく形成されている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００５８】
なお、本実施形態においては、これまでの第１実施形態〜第６実施形態の構造とは異なり、ソース電極３６をソース配線に接続することが必要であり、ドレイン電極３７を画素電極２に接続することが必要である。この理由は、ゲート電極３をオフとした時に発生する、ゲート電極３とドレイン電極３７との間に発生する容量（一般にＣｇｄと称される）を小さくするためである。このＣｇｄの値が大きいとゲートオフ時の画素に保持されている電荷の降下が大きくなり、表示品位を劣化させるためである。
【００５９】
前述のような薄膜トランジスタＴ７の構造であると、平面視した場合において半導体能動膜３５から側方にはみ出すのは、ソース電極３６あるいはゲート電極３７よりも若干幅の大きな半導体能動膜３５の延出部３５ｂと延出部３５ｃのみであるので、半導体能動膜の一部分がゲート電極３５から平面視側方にはみ出す部分の面積が少ないために、バックライトから半導体能動膜３５が光を受けて半導体能動膜３５に流れようとする光電流を少なくできるので、薄膜トランジスタＴ７としてのオフ時の電流（Ｉoff）を抑制できる。
【００６０】
また、ソース電極３６とドレイン電極３７がゲート電極３の側端部を乗り越える部分の幅Ｗ１６よりもチャネル部３８の幅Ｗ１７、Ｗ１８とも大きいので、電流パスとしてのチャネル部３８の幅が大きく形成された結果として薄膜トランジスタＴ７のオン時の電流を大きくさせている。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、リーク電流となるオフ電流（Ｉoff）を小さくできる。
【００６１】
「第８実施形態」
図１２は本発明の第８実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ８の平面構造を示すもので、この実施形態の薄膜トランジスタＴ８は、図１１に示す薄膜トランジスタＴ７とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００６２】
この第８実施形態の薄膜トランジスタＴ８において先の第７実施形態の薄膜トランジスタＴ７と異なっているのは、先の実施形態の半導体能動膜３５と同等の半導体能動膜３９が膨出部３９ａと延出部３９ｂと延出部３９ｃとからなり、更にソース電極３６とドレイン電極３７の間に生成されるチャネル部３２の周辺部に半導体能動膜３９の切り欠き部３９Ａ、３９Ｂが形成された点にある。切り欠き部３９Ａはソース電極３６の折曲部３６ｄとドレイン電極３７の先端部の間の中間位置の半導体能動膜３９のソース配線側（図１２の上側）の端部に形成され、切り欠き部３９Ｂはソース電極３６の第３の電極部３６ｃとドレイン電極３７の先端部の間の中間部の半導体能動膜３９の端部に形成されている。これらの切り欠き部３９Ａと３９Ｂの深さは、ソース電極３６とドレイン電極３７との間に存在するチャネル部３２を必要以上に狭くしないように切り欠き部３９Ａの底部の位置をチャネル部３２の端部とし、切り欠き部３９Ｂの底部の位置をチャネル部３８の端部に位置合わせして設けられている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００６３】
図１２に示されように半導体能動膜３９のチャネル部３２の周辺部に切り欠き部３９Ａ、３９Ｂが設けられた半導体トランジスタ構造であると、薄膜トランジスタとしてのオフ電流を小さくできる効果がある。
従って図１２に示す構造では、切り欠き部３９Ａを介してソース電極３６とドレイン電極３７とが対峙する部分の第２の電極部３６ｂの辺の長さＷ１９と、切り欠き部３９Ｂを介してソース電極３６とドレイン電極３７とが対峙する部分の第３電極部３６ｃの辺の長さＷ１４との合計長さを延出部３９ｂの幅Ｗ１６あるいは延出部３９ｃの幅Ｗ１６よりも長くしたので、チャネル部３２の幅を大きくしたことになり、導電パスを大きくしてオン電流を増加させることができると同時にオフ電流の低減もできるので、先の第７実施形態の構造よりも更に表示品位を向上させることができると同時に開口率も向上させることができる効果がある。従ってこのような効果は液晶表示装置としての表示画面の大型化に寄与する。なお、本第８実施形態においてその他の効果は先の第７実施形態と同等である。
【００６４】
「第９実施形態」
図１３は本発明の第９実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ９の平面構造を示すもので、この実施形態の薄膜トランジスタＴ９において先に説明した実施形態の構造と同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００６５】
この第９実施形態の薄膜トランジスタＴ９において先の実施形態の薄膜トランジスタと異なっているのは、半導体能動膜４０が、ゲート電極３上のゲート絶縁膜上に位置する平面視矩形状の膨出部４０ａとその左右両側中央部に形成された延出部４０ｂ、４０ｃとからなり、ソース電極４１がゲート電極３の左側端部３ｂに乗り上げる部分に対応して延出部４０ｂが形成され、ドレイン電極４２がゲート電極３の右側端部３ａに乗り上げる部分に対応して延出部４０ｃが形成されていて、半導体能動膜４０は延出部４０ｂと膨出部４０ａと延出部４０ｃによりゲート電極３を平面視左右に横切るように配置されている。
【００６６】
この実施形態のソース電極４１は、半導体能動膜４０の延出部４０ｂに乗り上げて半導体能動膜４０の膨出部４０ａ側まで達する短冊状の第１の電極部４１ａと、第１の電極部４１ａの先端部からゲート電極３上のゲート絶縁膜上において平面視ゲート電極３の伸びる方向（短冊方向）に平面視二股状に分岐されて各々ゲート電極３の端部近くに達する短冊状の第２の電極部４１ｂと、第２の電極部４１ｂの両先端部からゲート電極３の横切り方向（ゲート配線と平行な図１３の左右方向）に伸びて平面視半導体能動膜４０の膨出部４０ａの角部近くまで延出する短冊状の第３の電極部４１ｃとから構成され、第２の電極部４１ｂ、４１ｂと第３の電極部４１ｃ、４１ｃは全体として平面視略Ｃ字状に形成されている。
【００６７】
ドレイン電極４２は、半導体能動膜４０の延出部４０ｃに乗り上げて半導体能動膜４０の膨出部４０ａまで達する第１の電極部４２ａと、この第１の電極部４２ａの先端部に第１の電極部４２ａに対して直交する方向に伸びる第２の電極部４２ｂとからなる平面視Ｔ字状に形成されている。また、ドレイン電極４２の第１の電極部４２ａの先端部は先のソース電極４１の第３の電極部４１ｃ、４１ｃの先端部間の中央に進入した状態に配置され、ドレイン電極４２の第２の電極部４２ｂは先のソース電極４１の第３の電極部４１ｃ、４１ｃの先端部間の中央に位置されていて、ソース電極４１の第２の電極部４１ｂおよび第３の電極部４１ｃ、４１ｃとドレイン電極４２の第２の電極部４２ｃとの間の領域に対応する半導体能動膜部分がチャネル部４３とされている。本実施形態では、ドレイン電極４２に対してソース電極４１の第２の電極部４１ｂと第３の電極部４１ｃとが対峙する部分の辺の長さが、半導体能動膜４０の延出部４０ｂあるいは延出部４０ｃの幅Ｗ２１よりも長くされている。
【００６８】
前述の延出部４０ｂ、４０ｃはそれぞれソース電極４１とドレイン電極４２の幅Ｗ２０よりも若干広い幅Ｗ２１になるように形成されていて、ソース電極４１およびドレイン電極４２とゲート電極３との間の絶縁耐性を高める。また、半導体能動膜４０の膨出部４０ａは平面視ゲート電極３の上方にのみ形成されていてゲート電極３の側方にはみ出すのは半導体能動膜４０の膨出部４０ａよりも幅が遥かに小さな延出部４０ｂと延出部４０ｃのみとされている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
なお、本実施形態においてソース電極４１はソース配線Ｓに接続され、ドレイン電極４２は画素電極２に接続される必要がある。この理由は、ゲート電極３をオフとした時に発生する、ゲート電極３とドレイン電極４２との間に発生する容量（一般にＣｇｄと称される）を小さくするためである。このＣｇｄの値が大きいとゲートオフ時の画素に保持されている電荷の降下が大きくなり、表示品位を劣化させるためである。
【００６９】
図１３に示すように半導体能動膜４０の両端側においてゲート電極３の両側方にはみ出す部分を少なくすることで、液晶表示装置に備えられるバックライトからの光を受ける面積を少なくし、光電流の発生を少なくすることができる。これにより、バックライトから半導体能動膜４０が光を受けて半導体能動膜４０に流れようとする光電流を少なくできるので、薄膜トランジスタＴ９としてのオフ時の電流（Ｉoff）を抑制できる。
【００７０】
また、ソース電極４１とドレイン電極４２がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部４３の幅Ｗ２２が大きいので、電流パスとしてのチャネル部４３の幅が大きく形成された結果として薄膜トランジスタＴ９のオン時の電流を大きくさせている。従って本発明構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保しつつ、オフ電流（Ｉoff）を抑制することができる。
【００７１】
「第１０実施形態」
図１４は本発明の第１０実施形態の薄膜トランジスタアレイ基板に適用される薄膜トランジスタＴ１０の平面構造を示すもので、この実施形態の薄膜トランジスタＴ１０は、図１３に示す薄膜トランジスタＴ９とほぼ同等の構造であり、同等の構成部分については同一符合を付してそれらの部分の説明は省略する。
【００７２】
この第１０実施形態の薄膜トランジスタＴ１０において先の第９実施形態の薄膜トランジスタＴ９と異なっているのは、ドレイン電極４４が短冊状に形成されている点である。このドレイン電極４４は先の第９実施形態のドレイン電極４２の第１の電極部４２ａと同じ幅に形成され、その先端部４４ａが略Ｃ字型のソース電極先端部の中間部に進入されるとともに、先端部４４ａとソース電極４１の第２の電極部４１ｂと第３の電極部４１ｃとの間の部分に対応する半導体能動膜部分にチャネル部４５が形成されている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
【００７３】
図１４に示す構造の薄膜トランジスタＴ１０においても先の実施形態の薄膜トランジスタＴ９と全く同等の効果を得ることができる。
【００７４】
「第１１実施形態」
図１５は本発明に係る薄膜トランジスタの第１１実施形態を示すもので、この第１１実施形態の薄膜トランジスタＴ１１は、ゲート電極３を横切る形で矩形状に半導体能動膜４７が形成され、この半導体能動膜４７はゲート電極３上のゲート絶縁膜上に位置する本体部４７ａと、ゲート電極３の図１５において右側方側（画素電極側）に平面視はみ出して延出された延出部４７ａと、ゲート電極３の図１５において左側方側（ソース配線側）に平面視はみ出して延出された延出部４７ｂとから構成されている。そして、半導体能動膜３の延出部４７ａとゲート電極３の右端部３ａとを平面視乗り上がってゲート電極３の中央部側に向かうように短冊状のドレイン電極４８が形成されるとともに、半導体能動膜４７の延出部４７ｂとゲート電極３の左端部３ｂとを平面視乗り上がってゲート電極３の中央部側に向かう短冊状のソース電極４９が形成されている。
【００７５】
前記ドレイン電極４８とソース電極４９の幅Ｗ２５は半導体能動膜４７の幅Ｗ２６よりも若干短く形成され、ドレイン電極４８の先端部４８ａとソース電極４９の先端部４９ａとの間の部分に対応する半導体能動膜４７の中央部にチャネル部５０が形成されている。また、チャネル部５０の周辺部であって、ソース電極４９の先端部４９ａとドレイン電極４８の先端部４８ａとの間の部分の半導体能動膜４７の周辺部には切り欠き部４７Ａ、４７Ｂが形成されている。
これらの切り欠き部４７Ａ、４７Ｂはチャネル部５０の幅Ｗ２７を必要以上に狭めないような深さに形成されるので、切り欠き部４７Ａの底部と切り欠き部４７Ｂの底部は、ドレイン電極４８の先端部４８ａの角部とソース電極４９の角部を結ぶ線５１よりも若干内側に入る位置にされている。更に、ソース電極４９とドレイン電極４８の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４８Ａ、４９Ａが形成されている。
図１５に示す構造の薄膜トランジスタＴ１１においてはオフ電流の上昇を抑制することができるという効果を奏する。
【００７６】
「第１２実施形態」
図１６は本発明に係る薄膜トランジスタの第１２実施形態を示すもので、この実施形態の薄膜トランジスタＴ１２は、先に図７を基に説明した第３実施形態の薄膜トランジスタＴ３の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１２において半導体能動膜５５は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜５５は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極２７とドレイン電極２７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層２６Ａ、２７Ａが形成されている。
【００７７】
図１６に示す構造において、ソース電極２７とドレイン電極２６がゲート電極３の側端部を乗り越える部分の幅Ｗ１０よりもチャネル部５５の幅（ゲート電極３の伸びる方向：短冊方向の幅）Ｗ１１が大きいので、電流パスとしてのチャネル部５５の幅が大きく形成された結果として薄膜トランジスタＴ１２のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図７に示す実施形態の構造では半導体能動膜２５の端部２５ａ、２５ｂがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けて光電流が多少流れるおそれがあったが、図１６に示す実施形態の構造では半導体能動膜５５のはみ出し部分は存在しないので、図７に示す構造よりも薄膜トランジスタとしてのオフ電流（Ｉoff）を少なくすることができる。
【００７８】
「第１３実施形態」
図１７は本発明に係る薄膜トランジスタの第１３実施形態を示すもので、この実施形態の薄膜トランジスタＴ１３は先に図１３を基に説明した第９実施形態の薄膜トランジスタＴ９の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１３において半導体能動膜５７は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜５７は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極４１とドレイン電極４２の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４２Ａが形成されている。
【００７９】
図１７に示す構造において、ソース電極４１とドレイン電極４２がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部５７の幅（ソース電極部４２に対峙する第２の電極部４１ｂと第３の電極部４１ｃの各辺の長さの合計値）が大きいので、電流パスとしてのチャネル部４３の幅が大きく形成された結果として薄膜トランジスタＴ１３のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図１３に示す実施形態の構造では半導体能動膜４０の延出部４０ｂ、４０ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１７に示す実施形態の構造では半導体能動膜５７のはみ出し部分は存在しないので、図１３に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８０】
「第１４実施形態」
図１８は本発明に係る薄膜トランジスタの第１４実施形態を示すもので、この実施形態の薄膜トランジスタＴ１４は、先に図１４を基に説明した第１０実施形態の薄膜トランジスタＴ１０の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１４において半導体能動膜６０は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６０は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極４１とドレイン電極４４の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層４１Ａ、４４Ａが形成されている。
【００８１】
図１８に示す構造において、ソース電極４１とドレイン電極４４がゲート電極３の側端部を乗り越える部分の幅Ｗ２０よりもチャネル部４５の幅（ソース電極４４に対峙する第２の電極部４１ｂと第３の電極部４１ｃの各辺の長さの合計値）が大きいので、電流パスとしてのチャネル部４５の幅が大きく形成された結果として薄膜トランジスタＴ１３のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図１４に示す実施形態の構造では半導体能動膜４０の延出部４０ｂ、４０ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１８に示す実施形態の構造では半導体能動膜６０のはみ出し部分は存在しないので、図１４に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８２】
「第１５実施形態」
図１９は本発明に係る薄膜トランジスタの第１５実施形態を示すもので、この実施形態の薄膜トランジスタＴ１５は、先に図１１を基に説明した第７実施形態の薄膜トランジスタＴ７の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１５において半導体能動膜６３は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６３は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極３６とドレイン電極３７の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層３６Ａ、３７Ａが形成されている。
【００８３】
図１９に示す構造において、ソース電極３６とドレイン電極３７がゲート電極３の側端部を乗り越える部分の幅Ｗ１６よりも第２の電極部３６ｂの辺の長さＷ１７と第３の電極部３６ｃの辺の長さＷ１８の合計値が長いので電流パスとしてのチャネル部３８の幅が大きく形成された結果として薄膜トランジスタＴ１５のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
【００８４】
また、図１１に示す実施形態の構造では半導体能動膜３５の延出部３５ｂ、３５ｃがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図１９に示す実施形態の構造では半導体能動膜６３のはみ出し部分は存在しないので、図１１に示す構造よりも薄膜トランジスタとしてのオフ電流（Ｉoff）を少なくすることができる。
【００８５】
「第１６実施形態」
図２０は本発明に係る薄膜トランジスタの第１６実施形態を示すもので、この実施形態の薄膜トランジスタＴ１６は、先に図３を基に説明した第１実施形態の薄膜トランジスタＴ１の構造に対し、半導体能動膜の構成が一部異なるのみで、その他の構造は同一にしたものである。よって、同一の構成部分は同一の符合を付してそれらの部分の説明は省略する。
この実施形態の薄膜トランジスタＴ１６において半導体能動膜６５は、ゲート電極３上のゲート絶縁膜上にのみ形成された矩形状とされ、半導体能動膜６５は平面視ゲート電極３の側方にはみ出されていない構造とされている。更に、ソース電極７とドレイン電極８の各々の下面側には先の実施形態の場合と同等にオーミックコンタクト層６が形成されている。
【００８６】
図２０に示す構造において、ソース電極７とドレイン電極８がゲート電極３の側端部を乗り越える部分の幅Ｗ８よりもチャネル部３８の幅（ゲート電極３の伸びる方向：短冊方向の幅）Ｗ７が大きいので、電流パスとしてのチャネル部１５の幅が大きく形成された結果として薄膜トランジスタＴ１６のオン時の電流を大きくすることができる。従って本実施形態の構造により、画素の大きな大型の液晶表示装置に適用する場合に大きな画素の書き込みに必要な電流量を確保することができる。
また、図３に示す実施形態の構造では半導体能動膜１１の延出部１１ａ、１２ｂがゲート絶縁膜３の側方にはみ出されていてバックライトの光を受けてわずかながら光電流が流れるおそれがあったが、図２０に示す実施形態の構造では半導体能動膜６５のはみ出し部分は存在しないので、図３に示す構造よりも薄膜トランジスタとしてのオフ電流Ｉoffを少なくすることができる。
【００８７】
【実施例】
透明ガラス基板上に図１に示す平面構造で図２に示す断面構造の薄膜トランジスタを作製した。ゲート配線とゲート電極はＣｒから形成し、これらを覆って厚さ３０００ÅのＳｉＮxからなるゲート絶縁膜を形成し、アモルファスシリコン（ａ-Ｓｉ）からなるアイランド状の厚さ１５００Åの半導体能動膜を形成し、リンをドープしたアモルファスシリコン（ａ-Ｓｉ：ｎ+）からなるオーミックコンタクト層を介してＣｒからなるソース配線およびソース電極とドレイン電極を形成した。その後、パッシベーション膜（ＳｉＮx：厚さ４０００Å）を成膜し、コンタクトホールを形成した後、ＩＴＯからなる画素電極をソース配線とゲート配線で囲まれた領域に対応させて形成し、前記コンタクトホールを介して画素電極とドレイン電極を接続した。
また、ソース電極の幅は４μｍ、ドレイン電極の幅は４μｍ、半導体能動膜の第１の横切り部分の幅は７μｍ、第２の横切り部分の幅は７μｍ、ソース電極とドレイン電極間の距離は３μｍとした。
【００８８】
得られた半導体トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２１に示す。また、図２４ないし図２６に示す従来構造の薄膜トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２１に併記した。
【００８９】
図２１において▲１▼で示す線が本発明構造のオフ電流（Ｉoff）を示し、▲２▼で示す線が従来構造のオフ電流（Ｉoff）を示し、▲３▼で示す線が本発明構造のオン電流（Ｉon）を示し、▲４▼で示す線が従来構造のオン電流（Ｉon）を示す。
図２１に示す結果から、本発明構造であるならば、従来構造と同等のオン電流が得られるにもかかわらず、オン電流の増加に伴うオフ電流の上昇が抑えられていることが明らかである。
【００９０】
次に、図９に示す構造の薄膜トランジスタを作製した。各部分を構成する材料は先の実施例と同等とした。また、ソース電極の幅は４μｍ、ドレイン電極の幅は４μｍとした。
得られた半導体トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果を図２２に示す。また、図２４ないし図２６に示す従来構造の薄膜トランジスタのオン電流（Ｉon）とオフ電流（Ｉoff）を測定した結果も図２２に併記した。
【００９１】
図２２において▲５▼で示す線が本発明構造のオフ電流（Ｉoff）を示し、▲６▼で示す線が従来構造のオフ電流（Ｉoff）を示し、▲７▼で示す線が本発明構造のオン電流（Ｉon）を示し、▲８▼で示す線が従来構造のオン電流（Ｉon）を示す。
図２１に示す結果から、本発明構造であるならば、従来構造と同等のオン電流が得られるにもかかわらず、オン電流の増加に対するオフ電流の増加が抑制されていることが明らかである。
【００９２】
次に、図１５に示す構造の薄膜トランジスタを作製し、切り欠き部の深さの値とオン電流（Ｉon）とオフ電流（Ｉoff）の関係を測定した結果を図２３に示す。 この例の構造では、半導体能動膜の幅を１５μｍ、ソース電極幅を１２μｍ、ドレイン電極幅を１２μｍ、ソース電極とドレイン電極間の距離を７μｍに設定した。
図２３に示す結果から、図１５に示す構造を採用することでオフ電流を十分に低い範囲に抑制できることが明らかである。
【００９３】
【発明の効果】
以上説明したように本発明は、ゲート電極に乗り上げたソース電極幅またはドレイン電極幅よりもチャネル部の幅を大きくしたので、導電パスとしてのチャネル部を大きくしつつ、オフ電流を抑制させることができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
【００９４】
また、オフ電流の上昇を抑制できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９５】
本発明は、ゲート電極上において半導体能動膜で折れ曲がり状に横切る形状として半導体能動膜上に第１の横切り部分と第２の横切り部分を設け、ゲート電極を横切る半導体能動膜の幅よりも横切り方向のチャネル部の幅を大きくするとともに、導電パスとしてのチャネル部を大きくすることにより、オン電流を増加させて、かつ、オフ電流を抑制することができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
更に、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を抑制すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９６】
本発明は、ゲート電極上で膨出部を有するように半導体能動膜を形成し、半導体能動膜上に折れ曲がり形状のソース電極とそれに対峙するドレイン電極を設けることにより、導電パスとしてのチャネル部を大きくし、結果としてオン電流を増加させ、オフ電流を抑制することができる。
また、上記の構造に対してチャネル部周辺の半導体能動膜に切り欠き部を設けることで、オフ電流を少なくすることができるので、オン電流の高いオフ電流の低い薄膜トランジスタを提供できる。
更に、オフ電流を低減できることから、液晶表示装置に適用し、ソース電極あるいはドレイン電極に画素電極を接続した場合に画素電極の電圧保持のために蓄積容量を増大させる必要はないので、開口率を低下させることもない。更に、オフ電流を低減すると同時に先に記載の構造によりオン電流を大きくできるので、液晶駆動の際のオフ電流とオン電流の差異を大きくすることができ、液晶表示の際のコントラストを大きくできる薄膜トランジスタを提供できる。
【００９７】
本発明は、ゲート電極上で膨出部を有するように半導体能動膜を形成し、半導体能動膜上に二股に折れ曲がり形状のソース電極とそれに対峙するドレイン電極を設けることにより、導電パスとしてのチャネル部を大きくでき、結果としてオン電流を増加させつつ、オフ電流を抑制することができる。
【００９８】
本発明は、ゲート電極上に半導体能動膜を設け、半導体能動膜上の一側にソース電極を他側にドレイン電極を各々伸びた形状に形成し、ソース電極とドレイン電極との間の半導体能動膜に切り欠き部を設けたので、オフ電流を少なくすることができるので、オフ電流の低い薄膜トランジスタを提供できる。
【００９９】
次に、先に記載の薄膜トランジスタを液晶表示装置の画素電極駆動用のスイッチング素子として用いるならば、オン電流が高く、オフ電流の低い、液晶表示のコントラストの高い表示を得ることができる。また、オン電流を高くすることで画素電極に印加する電圧を保持することが容易にでき、画素電極に十分な量の電流を流すことができるので、蓄積容量を必要以上に増加させる必要は無くなり、開口率の低下を防止できる。
【図面の簡単な説明】
【図１】 本発明に係る薄膜トランジスタアレイ基板の第１実施形態の要部を示す平面図。
【図２】 図１のＩＩ−ＩＩ線に沿う断面図。
【図３】 図１に示す第１実施形態の薄膜トランジスタアレイ基板の薄膜トランジスタ部分の拡大平面略図。
【図４】 図１に示す薄膜トランジスタアレイ基板を備えた液晶表示装置の一実施形態を示す平面図。
【図５】 図４に示す液晶表示装置のＶ−Ｖ線に沿う断面図。
【図６】 第２実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図。
【図７】 図７Ａは第３実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図７Ｂは図７ＡのＶＩＩ−ＶＩＩ線に沿う断面図。
【図８】 図８Ａは第４実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図８Ｂは図８ＡのＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】 図９Ａは第５実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図９Ｂは図９ＡのＩＸ−ＩＸ線に沿う断面図。
【図１０】 図１０Ａは第６実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１０Ｂは図１０ＡのＸ−Ｘ線に沿う断面図。
【図１１】 図１１Ａは第７実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す平面略図、図１１Ｂは図１１ＡのＸＩ−ＸＩ線に沿う断面図。
【図１２】 図１２Ａは第８実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１２Ｂは図１２ＡのＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】 図１３Ａは第９実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１３Ｂは図１３ＡのＸＩＩＩ−ＸＩＩＩ線に沿う断面図。
【図１４】 図１４Ａは第１０実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す平面略図、図１４Ｂは図１４ＡのＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】 図１５Ａは第１１実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１５Ｂは図１５ＡのＸＶ−ＸＶ線に沿う断面図。
【図１６】 図１６Ａは第１２実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１６Ｂは図１６ＡのＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】 図１７Ａは第１３実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１７Ｂは図１７ＡのＸＶＩＩ−ＸＶＩＩ線に沿う断面図。
【図１８】 図１８Ａは第１４実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１８Ｂは図１８ＡのＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】 図１９Ａは第１５実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図１９Ｂは図１９ＡのＸＩＸ−ＸＩＸ線に沿う断面図。
【図２０】 図２０Ａは第１６実施形態の薄膜トランジスタアレイ基板に用いられる薄膜トランジスタ部分を示す拡大平面略図、図２０Ｂは図２０ＡのＸＸ−ＸＸ線に沿う断面図。
【図２１】 第１実施形態で得られた薄膜トランジスタのオン電流とオフ電流を比較例の薄膜トランジスタと比較して示した図。
【図２２】 第５実施形態で得られた薄膜トランジスタのオン電流とオフ電流を比較例の薄膜トランジスタと比較して示した図。
【図２３】 第１１実施形態で得られた薄膜トランジスタのオフ電流を示した図。
【図２４】 従来の一般的な液晶表示装置の薄膜トランジスタアレイ基板の要部を示す図。
【図２５】 図２４に示す液晶表示装置の薄膜トランジスタ部分を断面とした図。
【図２６】 図２４に示す薄膜トランジスタアレイ基板の薄膜トランジスタ部分の拡大平面図。
【符号の説明】
Ｓ・・・ソース配線、Ｇ・・・ゲート配線、Ｗ７、Ｗ９、Ｗ１１、Ｗ１７、Ｗ１８、Ｗ２２、Ｗ２７・・・チャネル部の幅、１・・・基板、２・・・画素電極、３・・・ゲート電極、４・・・ゲート絶縁膜、５、９、２５、２８、３１、３３、３５、３９、４０、４７、５５、５７、６０、６３、６５・・・半導体能動膜、９Ａ、９Ｂ、２８Ａ、２８Ｂ、３３Ａ、３３Ｂ、３９Ａ、３９Ｂ、４７Ａ、４７Ｂ・・・切り欠き部、７、２７、３６、４１、４８・・・ソース電極、８、２６、３７、４２、４４、４９・・・ドレイン電極、１１・・・第１の横切り部分、１２・・・第２の横切り部分、１５、２９、３１、３２、３４、３８、４３、４５、５０・・・チャネル部。
Claims (6)
- 短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極の延びる方向に延びる２辺のそれぞれを横切る２つの矩形の延出部及び前記２辺を前記延出部が横切った幅よりも大きい幅を有したゲート電極上の膨出部を持った形状に形成され、
ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の延びる方向に延びる形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の延びる方向に延びた形状に前記ソース電極と対峙させてドレイン電極が形成され、対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記２辺を前記延出部が横切った幅よりも前記ゲート電極の延びる方向の前記チャネル部の幅が大きくされており、
前記チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されてなることを特徴とする薄膜トランジスタ。 - 短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極の延びる方向に延びる２辺のそれぞれを横切る２つの矩形の延出部及び前記２辺を前記延出部が横切った幅よりも大きい幅を有したゲート電極上の膨出部を持った形状に形成され、
ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記ゲート電極の延びる方向に折れ曲がりさらに前記延出部が横切る方向に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の延びる方向の折れ曲がり部分及び前記延出部が横切る方向に延びた部分に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記２辺を前記延出部が横切った幅よりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする薄膜トランジスタ。 - 請求項２記載の薄膜トランジスタにおいて、前記チャネル部周辺の半導体能動膜にオフ電流低減用の切り欠き部が形成されてなることを特徴とする薄膜トランジスタ。
- 短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極の延びる方向に延びる２辺のそれぞれを横切る２つの矩形の延出部及び前記２辺を前記延出部が横切った幅よりも大きい幅を有したゲート電極上の膨出部を持った形状に形成され、
ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記延出部が横切る方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥側に間隙をあけて進入しかつ進入先端部分を前記ゲート電極の延びる方向に延びた形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記２辺を前記延出部が横切った幅よりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする薄膜トランジスタ。 - 短冊状のゲート電極上にゲート絶縁膜を介してアイランド状の半導体能動膜が前記ゲート電極の延びる方向に延びる２辺のそれぞれを横切る２つの矩形の延出部及び前記２辺を 前記延出部が横切った幅よりも大きい幅を有したゲート電極上の膨出部を持った形状に形成され、
ソース電極が前記半導体能動膜上であって前記ゲート電極の一側方から半導体能動膜の前記膨出部に向けて延びかつ前記膨出部において前記延出部が横切る方向に二股状に延びた形状に形成され、前記半導体能動膜上であって前記ゲート電極の他の側方から半導体能動膜の前記膨出部に向けて前記ソース電極の二股部分の奥部に間隙をあけて進入した形状にドレイン電極が形成され、前記間隙をあけて対峙する前記ソース電極と前記ドレイン電極との間の部分に対応する半導体能動膜の部分がチャネル部とされてなり、前記２辺を前記延出部が横切った幅よりも前記ソース電極の前記ドレイン電極と対峙する辺の長さが長くされてなることを特徴とする薄膜トランジスタ。 - 一対の基板間に液晶が封入され、一方の基板に複数のソース配線と複数のゲート配線がマトリクス状に配線され、複数のソース配線と複数のゲート配線とで区画される領域にそれぞれスイッチング素子と画素電極とが設けられ、前記スイッチング素子が、請求項１ないし５のいずれかに記載の薄膜トランジスタからなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37218298A JP4100646B2 (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37218298A JP4100646B2 (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196098A JP2000196098A (ja) | 2000-07-14 |
| JP4100646B2 true JP4100646B2 (ja) | 2008-06-11 |
Family
ID=18500001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37218298A Expired - Lifetime JP4100646B2 (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよびそれを備えた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100646B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4211250B2 (ja) | 2000-10-12 | 2009-01-21 | セイコーエプソン株式会社 | トランジスタ及びそれを備える表示装置 |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100464208B1 (ko) | 2001-12-20 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 구동방법 |
| JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
| KR100875182B1 (ko) | 2002-04-20 | 2008-12-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP5004606B2 (ja) * | 2006-05-31 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| TWI328878B (en) | 2006-09-15 | 2010-08-11 | Au Optronics Corp | Electrode structure of a transistor, and pixel structure and display apparatus comprising the same |
| JP2009049058A (ja) * | 2007-08-14 | 2009-03-05 | Hitachi Displays Ltd | 半導体装置および表示装置 |
| CN102884634B (zh) * | 2010-05-10 | 2015-09-16 | 夏普株式会社 | 半导体装置、有源矩阵基板以及显示装置 |
| US8536571B2 (en) * | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2012178452A (ja) * | 2011-02-25 | 2012-09-13 | Japan Display East Co Ltd | 表示装置及び表示装置の製造方法 |
| WO2012169397A1 (ja) * | 2011-06-07 | 2012-12-13 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示素子 |
| JP6061536B2 (ja) * | 2012-07-30 | 2017-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| CN110870077A (zh) * | 2017-07-12 | 2020-03-06 | 堺显示器制品株式会社 | 半导体装置以及其制造方法 |
| US11081507B2 (en) * | 2017-07-12 | 2021-08-03 | Sakai Display Products Corporation | Semiconductor device and method for manufacturing same |
-
1998
- 1998-12-28 JP JP37218298A patent/JP4100646B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000196098A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4100646B2 (ja) | 薄膜トランジスタおよびそれを備えた液晶表示装置 | |
| KR100507271B1 (ko) | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 | |
| JP3742837B2 (ja) | フリンジフィールド駆動液晶表示装置及びその製造方法 | |
| JP2002229069A (ja) | 横電界スイッチング方式の液晶ディスプレイの電極配列構造 | |
| KR20130063102A (ko) | 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 | |
| KR20030054142A (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2001209070A (ja) | 液晶表示素子 | |
| KR101323477B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR102050460B1 (ko) | 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 | |
| KR100829786B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| JP5868993B2 (ja) | 液晶表示素子および液晶表示装置 | |
| JPH07147411A (ja) | 表示素子基板用半導体装置 | |
| KR100807582B1 (ko) | 스토리지 커패시터 및 이를 구비한 액정 표시장치 | |
| KR100835975B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100693365B1 (ko) | 액티브매트릭스 기판 및 표시장치 | |
| WO2014054563A1 (ja) | 半導体装置及び表示装置 | |
| JPH04358129A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| KR101085150B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| KR101609826B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| JP2009080376A (ja) | 液晶表示装置 | |
| KR102068962B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR20150073610A (ko) | 액정표시장치 | |
| JP2005019627A (ja) | 液晶表示装置 | |
| KR100336892B1 (ko) | Tft-lcd | |
| KR100311213B1 (ko) | 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |