KR20150073610A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20150073610A
KR20150073610A KR1020130161518A KR20130161518A KR20150073610A KR 20150073610 A KR20150073610 A KR 20150073610A KR 1020130161518 A KR1020130161518 A KR 1020130161518A KR 20130161518 A KR20130161518 A KR 20130161518A KR 20150073610 A KR20150073610 A KR 20150073610A
Authority
KR
South Korea
Prior art keywords
gate
pixel
region
electrode
thin film
Prior art date
Application number
KR1020130161518A
Other languages
English (en)
Other versions
KR102081604B1 (ko
Inventor
이경언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130161518A priority Critical patent/KR102081604B1/ko
Publication of KR20150073610A publication Critical patent/KR20150073610A/ko
Application granted granted Critical
Publication of KR102081604B1 publication Critical patent/KR102081604B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 상하로 서로 이웃한 제 1 및 제 2 화소영역이 정의되며, 상기 제 1 및 제 2 화소영역 사이에 하나의 공통 스위칭 영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 제 1 간격 이격하는 한 쌍으로 구성되며 제 2 간격 이격하며 상기 제 1 및 제 2 화소영역 사이를 관통하며 형성된 제 1 및 제 2 게이트 배선과; 상기 한 쌍의 제 1 및 제 2 게이트 배선과 교차하여 상기 제 1 및 제 2 화소영역 및 공통 스위칭 영역을 정의하며 형성된 데이터 배선과; 상기 제 2 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 2 게이트 배선 및 데이터 배선과 연결된 제 1 박막트랜지스터와, 상기 제 1 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 1 게이트 배선과 및 데이터 배선과 연결된 제 2 박막트랜지스터와; 상기 제 1 화소영역에 형성되며 상기 제 1 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 화소전극과, 상기 제 2 화소영역에 형성되며 상기 제 2 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 2 화소전극을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{Array substrate for liquid crystal display device}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 개구율을 향상시킬 수 있는 액정표시장치에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터(Tr)가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
액정은 가늘고 긴 분자구조를 가지고 있어, 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다.
따라서 액정표시장치는 전계생성전극이 각각 형성된 두 기판 사이에 액정층이 위치하는 액정패널을 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
이러한 구성을 갖는 액정표시장치는 액정의 구동 모드 또는 액정에 인가되는 전계의 특성에 따라 다양한 모드로 동작된다.
즉, 액정표시장치는 수직전계 모드, 횡전계 모드, 프린지 필드 스위칭 모드 등으로 동작된다.
이러한 다양한 구동을 하는 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터(Tr)를 구비한 어레이 기판이 구비된다.
한편, 근래 들어서는 전술한 다양한 모드 중 시야각 특성이 우수하며, 나아가 상대적으로 개구율 및 투과율이 뛰어난 프린지 필드 스위칭 모드 액정표시장치가 주로 이용되고 있다.
따라서 일례로 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 구성에 대해 설명한다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치의 표시영역 일부에 대한 평면도로서 어레이 기판을 위주로 도시한 도면이다.
도시한 바와 같이, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(1)에는 일 방향을 따라 다수의 게이트 배선(43)이 일정간격 이격하며 형성되어 있으며, 상기 다수의 각 게이트 배선(43)과 교차하여 화소영역(P)을 정의하며 다수의 데이터 배선(51)이 일정간격 이격하며 형성되어 있다.
그리고 상기 각 게이트 배선(43)과 데이터 배선(51)에 의해 포획된 영역인 각 화소영역(P)에는 상기 게이트 배선(43) 및 데이터 배선(51)과 연결되는 박막트랜지스터(Tr)가 형성되어 있다.
상기 박막트랜지스터(Tr)는 폴리실리콘의 반도체층(41)과, 게이트 절연막(미도시)과, 이격하는 제 1 및 제 2 게이트 전극(44a, 44b)과, 상기 폴리실리콘의 반도체층(41)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(55, 58)을 포함하여 구성되고 있다.
이때, 상기 박막트랜지스터(Tr)가 이격하는 형태로 2개의 게이트 전극(44a, 44b)을 구비한 구성을 이루는 것은, 반도체층(41)을 폴리실리콘으로 형성함으로서 비정질 실리콘을 반도체층으로 한 박막트랜지스터 대비 이동도 특성은 향상되지만 누설전류에 의한 오프 전류 또한 상대적으로 커지는 문제가 발생되므로 이러한 누설전류에 의한 오프 전류가 커지는 것을 억제시키기 위해 이중 게이트 전극(44a, 44b) 구조를 이루도록 하는 것이다.
그리고 이러한 제 1 및 제 2 게이트 전극(44a, 44b)이 구비되어 이중 게이트 전극(44) 구조를 이루도록 하기 위해 상기 폴리실리콘의 반도체층(41)은 'U'자 형태를 이루며, 각 화소영역(P)을 정의하는 각 게이트 배선(43)을 기준으로 상기 폴리실리콘의 반도체층(41)이 구비되어야 할 기준 화소영역(P)과 더불어 상기 기준 화소영역(P) 하부에 위치하는 이웃 화소영역(NP)까지 연장되고 이러한 이웃한 화소영역(NP)에서 이단 절곡되어 기준 화소영역(SP)에 그 일끝단이 위치하는 형태가 되고 있다.
즉, 'U'자 형태를 이루는 상기 폴리실리콘의 반도체층(41)은 그 양끝단이 기준 화소영역(SP)에 위치하고 있지만, 절곡되는 부분은 하부에 이웃하는 화소영역(NP)에 형성되고 있다.
그리고 각 폴리실리콘의 반도체층(41)의 양 끝단에는 이들 폴리실리콘의 반도체층(41)과 소스 전극 및 드레인 전극(55, 58)이 각각 접촉하기 위해 반도체층 콘택홀(sch1, sch2)이 구비되고 있다.
한편, 상기 박막트랜지스터(Tr) 위로 포토아크릴로 이루어져 평탄한 표면을 가지며 상기 박막트랜지스터(Tr)의 드레인 전극(58)을 노출시키는 드레인 콘택홀(dch)을 갖는 평탄화층(미도시)이 구비되고 있으며,
상기 평탄화층(미도시) 위로 각 화소영역(P, NP)별로 상기 박막트랜지스터(Tr)의 드레인 전극(58)과 접촉하는 판 형태의 화소전극(60)이 형성되고 있다.
그리고 상기 화소전극(60) 위로 상기 기판(40) 전면에 절연층(미도시)을 개재하여 화상을 표시하는 표시영역 전면에 공통전극(70)이 형성되어 있다.
이때, 상기 표시영역에 형성되는 상기 공통전극(60)에는 상기 각 화소전극(60)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)가 구비되고 있으며, 상기 각 화소영역(P)에 구비된 박막트랜지스터(Tr)에 대응해서 제 2 개구(미도시)가 형성되고 있는 것이 특징이다.
한편, 전술한 구성을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(40)을 구비한 프린지 필드 스위칭 모드 액정표시장치는 TV 등의 대형 표시장치에 이용되기도 하고, 또는 상대적으로 그 크기가 작은 표시영역을 포함하는 개인용 휴대기기 예를들면 스마트폰, 테블릿 PC 등에 이용되고 있다.
그리고 이러한 대형 및 소형 표시장치는 고해상도의 사양을 갖춤으로서 표시품질이 우수한 제품이 선호되고 있다.
표시장치에 있어서 해상도라 함은 단위 면적당 표시되는 화소수(PPI:pixel per inch)로 정의되며, 고해상도 제품이라 함은 통상 300PPI(pixel per inch) 이상인 제품을 의미하고 있으며, 최근에는 500PPI 이상의 초고해상도를 갖는 표시장치 또한 요구되고 있다.
한편, 표시장치에 있어서 고해상도를 구현하기 위해서는 단위면적당 구현되는 화소영역의 수를 늘려야 하므로 이를 실현시키기 위해서는 각 화소영역의 크기를 줄여야 하지만, 화소영역의 크기를 줄이는 것은 표시장치를 이루는 구성요소와 이들 구성요소의 배치 및 화소영역의 개구율 등이 고려되어야 하므로 어려움이 있는 실정이다.
특히, 표시장치 중 액정표시장의 경우, 개구율은 고해상도를 구현하기 위한 매우 중요한 요소가 되고 있으며, 고해상도 제품 구현을 위해선 우선적으로 고개구율 특성이 확보되어야 한다.
하지만, 전술한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(1)은 이중 게이트 전극(44a, 44b) 구현을 위해 폴리실리콘의 반도체층(41)이 기준 화소영역(SP)과 하부로 이웃하는 화소영역(NP)에 걸쳐 형성되며, 나아가 각 폴리실리콘의 반도체층(41)의 끝단과 소스 전극(55) 및 드레인 전극(58)이 각각 접촉하는 구성을 이루도록 하기 위해 반도체층 콘택홀(sch1, sch2)이 구비되고 있는 구성을 갖는다.
따라서 각 화소영역(P) 내에서 박막트랜지스터(Tr)가 차지하는 영역이 상대적으로 매우 크게 됨으로서 각 화소영역(P)의 개구율을 저감시키는 요인이 되고 있다.
종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(40)은 제 1 방향으로 일정한 등간격으로 게이트 배선(43)이 구비되고 있으며, 상기 제 1 방향과 교차 더욱 정확히는 수직하게 교차하는 제 2 방향으로 데이터 배선(51)이 일정한 등간격을 가지며 구비되며, 화소영역(P)은 이들 교차하는 게이트 및 데이터(43, 51) 배선에 의해 정의되고 있다.
이러한 구성을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(40)은 최종적으로 블랙매트릭스(미도시)와 컬러필터층(미도시)이 구비된 대향기판(미도시)과 합착됨으로서 프린지 필드 스위칭 모드 액정표시장치를 이루게 된다.
이때, 상기 대향기판(미도시) 구비되는 블랙매트릭스(미도시)는 상기 어레이 기판(40)에 있어 게이트 배선(43)과 데이터 배선(51) 및 박막트랜지스터(Tr)에 대응하여 형성되고 있으며, 통상적으로 게이트 배선(43)에 대응하는 부분이 데이터 배선(51)에 대응하여 형성되는 부분대비 더 넓은 폭을 가지며 형성되고 있다.
이는 이중 게이트 전극(44a, ) 형성을 위해 폴리실리콘의 반도체층이 상기 각 게이트 배선을 기준으로 이의 상부 및 하부에 위치하는 2개의 화소영역(SP, NP) 모두와 중첩하도록 "U"자 형태로 형성되며 이러한 폴리실리콘의 반도체층(41)과 더불어 상기 게이트 배선(43)에서 소정간격 이격하며 형성되는 드레인 전극(58)까지 가리도록 상기 블랙매트릭스(미도시)가 형성되기 때문이다.
한편, 근래의 표시장치는 고해상도 특성을 가져 고 품위의 표시품질을 구현하면서도 저소비전력 특성이 요구되고 있으며, 특히 개인용 휴대기기로 이용되는 경우 표시장치는 뱃터리 소모를 저감시켜 장시간 동안 충전없이 사용할 수 있도록 더욱더 저소비전력 모델이 요구되고 있는 실정이다.
따라서 이러한 표시장치의 시대적 추세에 부응하고자 전술한 바와같은 구조적 특징을 갖는 프린지 필드 스위칭 모드 액정표시장치는 고해상도 및 저소비전력 구현을 위해 더욱더 개구율을 향상시킬 수 있는 구성을 이루는 것이 필요로 되고 있는 실정이다.
그리고 이러한 고해상도 구현 시 문제가 되는 화소영역의 개구율 저하의 문제는 프린지 필드 스위칭 모드 액정표시장치에만 국한된 것이 아니라 그 이외의 즉, 구동 모드를 달리하는 액정표시장치에도 동일하게 발생되고 있다.
본 발명은 이러한 문제를 해결하기 위해 안출된 것으로, 개구율을 향상시킬 수 있는 구성을 갖는 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 상하로 서로 이웃한 제 1 및 제 2 화소영역이 정의되며, 상기 제 1 및 제 2 화소영역 사이에 하나의 공통 스위칭 영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 제 1 간격 이격하는 한 쌍으로 구성되며 제 2 간격 이격하며 상기 제 1 및 제 2 화소영역 사이를 관통하며 형성된 제 1 및 제 2 게이트 배선과; 상기 한 쌍의 제 1 및 제 2 게이트 배선과 교차하여 상기 제 1 및 제 2 화소영역 및 공통 스위칭 영역을 정의하며 형성된 데이터 배선과; 상기 제 2 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 2 게이트 배선 및 데이터 배선과 연결된 제 1 박막트랜지스터와, 상기 제 1 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 1 게이트 배선과 및 데이터 배선과 연결된 제 2 박막트랜지스터와; 상기 제 1 화소영역에 형성되며 상기 제 1 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 화소전극과, 상기 제 2 화소영역에 형성되며 상기 제 2 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 2 화소전극을 포함한다.
이때, 상기 제 1 화소영역은 상기 제 2 게이트 배선과 인접하여 형성되며, 상기 제 2 화소영역은 상기 제 1 게이트 배선과 인접하여 형성되는 것이 특징이며, 이때, 상기 제 1 박막트랜지스터의 드레인 전극은 상기 제 2 게이트 배선과 중첩하며, 상기 제 2 박막트랜지스터의 드레인 전극은 상기 제 1 게이트 배선과 중첩하며 형성된 것이 특징이다.
또한, 상기 공통 스위칭 영역에는 상기 제 1 박막트랜지스터의 드레인 전극과 상기 제 2 박막트랜지스터의 드레인 전극이 형성된 것이 특징이며, 상기 제 1 및 제 2 박막트랜지스터의 소스 전극은 각각 상기 데이터 배선 그 자체로 이루어진 것이 특징이다.
그리고 상기 제 1 기판에 대향하여 형성된 제 2 기판과; 상기 제 2 기판의 내측면에 상기 한 쌍의 게이트 배선에 대해 제 1 폭을 제 1 부분과 상기 데이터 배선에 대해 제 2 폭을 갖는 제 2 부분을 갖는 블랙매트릭스와; 상기 블랙매트릭스로 둘러싸인 영역에 대해 적, 녹, 청색 컬러필터 패턴이 순차 반복되는 컬러필터층과; 상기 컬러필터층을 덮으며 형성된 오버코트층과; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함한다. 이때, 상기 블랙매트릭스는 상기 한 쌍의 게이트 배선 사이에 상하로 위치하는 2개의 화소영역의 경계에 대응하여 형성된 제 3 부분을 더 포함하는 것이 특징이다.
본 발명의 또 다른 실시예에 따른 액정표시장치는, 상하로 서로 이웃한 제 1 및 제 2 화소영역이 정의되며, 상기 제 1 및 제 2 화소영역 사이에 하나의 공통 스위칭 영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 상기 공통 스위칭 영역에서 상기 제 1 및 제 2 화소영역으로 각각 연장 형성된 제 1 및 제 2 폴리실리콘의 반도체층과; 상기 제 1 및 제 2 폴리실리콘의 반도체층 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로, 제 1 간격 이격하는 한 쌍으로 구성되며 제 2 간격 이격하며 상기 제 1 및 제 2 화소영역 사이를 관통하며 형성된 제 1 및 제 2 게이트 배선과, 상기 제 1 및 제 2 게이트 배선에서 각각 상기 제 1 및 제 2 화소영역 내부로 각각 분기하여 형성된 제 1 게이트 전극과; 상기 한 쌍의 제 1 및 제 2 게이트 배선 위로 상기 제 1 기판 전면에 형성되며 상기 제 1 및 제 2 폴리실리콘의 반도체층 각각에 대해 상기 제 1 및 제 2 폴리실리콘의 반도체층을 각각 노출시키는 반도체층 콘택홀이 구비된 층간절연막과; 상기 층간절연막 위로, 상기 한 쌍의 제 1 및 제 2 게이트 배선과 교차하여 상기 제 1 및 제 2 화소영역 및 공통 스위칭 영역을 정의하며 형성된 데이터 배선과, 상기 데이터 배선과 이격하여 상기 공통 스위칭 영역에 형성된 제 1 및 제 2 드레인 전극과; 상기 제 1 드레인 전극과 접촉하며 상기 제 2 화소영역에 형성된 제 1 화소전극 및 상기 제 2 드레인 전극과 접촉하며 상기 제 1 화소영역에 형성된 제 1 화소전극을 포함하며, 상기 데이터 배선은 상기 폴리실리콘의 반도체층의 일끝단과 중첩 형성되며 그 자체로 제 1 및 제 2 소스 전극을 이루며, 상기 제 1 및 제 2 소스 전극 각각은 상기 반도체층 콘택홀을 통해 상기 제 1 및 제 2 폴리실리콘의 반도체층과 각각 접촉하며, 상기 공통 스위칭 영역에 구비된 상기 제 1 및 제 2 드레인 전극 각각은 상기 반도체층 콘택홀을 통해 상기 제 1 및 제 2 폴리실리콘의 반도체층의 타 끝단과 각각 접촉하며, 상기 제 1 및 제 2 드레인 전극은 각각 상기 제 1 및 제 2 게이트 배선과 인접하여 형성된 것이 특징이다.
이때, 상기 제 1 드레인 전극은 상기 제 1 게이트 배선과 중첩하고 상기 제 2 드레인 전극은 상기 제 2 게이트 배선과 중첩하도록 형성된 것이 특징이다.
또한, 상기 제 1 폴리실리콘의 반도체층은 상기 제 2 게이트 배선과 중첩하며 상기 제 2 화소영역에 구비된 제 1 게이트 전극과 중첩하며, 상기 제 2 폴리실리콘의 반도체층은 상기 제 1 게이트 배선과 중첩하며 상기 제 1 화소영역에 구비된 제 1 게이트 전극과 중첩하는 것이 특징이다.
그리고 상기 데이터 배선 위로 상기 제 1 및 제 2 드레인 전극을 각각 노출시키는 드레인 콘택홀이 구비된 평탄화층이 구비되며, 상기 화소전극은 상기 평탄화층 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 것이 특징이며, 이때, 상기 화소전극 위로 순차적으로 보호층과 상기 화소전극에 대해 바(bar) 형태의 다수의 제 1 개구를 갖는 공통전극이 형성된 것이 특징이다.
또한, 상기 제 1 간격은 상기 공통 스위칭 영역의 상하 폭이 되며, 상기 제 2 간격은 상기 제 1 및 제 2 화소영역을 합한 폭이 되는 것이 특징이다.
또한, 상기 제 1 기판에 대향하여 형성된 제 2 기판과; 상기 제 2 기판의 내측면에 상기 한 쌍의 게이트 배선에 대해 제 1 폭을 제 1 부분과 상기 데이터 배선에 대해 제 2 폭을 갖는 제 2 부분을 갖는 블랙매트릭스와; 상기 블랙매트릭스로 둘러싸인 영역에 대해 적, 녹, 청색 컬러필터 패턴이 순차 반복되는 컬러필터층과; 상기 컬러필터층을 덮으며 형성된 오버코트층과;상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함한다.
이때, 상기 블랙매트릭스는 상기 한 쌍의 게이트 배선 사이에 상하로 위치하는 2개의 화소영역의 경계에 대응하여 형성된 제 3 부분을 더 포함하는 것이 특징이다.
본 발명에 따른 액정표시장치는 이를 구성하는 일 요소인 어레이 기판(101)에는 제 1 간격 가지며 공통 스위칭 영역을 정의하는 한 쌍의 게이트 배선이 제 2 간격을 가지며 배치되는 구성을 이룸으로서 서로 상하로 이웃하는 제 1 및 제 2 화소영역의 사이에 공통 스위칭 영역을 구비한 구성적 특징과, 서로 다른 제 1 및 제 2 이격간격을 갖는 게이트 배선의 배치에 의해 서로 인접하여 제 1 이격간격을 가지며 위치하는 제 1 및 제 2 게이트 배선에 대해 하나의 제 1 폭을 블랙매트릭스가 대응되는 구성을 이룸으로서 각 게이트 배선에 대응하여 블랙매트릭스가 대응되는 구성을 갖는 종래의 액정표시장치용 어레이 기판 대비 개구율이 향상되는 효과를 갖는다.
나아가 드레인 전극을 게이트 배선과 중첩하며 형성함으로서 드레인 전극이 차지하는 면적을 줄일 수 있으므로 더욱 개구율을 향상시키는 장점을 갖는다.
한편, 본 발명의 실시예에 따른 액정표시장치는 종래의 액정표시장치 개구율 향상됨으로서 이러한 개구율 향상에 의해 소비전력을 저감시키는 장점을 갖는다.
나아가 본 발명에 따른 액정표시장치는 개구율이 향상됨으로서 고해상도의 고품의 표시장치를 구현할 수 있는 장점이 있다.
또한, 본 발명에 따른 액정표시장치는 폴리실리콘의 반도체층을 일 구성요소로 함으로서 비정질 실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 액정표시장치 대비 캐리어의 이동도 특성이 향상되는 효과가 있으며, 폴리실리콘의 반도체층을 구비한 박막트랜지스터를 구성하면서도 이중 게이트 구조를 구현함으로서 누설전류에 의한 오프 전류 값이 증가되는 것을 억제시키는 효과를 갖는다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 표시영역 일부에 대한 평면도.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 다수의 화소영역이 정의된 표시영역 일부에 대한 평면도로서 어레이 기판을 위주로 도시한 도면.
도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 표시영역 일부를 간략히 나타낸 회로도.
도 4 는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 어레이 기판에 대향하여 구비되는 대향기판의 표시영역을 개략적으로 나타낸 평면도로서 블랙매트릭스의 평면 형태를 도시한 도면.
도 5는 본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 어레이 기판에 대향하여 구비되는 대향기판의 표시영역을 개략적으로 나타낸 평면도로서 블랙매트릭스의 평면 형태를 도시한 도면.
도 6은 도 2를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도.
도 7은 도 2를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 다수의 화소영역이 정의된 표시영역 일부에 대한 평면도로서 어레이 기판을 위주로 도시한 도면이며, 도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 표시영역 일부를 간략히 나타낸 회로도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)에는 제 1 방향으로 연장하며 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나로 이루어져 단일층 구조를 이루거나, 또는 둘 이상의 물질로 이루어져 다중층 구조를 이루는 다수의 게이트 배선(113(113a, 113b))이 제 1 간격(d1) 및 제 2 간격(미도시)이 교대하도록 이격하며 형성되어 있는 것이 특징이다.
이렇게 게이트 배선(113(113a, 113b))이 서로 다른 2개의 이격간격(d1, 미도시)을 가지며 배치되는 것은 각 화소영역(P1, P2)에서 개구율을 향상시키기 위함이다.
본 발명에 따른 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101) 있어서 게이트 배선(113a, 113b)은 2개가 한 쌍으로 이루어져 제 1 간격(d1)을 유지하며 이격하며, 이러한 제 1 간격(d1)을 가지며 이격하는 한 쌍의 게이트 배선(113(113a, 113b))이 상기 제 1 간격(d2)보다 큰 제 2 간격(미도시)을 가지며 배치된 것이 특징이다.
이때, 쌍으로 이루어진 게이트 배선(113(113a, 113b))을 상부에서 하부로 각각 제 1 게이트 배선(113a) 및 제 2 게이트 배선(113b)이라 정의하면, 상기 제 1 게이트 배선(113a)은 상기 한 쌍의 게이트 배선(113)을 기준으로 이의 하부에 위치하는 제 2 화소영역(P2)에 신호를 인가하며, 상기 제 2 게이트 배선(113b)은 상기 한 쌍의 게이트 배선(113)을 기준으로 이의 상부에 위치하는 제 1 화소영역(P1)에 신호를 인가하는 역할을 한다.
따라서 상기 각 게이트 배선(113a, 113b)은 이를 포함하여 정의되는 화소영역(P1, P2)에 게이트 신호전압을 인가하는 것이 아니라 이웃한 화소영역((P2, P1)에 대해 신호전압을 인가하게 되는 것이 특징이다.
즉, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 하나의 화소영역(P1)을 기준으로 이를 구동하는 게이트 배선(113b)은 상기 화소영역(P1)을 정의하는 게이트 배선(113a)이 아닌 인접한 게이트 배선(113b)이 되는 것이 특징이다.
한편, 이렇게 제 1 및 제 2 게이트 배선(113a, 113b)을 한 쌍으로 하여 전술한 바와 같은 배치 구성에 따라 상기 제 2 간격(미도시)은 실질적으로 서로 상하로 이웃하는 2개의 화소영역(P1, P2)을 합한 길이만큼이 되는 것이 특징이다.
한편, 상기 저저항 금속 물질로서 단일층 또는 다중층 구조를 이루며 상기 제 1 방향과 교차하는 제 2 방향으로 연장하며 일정간격 이격하는 다수의 데이터 배선(130)이 형성되고 있다.
이때, 상기 제 1 및 제 2 방향으로 연장함으로서 서로 교차하는 다수의 한 쌍의 게이트 배선(113(113a, 113b)) 및 상기 데이터 배선(130)에 의해 포획되는 영역이라 정의되는 다수의 제 1 및 제 2 화소영역(P1, P2)이 구비되고 있다.
이때, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 특성 상 상기 제 1 및 제 2 화소영역(P1, P2)은 제 2 간격(미도시)에 대응하는 부분에 위치하며, 서로 최 인접한 한 쌍의 제 1 및 제 2 게이트 배선(113a, 113b)에 의해 구획된 제 1 간격(d1)에 대응되는 부분은 화소영역(P1, P2)이 되지 않으며, 이러한 제 1 간격(d1)에 대해 제 1 및 제 2 게이트 배선(113a, 113b)과 이와 교차하는 데이터 배선(130)에 의해 포획되는 영역은 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)을 구동하기 위한 각각의 스위칭 영역(TrA)의 일부가 되는 것이 특징이다.
이하 설명의 편의를 위해 상기 제 1 및 제 2 화소영역(P1, P2) 사이에 위치하는 영역을 공통 스위칭 영역(TrA)이라 정의한다.
따라서, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 각 화소영역(P1, P2)과 각 화소영역(P1, P2)을 콘트롤하는 박막트랜지스터(Tr1, Tr2)의 드레인 전극(136a, 136b)이 구비된 공통 스위칭 영역(TrA)이 서로 분리 형성되고 있는 것이 특징이다.
이때, 상기 공통 스위칭 영역(TrA)은 이를 사이에 두고 상부 및 하부에 각각 형성된 제 1 화소영역(P1)과 제 2 화소영역(P2)에 대해 통합되어 구성됨을 또 다른 특징으로 한다.
더욱 정확히는 상기 제 1 및 제 2 게이트 배선(113a, 113b) 사이에 위치하는 상기 공통 스위칭 영역(TrA)은 실질적으로 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)을 구동하는 각각의 제 1 및 제 2 박막트랜지스터(Tr1, Tr2) 중 각각의 화소전극(160)과 연결되는 드레인 전극(136a, 136b)이 구비되는 영역이 되는 것이 특징이다.
따라서 상기 제 1 및 제 2 화소영역(P1, P2) 사이에 구비되는 하나의 공통 스위칭 영역(TrA)에는 상기 제 1 화소영역(P1)을 콘트롤 할 수 있도록 제 2 게이트 배선(113b) 및 데이터 배선(130)과 연결된 제 1 박막트랜지스터(Tr1)의 드레인 전극(136a)이 구비되며, 동시에 상기 제 2 화소영역(P2)을 콘트롤 할 수 있도록 제 1 게이트 배선(113a) 및 데이터 배선(130)과 연결된 제 2 박막트랜지스터(Tr2)의 드레인 전극(136b)이 구비되고 있다.
이때, 상기 각 스위칭 영역(TrA)과 더불어 각 제 1 및 제 2 화소영역(P1, P2) 일부에 구비되는 제 2 및 제 1 박막트랜지스터(Tr2, Tr1)는 각각 이격하는 제 1 및 제 2 게이트 전극(115a, 115b)이 구비되어 이중 게이트 전극(115a, 115b) 구조를 이루는 것이 특징이며, 나아가 폴리실리콘의 반도체층(105)이 구비됨으로서 비정질 실리콘의 반도체층을 구비한 박막트랜지스터 대비 이동도 특성이 향상된 것이 특징이다.
2개의 게이트 전극(115a, 115b) 중 하나의 제 1 게이트 전극(115a)은 게이트 배선(113a, 113b) 그 자체의 일부로 이루어지며, 또 다른 하나인 제 2 게이트 전극(115b)은 상기 각 게이트 배선(113a, 113b)에서 각 화소영역(P1, P2) 내부로 분기한 부분이 되는 것이 특징이다.
폴리실리콘의 반도체층(105)을 구비한 박막트랜지스터(Tr1, Tr2)의 경우, 이동도 특성이 비정질 실리콘의 반도체층을 구비한 박막트랜지스터 대비 수 배 내지 수 백 배 더 우수하지만, 오프 전류가 커지는 경향이 있다.
따라서 이러한 오프 전류가 커지는 현상을 억제하기 위해 전술한 바와같이 각 화소영역(P1, P2) 내에 각각 제 1 및 제 2 게이트 전극(115a, 115b)이 구비된 이중 게이트 전극 구조를 이루도록 한 것이다.
이때, 각 박막트랜지스터(Tr1, Tr2)에 있어 이들 각 박막트랜지스터(Tr1, Tr2)의 일 구성요소인 제 1 게이트 전극(115a)은 각 게이트 배선(113b, 113a) 자체의 일 부분이 되고 있으며 제 2 게이트 전극(115b)은 상기 각 게이트 배선(113a, 113b)에서 분기한 부분이 되는 것이 특징이다.
그리고 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 또 다른 특징적인 구성 중 하나로서 상기 각 박막트랜지스터(Tr1, Tr2)의 소스 전극(133a, 133b)은 데이터 배선(130) 자체의 일부가 되는 것이다.
이렇게 데이터 배선(130) 자체로서 그 일부가 소스 전극(133a, 133b)을 이루는 경우, 데이터 배선(130) 자체는 서로 좌우 방향으로 이로 이웃하는 화소영역(P1 또는 P2)의 경계에 위치하게 되며 이러한 데이터 배선(130)은 개구율을 저하시키는 구성요소가 되지 않으므로 개구율을 향상시키는 효과를 갖는다.
그리고 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 제 1 화소영역(P)을 구동하는 제 1 박막트랜지스터(Tr)는 제 2 화소영역(P2) 및 공통 스위칭 영역(TrA)이 형성되고, 제 2 화소영역(P2)을 구동하는 제 2 박막트랜지스터(Tr2)는 제 1 화소영역(P) 및 공통 스위칭 영역(TrA)에 형성되고 있는 것이 또 다른 특징이다.
그리고 상기 각 박막트랜지스터(Tr1, Tr2)의 일 구성요소인 폴리실리콘의 반도체층(105)은 상기 공통 스위칭 영역(TrA)에 구비되는 제 1 및 제 2 박막트랜지스터(Tr1, Tr2)의 드레인 전극(136a, 136b)과 접촉하며 각 화소영역(P1, P2)의 경계 및 화소영역(P1, P2) 내에 구비된 제 1 및 제 2 게이트 전극(115a, 115b)과 중첩하며 최종적으로 각 화소영역(P1, P2) 내의 소스 전극(133a, 133b)과 접촉하는 형태를 이룬다.
즉, 제 1 박막트랜지스터(Tr1)의 일 구성요소인 폴리실리콘의 반도체층(105)은 제 1 박막트랜지스터(Tr1)의 드레인 전극(136a) 및 소스 전극(133a)과 접촉하는 구성을 이루며, 제 2 박막트랜지스터(Tr2)의 일 구성요소인 폴리실리콘의 반도체층(105)은 제 2 박막트랜지스터(Tr2)의 드레인 전극(136b) 및 소스 전극(133b)과 접촉하는 구성을 이룬다.
이때, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 또 다른 특징적 구성으로서 상기 제 1 화소영역(P)을 구동하는 제 1 박막트랜지스터(Tr1)의 드레인 전극(136a)은 상기 공통 스위칭 영역(TrA) 내에서 상기 제 1 화소영역(P1)에 인접하여 형성된 상기 제 1 게이트 배선(113a)과 일부 중첩하여 형성되고, 상기 제 2 화소영역(P2)을 구동하는 제 2 박막트랜지스터(Tr2)의 드레인 전극(136b)은 상기 공통 스위칭 영역(TrA) 내에서 상기 제 2 화소영역(P)에 인접하여 형성된 상기 제 2 게이트 배선(113a)과 중첩하여 형성되고 있는 것이 특징이다.
이렇게 드레인 전극(136a, 136b)을 게이트 배선(113a, 113b)과 중첩하여 형성함으로서 드레인 전극(136a, 136b)이 화소영역(P1, P2) 내에서 차치하는 면적을 줄임으로서 개구율을 더욱 향상시킬 수 있는 것이다.
한편, 상기 드레인 전극(136a, 136b)을 게이트 배선(113a, 113b)과 중첩하도록 형성할 수 있는 것은 상기 각 드레인 전극(136a, 136b)이 중첩하는 게이트 배선(113a, 113b)은 상기 드레인 전극(136a, 136b)을 포함하는 박막트랜지스터(Tr1, Tr2)의 게이트 전극(115a, 115b)과 연결되는 게이트 배선이 아니기 때문이다.
드레인 전극은 이를 포함하는 박막트랜지스터가 구동하는 화소영역내의 화소전극과 같은 전위를 갖기 때문에 이를 포함하는 박막트랜지스터와 연결된 게이트 배선과 중첩되면 커플링이 발생되어 크로스 토크(cross talk)를 발생시킴으로서 표시품위를 저하시키게 되므로, 드레인 전극(과 이를 포함하는 박막트랜지스터와 연결된 게이트 배선과는 통상적으로 중첩 형성 하지 않는다.
하지만, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 그 구성 특성 상 각 드레인 전극(136a, 136b)은 이를 포함하는 박막트랜지스터(Tr1, Tr2)가 구비된 화소영역(P1, P2)에 형성되는 것이 아니라 서로 상하로 이웃한 제 1 및 제 2 화소영역(P1, P2)의 사이에 위치하는 공통 스위칭 영역(TrA)에 형성되고 있으며, 제 1 화소영역(P1)을 구동하는 제 1 박막트랜지스터(Tr1)는 제 2 화소영역(P2) 및 공통 스위칭 영역(TrA)에 형성되고, 상기 제 2 화소영역(P2)을 구동하는 제 2 박막트랜지스터(Tr2)는 제 1 화소영역(P1) 및 공통 스위칭 영역(TrtA)에 구비되고 있다.
따라서 상기 공통 스위칭 영역(TrA)은 서로 제 1 간격(d1) 이격하는 제 1 및 제 2 게이트 배선(113a, 113b)과 데이터 배선(130)에 의해 정의되고 있으므로 이러한 공통 스위칭 영역(TrA) 내에서 이웃한 화소영역(P2, P1)을 구동시키는 게이트 배선(113b, 113a)과 중첩하도록 형성할 수 있는 것이다.
이때, 상기 각 드레인 전극(136a, 136b)을 이와 인접한 게이트 배선(113b, 113a)과 중첩 형성하더라도 상기 드레인 전극(136a, 136b)과 각각 중첩하는 게이트 배선(113b, 113a)은 그 자신에 의해 정의되는 화소영역(P2, P1)을 구동시키는 박막트랜지스터(Tr2, Tr1)와 연결되지 않는 상태이므로 커플링이 발생되지 않으므로 크로스 토크 등의 표시품질을 저하시키는 현상은 억제될 수 있는 것이다.
본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 이러한 구성적 특징에 의해 상기 드레인 전극(136a, 136b)이 위치하는 상기 공통 스위칭 영역(TrA)의 면적을 최소화 할 수 있으므로 화소영역(P1, P2)의 개구율을 더욱더 향상시킬 수 있는 장점을 갖는다.
한편, 상기 박막트랜지스터(Tr1, Tr2) 상부로 상기 화상을 표시하는 표시영역에 대응하여 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 특성상 화소전극(150)과 공통전극(170)간의 이격간격의 균일성 확보를 위해 상기 게이트 및 데이터 배선(113, 130)과 박막트랜지스터(Tr1, Tr2)의 형성에 의한 단차의 영향을 최소화하기 위한 구성요소로서 평탄한 표면을 갖는 평탄화층(미도시)이 구비되고 있다.
또한, 이때, 상기 평탄화층(미도시)에는 상기 스위칭 영역(TrA)에 대해 상기 각 박막트랜지스터(Tr1, Tr2)의 각 드레인 전극(136a, 136b)을 노출시키는 드레인 콘택홀(dch)이 구비되고 있다.
그리고 이러한 평탄화층(미도시) 상부에는 표시영역 전면에 대응하여 투명한 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 각 화소영역(P1, P2) 별로 판 형태의 화소전극(150)이 구비되고 있다.
이때, 각 화소영역(P1, P2)에 형성된 화소전극(150)은 상기 공통 스위칭 영역(TrA)에 구비된 드레인 전극(136a, 136b)과 상기 드레인 콘택홀(dch)을 통해 접촉하는 구성을 이룬다.
다음, 상기 화소전극(150) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(미도시)이 상기 기판(101) 전면에 구비되고 있으며, 상기 보호층(미도시) 위로 상기 표시영역 전면에 대응하여 공통전극(170)이 형성되고 있다.
이때, 상기 공통전극(170)에는 각 화소영역(P1, P2)에 구비된 화소전극(150)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)가 일정간격 이격하며 형성되고 있으며, 각 박막트랜지스터(Tr1, Tr2) 대응해서는 제 2 개구(미도시)가 구비되고 있다.
이렇게 공통전극(150)에 있어서 제 2 개구(미도시)가 형성된 것은, 박막트랜지스터(Tr1, Tr2)를 구성하는 전극 즉, 게이트 전극(115a, 115b)과 소스 및 드레인 전극(133, 136)과 중첩됨으로서 발생되는 기생용량을 억제하기 위함이다.
이러한 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 제 1 및 제 2 화소영역(P1, P2)의 사이에 공통 스위칭 영역(TrA)을 구비한 구성적 특징과, 서로 다른 제 1 및 제 2 간격(d1, 미도시)을 갖는 게이트 배선(113a, 113b)의 배치에 의해 서로 인접하여 제 1 간격(d1)을 가지며 위치하여 한 쌍을 이루는 제 1 및 제 2 게이트 배선(113a, 113b)에 대해 하나의 제 1 폭을 블랙매트릭스(미도시)가 대응되는 구성을 이룸으로서 각 게이트 배선(도 1의 43)에 대응하여 블랙매트릭스(미도시)가 대응되는 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(도 1의 40) 대비 개구율을 향상시킬 수 있다.
그리고 드레인 전극(136a, 136b)을 이를 포함하는 박막트랜지스터(Tr1, Tr2)와 연결되지 않는 게이트 배선(113b, 113a)과 중첩하며 형성함으로서 드레인 전극(136a, 136b)이 차지하는 면적을 줄일 수 있으므로 더욱 개구율을 향상시키는 장점을 갖는다.
나아가 서로 상하로 이웃한 제 1 및 제 2 화소영역(P1, P2) 사이에 공통 스위칭 영역(TrA)이 구비되며, 이들 공통 스위칭 영역(TrA)에 대해 드레인 전극(136a, 136b)이 배치되고, 이러한 드레인 전극(136a, 136b)과 화소전극(150)을 전기적으로 노출시키기 위한 드레인 콘택홀(dch)이 배치되고 있다.
한편, 드레인 콘택홀(dch)은 이의 주변으로 액정분자 콘트롤을 위해 형성되는 배향막(미도시)의 러빙(rubbing) 진행 시 러빙이 잘 이루어지지 않는 영역이 발생되며 이를 고려하여 대향기판(미도시)에 블랙매트릭스(미도시)를 형성해야 한다.
하지만 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 상기 드레인 전극(136a, 136b)을 노출시키는 드레인 콘택홀(dch)은 화소영역(P1, P2) 내부가 아닌 비표시영역인 공통 스위칭 영역(TrA) 내에 존재하며 이러한 공통 스위칭 영역(TrA)은 이미 블랙매트릭스(미도시)에 의해 가려지게 되는 부분이므로 블랙매트릭스(미도시) 형성을 고려할 필요가 없으므로 공정 안정성을 유지할 수 있으며, 동시에 러빙 불량을 고려하여 블랙매트릭스(미도시)의 폭을 늘리지 않아도 되므로 이러한 구성적 특징 또한 개구율을 향상시키는 요인이 된다 할 것이다.
이러한 구성적 특징을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(도 1의 40) 대비 약 20%의 개구율 향상이 이루어짐을 알 수 있었으며, 이러한 개구율 향상에 의해 소비전력 측면에서도 10 내지 20% 정도의 향상이 이루어짐으로 알 수 있었다.
도 4 는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 어레이 기판에 대향하여 구비되는 대향기판의 표시영역을 개략적으로 나타낸 평면도로서 블랙매트릭스의 평면 형태를 도시한 도면이며, 도 5는 본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치에 있어 어레이 기판에 대향하여 구비되는 대향기판의 표시영역을 개략적으로 나타낸 평면도로서 블랙매트릭스의 평면 형태를 도시한 도면이다.
본 발명의 실시예 및 그 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치는 도시한 바와같이 어레이 기판(미도시)에 대향하여 각 화소영역(P1, P2)별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴(R, G, B)을 구비한 컬러필터층(미도시)과 각 화소영역(P1, P2)의 경계 더욱 정확히는 게이트 배선(도 2의 113a, 113b) 및 데이터 배선(도 2의 130)에 대응하여 형성된 블랙매트릭스(183)를 포함하는 대향기판(180)이 구비되고 있다.
이때, 도 4를 참조하면, 상기 대향기판(180)에 구비되는 블랙매트릭스(183)는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치 특성 상 게이트 배선(도 2의 113a, 113b)이 쌍으로 하여 구성됨으로서 게이트 배선(도 2의 113a. 113b)에 대응하는 블랙매트릭스(183a)는 제 1 이격간격 이격하며 형성된 한 쌍의 게이트 배선(도 2의 113a. 113b) 전체에 대해 형성되는 구성을 가짐으로서 상기 한 쌍의 게이트 배선(도 2의 113a, 113b) 사이의 제 2 간격 내에 서로 상하로 위치하는 화소영역의 경계에 대응하는 부분에 대해서는 블랙매트릭스(183a)가 생략됨을 알 수 있다.
따라서 이러한 블랙매트릭스(183a)의 구성적 특징에 의해 각 게이트 배선(도 1의 43) 별로 이에 대응하여 형성되는 종래의 프린지 필드 스위칭 모드 액정표시장치 대비 제 1 방향으로 연장하는 블랙매트릭스(183a)의 수가 1/2 수준으로 줄게 됨으로서 개구율이 향상되는 효과를 구현하게 되는 것이다.
즉, 종래의 프린지 필드 스위칭 모드 액정표시장치의 경우 제 1 폭을 갖는 블랙매트릭스가 각 게이트 배선(도 1의 43)에 대응하여 형성될 때, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치는 서로 제 1 간격을 가지며 이격하는 제 1 및 제 2 게이트 배선(도 2의 113a, 113b) 전체에 대해 상기 제 1 폭보다는 조금 더 크지만 상기 제 1 폭의 1.3 내지 1.8배 정도의 크기를 갖는 제 2 폭을 갖는 블랙매트릭스(183a)가 형성되지만, 그 수가 1/2로 줄게 됨으로서 전체적으로 블랙매트릭스(183a)의 면적이 줄어들게 됨으로서 종래대비 개구율이 향상될 수 있는 것이다.
한편, 도 5를 참조하면, 본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치의 경우, 그 특성 상 한 쌍의 게이트 배선(도 2의 113a, 113b)이 형성되지 않고 서로 상하로 이웃하는 2개의 화소영역(P3, P4)이 형성된 부분이 존재하며, 이들 화소영역(P3, P4) 사이에는 게이트 배선이 존재하지 않음으로 블랙매트릭스가 구비되지 않지만(도 4 참조), 화소영역(P3, P4)별로 형성되는 화소전극(150) 간의 쇼트 방지를 위해 상기 화소전극(150)은 쇼트를 방지할 수 있는 2 내지 3㎛ 정도 이격하여 형성된다.
따라서, 이러한 화소전극(150) 간의 이격영역에 대해 빛샘이 발생될 여지가 있으므로 이를 방지하기 위해 비록 게이트 배선이 형성되지 않았지만 상기 제 1 폭 대비 매우 작지만 상기 2 내지 3㎛의 이격간격 보다 큰 제 3 폭을 갖는 블랙매트릭스(183b)가 더 형성될 수도 있다.
이러한 본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치(도 5 참조)의 경우, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치(도 4 참조) 대비 개구율이 줄어들지만 이러한 변형예(도 5 참조)의 경우도 상기 제 3 폭을 갖는 블랙매트릭스(183b)의 제 3 폭은 상기 제 1 폭 대비 10 내지 15% 수준이므로 이 역시 종래의 프린지 필드 스위칭 모드 액정표시장치 대비 개구율이 향상되는 효과를 갖는다.
이후에는 전술한 평면 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치의 단면구성에 대해 설명한다. 이때, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치의 경우 어레이 기판에 특징적인 구성이 있으므로 어레이 기판을 위주로 하여 단면 구성에 대해 설명한다.
도 6은 도 2를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도이며, 도 7은 도 2를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 제 1 간격 이격하는 한쌍의 게이트 배선의 상부 및 하부로 위치하는 화소영역을 각각 제 1 및 제 2 화소영역(P1, P2)이라 정의하며, 상기 제 1 및 제 2 화소영역(P1, P2) 사이의 제 1 간격에 대응하는 부분을 공통 스위칭 영역(TrA)이라 정의하며 상기 제 1 및 제 2 화소영역(P1, P2)을 각각 구동하는 박막트랜지스터를 각각 제 1 미 제 2 박막트랜지스터(Tr1, Tr2)라 정의한다.
도시한 바와같이, 투명한 절연기판(101) 예를들면 유리기판 또는 플라스틱 기판 상의 전면에 위로 공통 스위칭 영역(TrA)에 있어서는 폴리실리콘의 반도체층(105)이 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 폴리실리콘의 반도체층(105) 하부로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 버퍼층(미도시)이 상기 기판(101) 전면에 더욱 형성될 수도 있다.
이러한 버퍼층(미도시)은 비정질 실리콘을 폴리실리콘으로 결정화 할 경우, 레이저 조사 또는 가열에 발생하는 열로 인해 상기 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층(105)의 막특성이 저하되는 것을 방지하기 위함이다.
이때, 상기 버퍼층(미도시)은 반드시 형성될 필요는 없으며 상기 기판(101)이 어떠한 재질로 이루어지느냐에 따라 생략될 수 있다.
도면에서는 상기 버퍼층(미도시)이 생략된 것을 일례로 도시하였다.
한편, 상기 폴리실리콘의 반도체층(105)은 서로 이웃한 상기 제 1 및 제 2 화소영역(P1, P2) 사이의 상기 공통 스위칭 영역(TrA)에서 각각의 화소영역(P1, P2)의 내부 및 각 화소영역(P1, P2)의 경계로 연장하며 형성되는 것이 특징이며, 이러한 폴리실리콘의 반도체층(105)은 각 화소영역(P1, P2)을 정의하는 게이트 배선(113a, 113b)과 상기 각 게이트 배선(113a, 113b)에서 분기한 제 2 게이트 전극(115b)과 중첩하도록 형성되는 것이 특징이다.
이때, 상기 각 게이트 배선(113a, 113b) 중 상기 폴리실리콘의 반도체층(105)과 중첩하는 부분이 제 1 게이트 전극(115a)을 이룬다.
이때, 상기 폴리실리콘의 반도체층(105) 중 상부에 이격하며 형성되는 제 1 및 제 2 게이트 전극(115a, 115b)에 대응하는 부분은 불순물이 도핑되지 않은 순수한 폴리실리콘으로 이루어진 액티브영역(105a)을 이루며, 상기 액티브영역(105a)의 사이 또는 상기 액티브영역(105a) 외측에 위치하는 부분은 n 타입 또는 p타입의 불순물이 도핑됨으로써 오믹영역(105b)을 이루고 있다.
다음, 이러한 구성을 갖는 상기 폴리실리콘의 반도체층(105) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(110)이 형성되어 있다.
또한, 상기 게이트 절연막(110) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나로 이루어져 단일층 구조를 갖거나, 또는 둘 이상의 물질로 이루어져 이중층 이상의 다중층 구조를 가지며, 화소영역(P) 및 공통 스위칭 영역(TrA)을 정의하는 하나의 구성요소인 한 쌍의 게이트 배선(113a, 113b)이 제 1 방향으로 연장하여 제 2 간격 이격하여 다수 형성되어 있다.
이때, 상기 한 쌍의 게이트 배선(113a, 113b)은 제 1 및 제 2 게이트 배선(113a, 113b)이 되며, 상기 제 1 및 제 2 게이트 배선(113a, 113b) 간에는 상기 공통 스위칭 영역(TrA)의 상하 간격인 제 1 간격(도 2의 d1) 이격하고 있다.
한편, 상기 각 제 1 및 제 2 게이트 배선(113a, 113b)은 그 자체의 일부가 제 1 게이트 전극(115a)을 이루고 있으며, 상기 각 제 1 및 제 2 게이트 배선(113a, 113b)에서 각 화소영역(P1, P2) 내부로 분기한 부분이 제 2 게이트 전극(115b)을 이룬다.
다음, 상기 각 제 1 및 제 2 게이트 배선(113a, 113b)과 제 1 및 제 2 게이트 전극(115a, 115b) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 층간절연막(120)이 형성되고 있다.
이때, 상기 층간절연막(120)에는 각 공통 스위칭 영역(TrA) 및 각 화소영역(P1, P2) 내부에 대해 상기 폴리실리콘의 반도체층(105) 중 상기 액티브영역(105a)을 제외한 오믹영역(105b) 중 일부를 각각 노출시키는 반도체층 콘택홀(sch1, sch2)이 구비되고 있다.
그리고 상기 제 1 및 제 2 반도체층 콘택홀(sch1, sch2)을 갖는 층간절연막(120) 위로 상기 제 1 방향과 교차하는 제 2 방향으로 연장하여 상기 게이트 배선(113a, 113b)과 더불어 제 1 및 제 2 화소영역(P1, P2)을 정의하며 저저항 특성을 갖는 금속물질로 이루어진 단일층 또는 다중층 구조의 데이터 배선(130)이 형성되어 있다.
또한, 각 공통 스위칭 영역(TrA)과 각 화소영역(P1, P2) 내부 더욱 정확히는 각 화소영역(P1, P2)의 경계에는 상기 폴리실리콘의 반도체층(105)의 오믹영역(105b)을 각각 노출시키는 반도체층 콘택홀(sch1, sch2)을 통해 상기 오믹영역(105b)과 각각 접촉하며 서로 이격하는 소스 전극(미도시, 133b)과 및 드레인 전극(미도시, 136b)이 형성되어 있다.
이때, 상기 소스 전극(미도시, 133b)은 상기 데이터 배선(130) 자체의 일부로 이루어지는 것이 본 발명의 일 특징적인 구성이 되며, 따라서 상기 소스 전극(미도시, 133b)은 각 화소영역(P1, P2)의 경계에 형성되고 있는 것이 특징이다.
상기 드레인 전극(미도시, 136b)은 아일랜드 형태로 이를 포함하여 구성되는 박막트랜지스터(미도시, Tr2)와 연결되지 않는 이웃한 게이트 배선(113b, 113a)과 중첩하며 상기 공통 스위칭 영역(TrA)에 형성되는 것이 특징이다.
따라서 앞서 설명한 바와같이, 상기 소스 전극(미도시, 133b)이 상기 데이터 배선(130) 자체를 이용하여 구성되며, 나아가 드레인 전극(미도시, 136b)까지도 게이트 배선(113b, 113a)과 중첩되도록 형성됨으로서 화소영역(P1, P2)의 개구율을 향상시키는 효과를 갖게 된다.
한편, 각 공통 스위칭 영역(TrA)에 순차 적층된 상기 폴리실리콘의 반도체층(105)과, 게이트 절연막(110)과, 제 1 및 제 2 게이트 전극(115a, 115b)과, 반도체층 콘택홀(sch1, sch2)이 구비된 층간절연막(120)과, 서로 이격하는 소스 및 드레인 전극((미도시, 133b), (미도시, 136b))은 스위칭 소자인 제 1 및 제 2 박막트랜지스터(미도시, Tr2)를 이룬다.
한편, 상기 데이터 배선(130)과 박막트랜지스터(미도시, Tr2) 위로 표시영역 전면에는 유기절연물질 예를들면 포토아크릴로 이루어져 평탄한 표면을 갖는 평탄화층(140)이 형성되고 있다.
이때, 상기 평탄화층(140)에는 각 공통 스위칭 영역(TrA) 내에 형성된 아일랜드 형태의 드레인 전극(미도시, 136b)을 노출시키는 드레인 콘택홀(dch)이 구비되고 있다.
이러한 드레인 콘택홀(dch)은 상기 드레인 전극(미도시, 136b)과 폴리실리콘의 반도체층(105)이 접촉하는 구성을 이루도록 하기 상기 층간절연막(120)에 구비된 하나의 반도체층 콘택홀(sch2)과 중첩하도록 형성되는 것이 특징이다.
다음, 상기 드레인 콘택홀(dch)이 구비된 평탄화층(140) 상부에는 각 화소영역별로 상기 공통 스위칭 영역(TrA)에 구비된 드레인 콘택홀(dch)을 통해 상기 드레인 전극(136)과 접촉하며 상기 화소영역(P1, P2) 내부로 연장하는 화소전극(150)이 형성되고 있다.
그리고 상기 화소전극(150) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 보호층(160)이 형성되고 있다.
또한, 상기 보호층(160) 위로 표시영역 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(170)이 형성되고 있다.
이러한 공통전극(170)에는 각 화소전극(150)에 대응하여 바(bar) 형태의 다수의 제 1 개구(op1)가 일정간격 이격하며 형성되고 있으며, 나아가 상기 각 박막트랜지스터(미도시, Tr2)에 대응하여 이를 노출시키는 제 2 개구(op2)가 형성되고 있다.
한편, 전술한 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 공통전극(170)이 화소전극(150) 상부에 위치하는 커먼 탑(common top) 구조를 일례로 보이고 있지만, 그 변형예로서 화소전극(150)이 공통전극(170) 상부에 위치하는 픽셀 탑(pixel top) 구조를 이룰 수도 있음은 자명하다 할 것이다.
한편, 전술한 구성을 갖는 어레이 기판(101)과 대향하며 액정층(미도시)을 개재하여 구비된 대향기판(미도시)의 구성에 대해 간단히 설명한다.
도면에 나타내지 않았지만, 상기 대향기판(미도시)의 내측면에는 상기 쌍으로 이루어진 게이트 배선(도 2의 113a, 113b)과 이들 두 게이트 배선(도 2의 113a, 113b) 사이에 형성된 상기 공통 스위칭 영역(도 2의 TrA)에 대응하여 제 1 방향으로 연장하는 제 1 부분(도 4의 183a)과 상기 데이터 배선(도 2의 130)에 대응하여 제 1 방향과 교차하는 제 2 방향으로 연장하는 제 2 부분(도 4의 183c)으로 이루어진 블랙매트릭스(도 4의 183)가 형성되고 있다.
그리고 상기 블랙매트릭스(도 4의 183)로 둘러싸인 영역에 대해 적, 녹, 청색 컬러필터 패턴(도 4의 R, G, B)이 순차 반복하는 형태의 컬러필터층(도 4의 186)이 구비되고 있으며, 상기 블랙매트릭스(도 4의 183)와 컬러필터층(도 4의 186)을 덮으며 오버코트층(미도시)이 형성되고 있다.
전술한 구성을 갖는 어레이 기판(도 2의 101)과 대향기판(도 4의 180) 사이에 액정층(미도시)이 개재되고 상기 어레이 기판(도 2의 101)과 대향기판(도 4의 180)의 가장자리의 소정폭에 씰패턴이 구비되어 합착됨으로서 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치가 완성되고 있다.
본 발명의 실시예에 있어서는 일례로 프린지 필드 스위칭 모드 액정표시장치를 일례로 하고 설명하였지만, 공통전극 대향기판에 형성됨으로서 어레이 기판 상에서는 생략된 구성을 갖는 수직전계 모드 또는 트위스트 네마틱 모드 액정표시장치에도 적용될 수 있음은 자명하다 할 것이다.
본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : 어레이 기판
105 : 폴리실리콘의 반도체층
113a, 113b : 제 1 및 제 2 게이트 배선
115a, 115b : 제 1 및 제 2 게이트 전극
130 : 데이터 배선
133(133a, 133b) : 소스 전극
136(136a, 136b) : 드레인 전극
150 : 화소전극
170 : 공통전극
dch : 드레인 콘택홀
sch1, sch2 : 반도체층 콘택홀
op1 : 제 1 개구
P : 화소영역
P1, P2 : 제 1 및 제 2 화소영역
Tr1, Tr2 : 제 1 및 제 2 박막트랜지스터
TrA : 공통 스위칭 영역

Claims (15)

  1. 상하로 서로 이웃한 제 1 및 제 2 화소영역이 정의되며, 상기 제 1 및 제 2 화소영역 사이에 하나의 공통 스위칭 영역이 정의된 제 1 기판과;
    상기 제 1 기판 상의 제 1 간격 이격하는 한 쌍으로 구성되며 제 2 간격 이격하며 상기 제 1 및 제 2 화소영역 사이를 관통하며 형성된 제 1 및 제 2 게이트 배선과;
    상기 한 쌍의 제 1 및 제 2 게이트 배선과 교차하여 상기 제 1 및 제 2 화소영역 및 공통 스위칭 영역을 정의하며 형성된 데이터 배선과;
    상기 제 2 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 2 게이트 배선 및 데이터 배선과 연결된 제 1 박막트랜지스터와, 상기 제 1 화소영역 및 상기 공통 스위칭 영역에 형성되며 상기 제 1 게이트 배선과 및 데이터 배선과 연결된 제 2 박막트랜지스터와;
    상기 제 1 화소영역에 형성되며 상기 제 1 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 화소전극과, 상기 제 2 화소영역에 형성되며 상기 제 2 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 2 화소전극
    을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 화소영역은 상기 제 2 게이트 배선과 인접하여 형성되며, 상기 제 2 화소영역은 상기 제 1 게이트 배선과 인접하여 형성되는 것이 특징인 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 박막트랜지스터의 드레인 전극은 상기 제 2 게이트 배선과 중첩하며, 상기 제 2 박막트랜지스터의 드레인 전극은 상기 제 1 게이트 배선과 중첩하며 형성된 것이 특징인 액정표시장치.
  4. 제 1 항에 있어서,
    상기 공통 스위칭 영역에는 상기 제 1 박막트랜지스터의 드레인 전극과 상기 제 2 박막트랜지스터의 드레인 전극이 형성된 것이 특징인 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터의 소스 전극은 각각 상기 데이터 배선 그 자체로 이루어진 것이 특징인 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 기판에 대향하여 형성된 제 2 기판과;
    상기 제 2 기판의 내측면에 상기 한 쌍의 게이트 배선에 대해 제 1 폭을 제 1 부분과 상기 데이터 배선에 대해 제 2 폭을 갖는 제 2 부분을 갖는 블랙매트릭스와;
    상기 블랙매트릭스로 둘러싸인 영역에 대해 적, 녹, 청색 컬러필터 패턴이 순차 반복되는 컬러필터층과;
    상기 컬러필터층을 덮으며 형성된 오버코트층과;
    상기 제 1 및 제 2 기판 사이에 개재된 액정층
    을 포함하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 블랙매트릭스는 상기 한 쌍의 게이트 배선 사이에 상하로 위치하는 2개의 화소영역의 경계에 대응하여 형성된 제 3 부분을 더 포함하는 것이 특징인 액정표시장치.
  8. 상하로 서로 이웃한 제 1 및 제 2 화소영역이 정의되며, 상기 제 1 및 제 2 화소영역 사이에 하나의 공통 스위칭 영역이 정의된 제 1 기판과;
    상기 제 1 기판 상의 상기 공통 스위칭 영역에서 상기 제 1 및 제 2 화소영역으로 각각 연장 형성된 제 1 및 제 2 폴리실리콘의 반도체층과;
    상기 제 1 및 제 2 폴리실리콘의 반도체층 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로, 제 1 간격 이격하는 한 쌍으로 구성되며 제 2 간격 이격하며 상기 제 1 및 제 2 화소영역 사이를 관통하며 형성된 제 1 및 제 2 게이트 배선과, 상기 제 1 및 제 2 게이트 배선에서 각각 상기 제 1 및 제 2 화소영역 내부로 각각 분기하여 형성된 제 1 게이트 전극과;
    상기 한 쌍의 제 1 및 제 2 게이트 배선 위로 상기 제 1 기판 전면에 형성되며 상기 제 1 및 제 2 폴리실리콘의 반도체층 각각에 대해 상기 제 1 및 제 2 폴리실리콘의 반도체층을 각각 노출시키는 반도체층 콘택홀이 구비된 층간절연막과;
    상기 층간절연막 위로, 상기 한 쌍의 제 1 및 제 2 게이트 배선과 교차하여 상기 제 1 및 제 2 화소영역 및 공통 스위칭 영역을 정의하며 형성된 데이터 배선과, 상기 데이터 배선과 이격하여 상기 공통 스위칭 영역에 형성된 제 1 및 제 2 드레인 전극과;
    상기 제 1 드레인 전극과 접촉하며 상기 제 2 화소영역에 형성된 제 1 화소전극 및 상기 제 2 드레인 전극과 접촉하며 상기 제 1 화소영역에 형성된 제 1 화소전극
    을 포함하며, 상기 데이터 배선은 상기 폴리실리콘의 반도체층의 일끝단과 중첩 형성되며 그 자체로 제 1 및 제 2 소스 전극을 이루며, 상기 제 1 및 제 2 소스 전극 각각은 상기 반도체층 콘택홀을 통해 상기 제 1 및 제 2 폴리실리콘의 반도체층과 각각 접촉하며, 상기 공통 스위칭 영역에 구비된 상기 제 1 및 제 2 드레인 전극 각각은 상기 반도체층 콘택홀을 통해 상기 제 1 및 제 2 폴리실리콘의 반도체층의 타 끝단과 각각 접촉하며, 상기 제 1 및 제 2 드레인 전극은 각각 상기 제 1 및 제 2 게이트 배선과 인접하여 형성된 것이 특징인 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1 드레인 전극은 상기 제 1 게이트 배선과 중첩하고 상기 제 2 드레인 전극은 상기 제 2 게이트 배선과 중첩하도록 형성된 것이 특징인 액정표시장치.
  10. 제 8 항에 있어서,
    상기 제 1 폴리실리콘의 반도체층은 상기 제 2 게이트 배선과 중첩하며 상기 제 2 화소영역에 구비된 제 1 게이트 전극과 중첩하며, 상기 제 2 폴리실리콘의 반도체층은 상기 제 1 게이트 배선과 중첩하며 상기 제 1 화소영역에 구비된 제 1 게이트 전극과 중첩하는 것이 특징인 액정표시장치.
  11. 제 8 항에 있어서,
    상기 데이터 배선 위로 상기 제 1 및 제 2 드레인 전극을 각각 노출시키는 드레인 콘택홀이 구비된 평탄화층이 구비되며, 상기 화소전극은 상기 평탄화층 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 것이 특징인 액정표시장치.
  12. 제 11 항에 있어서,
    상기 화소전극 위로 순차적으로 보호층과 상기 화소전극에 대해 바(bar) 형태의 다수의 제 1 개구를 갖는 공통전극이 형성된 것이 특징인 액정표시장치.
  13. 제 8 항에 있어서,
    상기 제 1 간격은 상기 공통 스위칭 영역의 상하 폭이 되며, 상기 제 2 간격은 상기 제 1 및 제 2 화소영역을 합한 폭이 되는 것이 특징인 액정표시장치.
  14. 제 8 항에 있어서,
    상기 제 1 기판에 대향하여 형성된 제 2 기판과;
    상기 제 2 기판의 내측면에 상기 한 쌍의 게이트 배선에 대해 제 1 폭을 제 1 부분과 상기 데이터 배선에 대해 제 2 폭을 갖는 제 2 부분을 갖는 블랙매트릭스와;
    상기 블랙매트릭스로 둘러싸인 영역에 대해 적, 녹, 청색 컬러필터 패턴이 순차 반복되는 컬러필터층과;
    상기 컬러필터층을 덮으며 형성된 오버코트층과;
    상기 제 1 및 제 2 기판 사이에 개재된 액정층
    을 포함하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 블랙매트릭스는 상기 한 쌍의 게이트 배선 사이에 상하로 위치하는 2개의 화소영역의 경계에 대응하여 형성된 제 3 부분을 더 포함하는 것이 특징인 액정표시장치.
KR1020130161518A 2013-12-23 2013-12-23 액정표시장치 KR102081604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130161518A KR102081604B1 (ko) 2013-12-23 2013-12-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161518A KR102081604B1 (ko) 2013-12-23 2013-12-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150073610A true KR20150073610A (ko) 2015-07-01
KR102081604B1 KR102081604B1 (ko) 2020-02-26

Family

ID=53787099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161518A KR102081604B1 (ko) 2013-12-23 2013-12-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR102081604B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081080A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시장치
WO2017177874A1 (zh) * 2016-04-13 2017-10-19 京东方科技集团股份有限公司 基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100069962A (ko) * 2008-12-17 2010-06-25 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20130134493A (ko) * 2012-05-31 2013-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100069962A (ko) * 2008-12-17 2010-06-25 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20130134493A (ko) * 2012-05-31 2013-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081080A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시장치
WO2017177874A1 (zh) * 2016-04-13 2017-10-19 京东方科技集团股份有限公司 基板、显示面板及显示装置
US10466554B2 (en) 2016-04-13 2019-11-05 Boe Technology Group Co., Ltd. Connection wiring configuration for an array substrate, display panel and display device

Also Published As

Publication number Publication date
KR102081604B1 (ko) 2020-02-26

Similar Documents

Publication Publication Date Title
US8987746B2 (en) Array substrate for liquid crystal display device
US10663813B2 (en) Liquid crystal display
US9612490B2 (en) Liquid crystal display
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
JP2008015488A (ja) 表示基板及びこれを有する表示パネル
KR102471130B1 (ko) 표시 장치 및 이의 제조 방법
US20200117036A1 (en) Liquid crystal display device and method of manufacturing the same
EP3246749B1 (en) Liquid crystal display
KR20160112046A (ko) 표시 장치 및 그 제조 방법
KR20170075051A (ko) 액정 표시 장치
US20100177256A1 (en) Thin film transistor substrate and liquid crystal display having the same
KR20120130582A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US9703152B2 (en) Liquid crystal display device
KR20150021323A (ko) 횡전계형 액정표시장치 어레이 기판
KR20150073610A (ko) 액정표시장치
KR102068962B1 (ko) 액정표시장치용 어레이 기판
KR102447947B1 (ko) 표시장치
KR20150002254A (ko) 액정표시장치용 어레이 기판
KR20180013594A (ko) 액정 표시 장치
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
KR20150072118A (ko) 콘택홀 형성 방법 및 이를 적용한 어레이 기판
US20060087609A1 (en) Liquid crystal display device
KR101166578B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
JP2016085308A (ja) 液晶表示装置及び表示装置用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant