KR20170075051A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20170075051A
KR20170075051A KR1020150183534A KR20150183534A KR20170075051A KR 20170075051 A KR20170075051 A KR 20170075051A KR 1020150183534 A KR1020150183534 A KR 1020150183534A KR 20150183534 A KR20150183534 A KR 20150183534A KR 20170075051 A KR20170075051 A KR 20170075051A
Authority
KR
South Korea
Prior art keywords
pixels
pixel
disposed
domain
angle
Prior art date
Application number
KR1020150183534A
Other languages
English (en)
Other versions
KR102484230B1 (ko
Inventor
김성만
송민철
송준호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150183534A priority Critical patent/KR102484230B1/ko
Priority to US15/205,910 priority patent/US9928788B2/en
Priority to CN201610937300.1A priority patent/CN106909007B/zh
Publication of KR20170075051A publication Critical patent/KR20170075051A/ko
Application granted granted Critical
Publication of KR102484230B1 publication Critical patent/KR102484230B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G02F1/133757—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle with different alignment orientations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G02F2001/134372—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

액정 표시 장치가 제공된다. 액정 표시 장치는 제1 방향으로 연장되는 제1 게이트 라인 및 제2 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 내지 제4 데이터 라인, 상기 제1 및 제2 게이트 라인 중 어느 하나 및 상기 제1 내지 제4 데이터 라인 중 어느 하나와 각각 연결되는 복수의 화소를 포함하되, 상기 각 화소는 연결되는 상기 제1 내지 제4 데이터 라인 중 어느 하나로부터 데이터 신호를 제공받는 화소 전극을 포함하고, 상기 화소 전극이 배치되는 영역은 액정 분자의 평균 배열 방향이 서로 상이한 제1 도메인과 제2 도메인을 포함하고, 상기 제1 게이트 라인은 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계와 오버랩되도록 배치된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
일반적으로, 액정표시장치는 액정의 광투과율을 이용하여 화상을 표시하는 어레이 기판 및 이에 대향하는 대향 기판, 그리고 어레이 기판 및 대향 기판에 광을 제공하는 라이트 어셈블리를 포함한다. 액정표시장치는 서로 다른 색들을 나타내는 화소들을 포함하고, 화소들이 나타내는 색들의 조합으로 임의의 색을 나타낼 수 있다. 일반적으로, 화소들은 적색, 녹색 및 청색을 나타낼 수 있으며, 이들의 조합으로 다양한 색을 표시할 수 있다.
한편, 화소들의 구동을 위하여 각각의 화소들에는 데이터 라인 및 게이트 라인이 연결되는데, 데이터 라인 및 게이트 라인은 불투명한 금속으로 형성되므로, 데이터 라인 또는 게이트 라인이 배치되는 영역이 증가할수록 액정표시장치의 투과율은 감소한다.
따라서, 데이터 라인 또는 게이트 라인에 의한 투과율의 감소를 최소화할 수 있는 구조가 요구된다.
본 발명이 해결하고자 하는 과제는 데이터 라인 또는 게이트 라인에 의한 투과율의 감소를 최소화할 수 있는 액정표시장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 방향으로 연장되는 제1 게이트 라인 및 제2 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 내지 제4 데이터 라인, 상기 제1 및 제2 게이트 라인 중 어느 하나 및 상기 제1 내지 제4 데이터 라인 중 어느 하나와 각각 연결되는 복수의 화소 를 포함하되, 상기 각 화소는 연결되는 상기 제1 내지 제4 데이터 라인 중 어느 하나로부터 데이터 신호를 제공받는 화소 전극을 포함하고, 상기 화소 전극이 배치되는 영역은 액정 분자의 평균 배열 방향이 서로 상이한 제1 도메인과 제2 도메인을 포함하고, 상기 제1 게이트 라인은 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계와 오버랩되도록 배치된다.
또한, 상기 화소 전극은 복수의 슬릿을 더 포함하되, 상기 제1 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제1 사이각을 형성하고, 상기 제2 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제2 사이각을 형성할 수 있다.
또한, 상기 제1 도메인에는 상기 제1 방향과 제1 유사 사이각을 형성하는 상기 슬릿이 더 배치되고, 상기 제2 도메인에는 상기 제1 방향과 제2 유사 사이각을 형성하는 상기 슬릿이 더 배치되되, 상기 제1 유사 사이각은 상기 제1 사이각과 -20도 이상 20도 이하의 차이를 갖고, 상기 제2 유사 사이각은 상기 제2 사이각과 -20도 이상 20도 이하의 차이를 가질 수 있다.
또한, 복수의 상기 화소와 오버랩되도록 배치되는 제1 내지 제3 컬러 필터를 더 포함하되, 복수의 상기 화소는 제1 방향으로 연속하여 배치되는 제1 내지 제6 화소를 포함하고, 상기 제1 컬러 필터는 상기 제1 및 제4 화소와 오버랩되도록 배치되고, 상기 제2 컬러 필터는 상기 제2 및 제5 화소와 오버랩되도록 배치되며, 상기 제3 컬러 필터는 상기 제3 및 제6 화소와 오버랩되도록 배치될 수 있다.
또한, 상기 제1 및 제4 화소는 상기 제2 게이트 라인과 연결되고, 상기 제2 및 제5 화소는 상기 제1 게이트 라인과 연결되며, 상기 제3 및 제6 화소 중 어느 하나는 상기 제1 게이트 라인과 연결되고, 나머지 하나는 상기 제2 게이트 라인과 연결될 수 있다.
또한, 상기 제3 컬러 필터는 청색의 파장 대역을 갖는 광을 투과시킬 수 있다.
또한, 상기 제1 데이터 라인은 상기 제1 화소의 상기 제1 방향의 반대 방향 일측에 배치되고, 상기 제2 데이터 라인은 상기 제2 및 제3 화소 사이에 배치되며, 상기 제3 데이터 라인은 상기 제4 및 제5 화소 사이에 배치되고, 상기 제4 데이터 라인은 상기 제6 화소의 상기 제1 방향 일측에 배치될 수 있다.
또한, 상기 제1 데이터 라인은 상기 제1 화소와 연결되고, 상기 제2 데이터 라인은 상기 제2 및 제3 화소와 연결되며, 상기 제3 데이터 라인은 상기 제4 및 제5 화소와 연결되고, 상기 제4 데이터 라인은 상기 제6 화소와 연결될 수 있다.
또한, 상기 제2 데이터 라인은 상기 제1 및 제2 화소와 연결되고, 상기 제3 데이터 라인은 상기 제3 및 제4 화소와 연결되며, 상기 제4 데이터 라인은 상기 제5 및 제6 화소와 연결될 수 있다.
또한, 상기 제2 데이터 라인과 상기 제1 화소를 연결하는 제2 연결 배선을 더 포함하고, 상기 제3 데이터 라인과 상기 제3 화소를 연결하는 제3 연결 배선을 더 포함하며, 상기 제4 데이터 라인과 상기 제5 화소를 연결하는 제4 연결 배선을 더 포함할 수 있다.
또한, 상기 제2 및 제4 데이터 라인에는 제1 극성을 갖는 상기 데이터 신호가 제공되고, 상기 제3 데이터 라인에는 제2 극성을 갖는 상기 데이터 신호가 제공될 수 있다.
또한, 복수의 상기 화소는 상기 제1 및 제2 게이트 라인 중 어느 하나를 제어 단자로, 상기 제1 내지 제4 데이터 라인 중 어느 하나를 입력 단자로, 각각의 상기 화소의 상기 화소 전극을 출력 단자로 하는 박막 트랜지스터를 더 포함하되, 상기 제1 게이트 라인을 제어 단자로 하는 복수의 상기 박막 트랜지스터는 상기 제1 게이트 라인의 상기 제2 방향 일측에 배치될 수 있다.
또한, 상기 제2 게이트 라인과 오버랩되도록 배치되는 차광 부재를 더 포함하되, 상기 제2 게이트 라인은 복수의 상기 화소의 상기 화소 전극과 오버랩되지 않도록 배치될 수 있다.
또한, 상기 차광 부재의 상기 제2 방향 폭은 11㎛ 이하일 수 있다.
또한, 상기 차광 부재는 상기 제1 및 제2 도메인이 인접하는 경계와 오버랩되지 않도록 배치될 수 있다.
또한, 상기 차광 부재는 상기 제1 게이트 라인과 상기 제1 내지 제4 데이터 라인이 오버랩되는 영역에 배치될 수 있다.
또한, 상기 제1 사이각과 상기 제2 사이각은 상기 제2 방향으로 연장되는 직선을 기준으로 서로 대칭일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 방향으로 연장되는 복수의 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 데이터 라인, 상기 게이트 라인 및 상기 게이트 라인과 각각 연결되는 복수의 화소를 포함하되, 상기 화소는 상기 데이터 라인으로부터 데이터 신호를 제공받는 화소 전극을 포함하고, 상기 화소 전극이 배치되는 영역은 액정 분자의 평균 배열 방향이 서로 상이한 제1 도메인과 제2 도메인을 포함하고, 복수의 상기 게이트 라인 중 적어도 하나는 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계와 오버랩되도록 배치된다.
또한, 상기 화소 전극은 복수의 슬릿을 더 포함하되, 상기 제1 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제1 사이각을 형성하고, 상기 제2 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제2 사이각을 형성할 수 있다.
또한, 상기 제1 도메인에는 상기 제1 방향과 제1 유사 사이각을 형성하는 슬릿이 더 배치되고, 상기 제2 도메인에는 상기 제1 방향과 제2 유사 사이각을 형성하는 슬릿이 더 배치되되, 상기 제1 유사 사이각은 상기 제1 사이갸각과 -20도 이상 20도 이하의 차이를 갖고, 상기 제2 유사 사이각은 상기 제2 사이각과 -20도 이상 20도 이하의 차이를 가질 수 있다.
또한, 복수의 상기 화소는 제2 방향으로 m개가 배치되고, 복수의 상기 데이터 라인은, 각각 2m개의 상기 화소와 연결될 수 있다.
또한, 복수의 상기 화소는 제1 방향으로 n개가 배치되고 복수의 상기 게이트 라인은, 각각 n/2개의 상기 화소와 연결될 수 있다.
또한, 복수의 상기 게이트 라인의 일부 구간과 중첩되도록 배치되는 차광 부재를 더 포함하되, 상기 차광 부재는 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계를 제외한 구간의 상기 게이트 라인과 오버랩되도록 배치될 수 있다.
또한, 상기 제2 방향으로 인접하여 배치되는 상기 화소 전극 사이에는, 하나의 상기 게이트 라인이 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
데이터 라인 또는 게이트 라인에 의한 투과율의 감소를 최소화할 수 있는 액정표시장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 2는 도 1의 Ⅰ-Ⅰ'로 도시된 선을 따라 자른 단면도이다.
도 3은 도 1에 도시된 일부 화소들의 공통 전극을 도시한 평면도이다.
도 4는 도 1에 도시된 일부 화소들의 화소 전극을 도시한 평면도이다.
도 5는 도 1에 도시된 일부 화소들에 차광 부재가 추가로 도시된 레이아웃도이다.
도 4는 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 5는 도 4에 도시된 일부 화소들에 차광 부재가 추가로 도시된 레이아웃도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 11은 도 10의 Ⅱ-Ⅱ'로 도시된 선을 따라 도시한 평면도이다.
도 12는 도 10에 도시된 일부 화소들의 화소 전극을 도시한 평면도이다.
도 13은 도 10에 도시된 일부 화소들의 공통 전극을 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이고, 도 2는 도 1의 Ⅰ-Ⅰ'로 도시된 선을 따라 자른 단면도이며, 도 3은 도 1에 도시된 일부 화소들의 공통 전극을 도시한 평면도이고, 도 4는 도 1에 도시된 일부 화소들의 화소 전극을 도시한 평면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 어레이 기판(AS), 대향 기판(OAS), 및 액정층(LCL)을 포함한다.
어레이 기판(AS) 상에는 액정층의 액정 분자들을 구동하기 위한 트랜지스터들이 형성되며, 대향 기판(OAS)은 어레이 기판(AS)에 대향하여 배치되는 기판이다.
이하, 어레이 기판(AS)에 대하여 설명하기로 한다.
어레이 기판(AS)은 제1 베이스 기판(SUB1)을 포함한다. 제1 베이스 기판(SUB1)은 투명 절연 기판일 수 있다. 예를 들면, 제1 베이스 기판(SUB1)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어 질 수 있다. 또한, 제1 베이스 기판(SUB1)은 고내열성을 갖는 고분자 또는 플라스틱을 포함할 수도 있다. 제1 베이스 기판(SUB1)은 평탄한 평판형일 수 있지만, 특정 방향으로 커브드될 수도 있다.
제1 베이스 기판(SUB1)은 가요성을 가질 수도 있다. 즉, 제1 베이스 기판(SUB1)은 롤링, 폴딩, 벤딩 등으로 형태 변형이 가능한 기판일 수도 있다.
제1 베이스 기판(SUB1) 상에는 게이트 라인(GL) 및 게이트 전극(GE)이 배치된다. 게이트 라인(GL)은 게이트 신호를 전달하며 제1 방향(D1)으로 연장될 수 있다.
여기서, 제1 방향(D1)이란 제1 베이스 기판(SUB1)의 일변에 평행하도록 연장되는 방향에 해당하며, 도 1에 도시된 바와 같이 좌측에서 우측을 향하여 연장되는 임의의 직선이 가리키는 방향으로 정의될 수 있다. 다만, 이에 제한되지는 아니하고, 제1 베이스 기판(SUB)의 일변에 반드시 평행할 필요는 없으며, 제1 베이스 기판(SUB1) 상에서 특정 방향으로 연장되는 임의의 직선이 가리키는 방향일 수도 있다.
게이트 신호는 외부로부터 제공되는 변화하는 전압값을 갖는 신호일 수 있으며, 상기 게이트 신호의 전압값에 대응하여 후술할 트랜지스터(TR)의 온/오프 여부가 제어될 수 있다.
게이트 전극(GE)은 게이트 라인(GL)으로부터 돌출되는 모양으로 형성될 수 있으며, 후술할 트랜지스터(TR)를 형성하는 하나의 구성 요소일 수 있다. 하나의 게이트 라인(GL)에는 복수 개의 게이트 전극(GE)이 형성될 수 있다.
게이트 라인(GL) 및 게이트 전극(GE)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 게이트 라인(GL) 및 게이트 전극(GE)은 단일층 구조를 가질 수 있으며, 또는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다. 이 중 한 도전막은 게이트 라인(GL) 및 게이트 전극(GE)의 신호 지연이나 전압 강하를 줄일 수 있도록 저저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며 게이트 배선(GL, GE)은 다양한 여러 가지 금속과 도전체로 형성될 수 있다.
게이트 라인(GL) 및 게이트 전극(GE) 상에는 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 절연물질로 이루어질 수 있으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다. 게이트 절연막(GI)은 단일층 구조로 이루어질 수 있으며, 또는 물리적 성질이 다른 두 개의 절연층을 포함하는 다층 구조를 가질 수도 있다.
게이트 절연막(GI) 상에는 반도체층(AL)이 배치된다. 반도체층(AL)은 게이트 전극(GE)과 적어도 일부가 중첩하도록 배치될 수 있다. 반도체층(AL)은 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다.
도면에는 미도시하였으나, 반도체층(AL) 상에는 저항성 접촉 부재(미도시)가 더 배치될 수도 있다. 상기 저항성 접촉 부재(미도시)는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등으로 형성되거나 실리사이드(silicide)로 형성될 수 있다. 상기 저항성 접촉 부재(미도시)는 쌍을 이루어 반도체층(AL) 위에 배치될 수 있다. 반도체층(AL)이 산화물 반도체인 경우, 상기 저항성 접촉 부재(미도시)는 생략될 수 있다.
반도체층(AL) 및 게이트 절연막(GI) 상에는 데이터 라인(DL). 소스 전극(SE) 및 드레인 전극(DE)이 배치된다.
데이터 라인(DL)은 제2 방향(D2)으로 연장되어 게이트 라인(GL)과 교차할 수 있다.
여기서, 제2 방향(D2)이란 제1 방향(D1)에 수직으로 교차하는 방향일 수 있으며, 도 1에서 도시된 바와 같이 상측에서 하측을 향하여 연장되는 임의의 직선이 가리키는 방향일 수 있다. 다만, 이에 제한되지는 아니하고, 제2 방향(D2)과 제1 방향(D1)이 형성하는 사이각은 수직이 아닐 수도 있음은 물론이며, 이 경우 제2 방향(D2)은 제1 방향(D1)과 평행하지 않도록 연장되는 임의의 직선이 가리키는 방향일 수도 있다.
데이터 라인(DL)은 게이트 절연막(GI)에 의하여 게이트 라인(GL)과 절연될 수 있다.
데이터 라인(DL)은 외부로부터 입력되는 데이터 신호를 소스 전극(SE)으로 제공할 수 있다. 여기서, 상기 데이터 신호는 외부로부터 제공되는 변화하는 전압값을 갖는 신호일 수 있으며, 상기 데이터 신호에 대응하여 각각의 화소(PX)의 계조가 제어될 수 있다.
소스 전극(SE)은 데이터 라인(DL)에서 분지되어 돌출되는 모양으로 형성될 수 있다. 또한, 소스 전극(SE)은 데이터 라인(DL)으로부터 상기 데이터 신호를 제공받을 수 있다.
드레인 전극(DE)은 소스 전극(SE)으로부터 이격되어 형성될 수 있다. 도 1에 도시된 바와 같이, 소스 전극(SE)은 드레인 전극(DE)을 'U'자 모양으로 일정한 간격을 사이에 두고 감싸는 형태로 형성될 수 있다. 다만, 소스 전극(SE)과 드레인 전극(DE)의 모양은 이에 제한되지 아니하고, 소스 전극(SE)의 일부와, 드레인 전극(DE)의 일부가 일정한 간격을 두고 서로 이격되어 배치되는 조건을 만족하도록 다양한 형태로 배치될 수도 있다.
한편, 드레인 전극(DE)과 소스 전극(SE)이 서로 이격되어 형성되는 드레인 전극(DE)과 소스 전극(SE) 사이의 영역에는 반도체층(SM)이 배치될 수 있다. 즉, 드레인 전극(DE)과 소스 전극(DE)은 부분적으로 반도체층(SM)과 중첩되거나 반도체층(SM)에 접하되, 반도체층(SM)을 사이에 두고 상호 대향 배치될 수 있다.
데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)은 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있으며, 내화성 금속(refractory metal)등의 하부막(미도시)과 그 위에 형성된 저저항 상부막(미도시)으로 이루어진 다층 구조를 가질 수도 있다.
게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 반도체층(AL)과 함께 하나의 트랜지스터(TR)를 이룬다.
트랜지스터(TR)는 게이트 전극(GE)에 제공되는 상기 게이트 신호의 전압에 대응하여 소스 전극(SE) 및 드레인 전극(DE)을 전기적으로 연결할 수 있다. 구체적으로, 게이트 전극(GE)에 제공되는 상기 게이트 신호의 전압이 트랜지스터(TR)를 오프시키는 전압에 해당하는 경우, 소스 전극(SE) 및 드레인 전극(DE)은 전기적으로 연결되지 않는다. 반면, 게이트 전극(GE)에 제공되는 상기 게이트 신호의 전압이 트랜지스터(TR)를 온 시키는 전압에 해당하는 경우, 소스 전극(SE) 및 드레인 전극(DE) 사이에 배치되는 반도체층(SM)에 형성되는 채널을 통하여 전기적으로 연결된다.
상기 채널은 반도체층(SM) 중 소스 전극(SE)과 드레인 전극(DE) 사이의 영역을 중심으로 형성될 수 있다. 즉, 박막 트랜지스터(TR)가 온 상태일 경우, 소스 전극(SE)과 드레인 전극(DE) 사이 영역에 배치되는 반도체층(SM)을 중심으로 상기 채널이 형성되며, 상기 채널을 따라서 전압이 전달되고 전류가 흐를 수 있다.
결과적으로, 데이터 라인(DL)에 제공되는 상기 데이터 신호는 드레인 전극(DE)을 통하여 트랜지스터(TR) 외부의 다른 구성 요소로 전달될 수 있으며, 상기 데이터 신호의 전달 여부는 게이트 라인(GL)에 제공되는 상기 게이트 신호에 의하여 제어될 수 있다.
게이트 절연막(GI) 및 박막 트랜지스터(TR) 상에는 제1 패시베이션층(PA1)이 배치될 수 있다. 제1 패시베이션층(PA1)은 무기절연물질로 이루어질 수 있으며, 트랜지스터(TR)를 커버할 수 있다.
제1 패시베이션층(PA1) 상에는 보호막(IL)이 배치될 수 있다. 몇몇 실시예에서 보호막(IL)은 제1 패시베이션층(PA1)의 상부를 평탄화하는 기능을 가질 수 있다. 보호막(IL)은 유기물로 이루어질 수 있다. 예를 들어, 보호막(IL)은 감광성 유기 조성물로 이루어질 수 있다.
보호막(IL) 및 제1 패시베이션층(PA1)에는 박막 트랜지스터(TR)의 일부, 보다 구체적으로 드레인 전극(DE)의 일부를 드러내는 컨택홀(CH)이 형성될 수 있다. 컨택홀(CH)은 보호막(IL) 및 제1 패시베이션층(PA1)을 수직으로 관통하는 모양으로 형성될 수 있다. 따라서, 컨택홀(CH)은 드레인 전극(DE)의 일부를 드러냄과 동시에, 드레인 전극(DE)의 일부와 중첩하여 형성될 수 있다. 드레인 전극(DE)의 일부와 보호막(IL) 상의 일부 구성 요소는, 컨택홀(CH) 내부에 형성되는 도전 물질을 통하여 물리적, 전기적으로 서로 연결될 수 있다. 여기서, 컨택홀(CH) 내부에 형성되는 도전 물질은 후술할 화소 전극(PE)의 일부일 수 있다.
보호막(IL) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 도 3에 도시된 바와 같이 컨택홀(CH)이 형성되는 영역과 그 인근 영역을 제외한 나머지 영역에서 보호막(IL) 상에 면 형태로 형성될 수 있다. 공통 전극(CE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
공통 전극(CE)에는 공통 신호가 인가되어 후술할 화소 전극(PE)과 함께 전계를 형성할 수 있다. 여기서, 상기 공통 신호는 일정한 전압값을 갖도록 유지될 수 있다.
공통 전극(CE) 상에는 제2 패시베이션층(PA2)이 배치될 수 있다. 제2 패시베이션층(PA2)은 무기절연물질로 이루어질 수 있다. 제2 패시베이션층(PA2)은 아래에 배치되는 공통 전극(CE) 및 위에 배치되는 화소 전극(PE)을 절연시키는 역할을 할 수 있다. 그에 따라, 공통 전극(CE)과 화소 전극(PE) 간에 전계가 형성될 수 있다.
제2 패시베이션층(PA2) 상에는 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 일부분이 컨택홀(CH)을 통해 드레인 전극(DE)과 물리적으로 연결되어 드레인 전극(DE)으로부터 전압을 인가받을 수 있다. 또한, 화소 전극(PE)은 ITO, IZO, ITZO, AZO 등의 투명 도전성 물질로 이루어질 수 있다.
화소 전극(PE)은, 여러 개의 화소(PX)에 걸쳐 면 형태로 형성되는 공통 전극(CE)과는 달리, 도 4에 도시된 바와 같이 각각의 화소(PX)마다 서로 구분되어 개별적으로 형성될 수 있다. 따라서, 여러 개의 화소(PX)에 걸쳐 하나의 상기 공통 전압을 제공받는 공통 전극(CE)과는 달리, 화소 전극(PE)은 각각의 화소(PX)별로 서로 상이한 전압을 제공받을 수 있다.
화소 전극(PE)은 가지 전극(BR) 및 가지 전극(BR)을 연결하는 연결 전극(CNE)을 포함한다. 가지 전극(BR)은 서로 간격을 두고 이격되어 평행하도록 배치될 수 있다. 가지 전극(BR) 사이에는 투명 도전성 물질이 형성되지 않는 개구부인 슬릿(SL)이 형성된다. 가지 전극(BR)이 서로 간격을 두고 이격되어 평행하도록 배치되므로, 슬릿(SL)들 또한 서로 간격을 두고 이격되어 평행하도록 배치될 수 있다.
가지 전극(BR), 슬릿(SL) 및 이들의 하부에 배치되는 공통 전극(CE)이 상호 작용하여 특정한 방향성을 가진 전계를 형성할 수 있다. 나아가, 상기 전계에 의하여 액정층(LCL)의 액정 분자(LC)가 제어될 수 있다.
상기 전계의 방향성은 가지 전극(BR)의 평면상에서 연장된 방향에 따라 형성될 수 있다. 즉, 가지 전극(BR)이 연장되는 방향에 따라, 상기 전계의 방향성이 결정되고, 액정 분자(LC)의 배열 방향이 결정될 수 있다. 여기서, 액정 분자(LC)의 배열 방향이란, 방향성을 갖는 상기 전계에 의하여 최종적으로 배열되는 액정 분자(LC)의 장축이 가리키는 방향일 수 있다.
한편, 액정 분자(LC)의 배열 방향은 액정 분자(LC)가 제1 방향(D1)으로 연장되는 임의의 직선 및 제2 방향(D2)으로 연장되는 임의의 직선을 모두 포함하는 임의의 평면상에서의 액정 분자(LC)의 장축이 가리키는 방향을 의미할 수 있다. 액정 분자(LC)의 장축이 가리키는 방향은 상기 전계의 세기에 의하여 결정될 수 있다.
한편, 동일한 방향을 따라 연장되는 가지 전극(BR) 및 이들 사이에 배치되는 슬릿(SL)이 배치되는 영역과 중첩되도록 배치되는 액정 분자(LC)가 가리키는 방향의 평균을 액정 분자(LC)의 평균 배열 방향이라 정의하기로 한다.
이 때, 액정 분자(LC)의 평균 배열 방향에 따라 해당 영역의 도메인이 결정될 수 있다. 즉, 액정 분자(LC)의 평균 배열 방향이 서로 다른 영역은 서로 다른 도메인을 가질 수 있으며, 액정 분자(LC)의 평균 배열 방향이 동일하거나 유사한 영역은 서로 동일한 도메인을 가질 수 있다.
여기서, 액정 분자(LC)의 평균 배열 방향이 유사한 영역이란, 임의의 두 영역에 배치되는 액정 분자(LC)의 평균 배열 방향을 따라 연장되는 임의의 직선 사이의 사이각의 크기가 20도 이하인 영역을 의미할 수 있다.
더욱 구체적으로, 도시된 바와 같이 각각의 화소 전극(PE)이 배치되는 영역은 제1 도메인(DM1)과 제2 도메인(DM2)을 포함할 수 있다. 제1 도메인(DM1)에 배치되는 가지 전극(BR)은 제1 방향(D1)을 따라 연장되는 임의의 직선과 제1 사이각(θ1)을 형성하도록 기울어질 수 있으며, 제2 도메인(DM2)에 배치되는 가지 전극(BR)은 제1 방향(D1)을 따라 연장되는 임의의 직선과 제2 사이각(θ2)을 형성하도록 기울어질 수 있다.
제1 도메인(DM1)과 제2 도메인(DM2)에 배치되는 가지 전극(BR)이 기울어지는 방향이 서로 다르므로, 제1 도메인(DM1)과 제2 도메인(DM2)에서 액정 분자(LC)의 평균 배열 방향은 서로 상이할 수 있다.
결과적으로, 제1 도메인(DM1)과 제2 도메인(DM2)에서 액정 분자(LC)의 평균 배열 방향이 서로 상이할 경우, 특정 방향에서 액정 표시 장치를 시인하더라도 액정 분자(LC)가 다양한 모양으로 시인되므로, 액정 표시 장치의 측면 시인성 및 시야각이 개선될 수 있다.
다만, 도시하지는 않았으나, 가지 전극(BR)이 기울어지는 방향이 서로 다르더라도, 그 차이가 크지 않다면 액정 분자(LC)의 평균 배열 방향은 유사할 수 있으며, 이 경우 동일한 도메인을 형성할 수도 있다. 예시적으로, 제1 방향(D1)을 따라 연장되는 임의의 직선과 제1 사이각(θ1)과 유사한 각도인 제1 유사 사이각을 형성하는 슬릿(SL)이 추가적으로 배치되는 경우, 제1 방향을 따라 연장되는 직선과 제1 사이각(θ1)을 형성하는 슬릿(SL)과, 상기 제1 유사 사이각을 형성하는 슬릿(SL)이 배치되는 영역은 모두 제1 도메인(DM1)이라 할 수 있다. 여기서, 유사한 각도란 비교되는 두 각도가 -20도 이상 20도 이하의 차이를 갖는 경우를 의미한다. 이는 제2 도메인(DM2)에 배치되는 슬릿(SL)에 대하여도 마찬가지일 수 있다.
다만, 제1 도메인(DM1)과 제2 도메인(DM2)이 인접하는 경계에 위치하는 액정 분자(LC)들은 제1 도메인(DM1) 및 제2 도메인(DM2)에 의한 영향을 모두 받으므로, 어느 한 방향으로 일정하게 제어되지 않을 수 있다. 그 결과, 빛을 투과시킬 것을 의도하였음에도 불구하고 빛이 제대로 투과되지 않아 암부로 시인되는 텍스쳐가 발생할 수 있다.
한편, 본 실시예와 같이 제1 도메인(DM1)과 제2 도메인(DM2)이 제2 방향(D2)을 따라 인접하여 배치되는 경우, 제1 도메인(DM1)과 제2 도메인(DM2)의 경계는 제1 방향(D1)을 따라 배치된다. 이 경우, 제1 게이트 라인(GL1)은 제1 내지 제6 화소 전극(PE_1~PE_6)의 제1 도메인(DM1)과 제2 도메인(DM2)의 경계와 오버랩되도록 배치될 수 있다. 또한, 제3 게이트 라인(GL3)은 제7 내지 제12 화소 전극(PE_7~PE_12)의 제1 도메인(DM1)과 제2 도메인(DM2)의 경계와 오버랩되도록 배치될 수 있다. 전술한 바와 같이, 제1 내지 제4 게이트 라인(GL1~GL4) 및 제1 내지 제4 데이터 라인(DL1~DL4)은 빛을 투과하지 않는 금속성 물질로 형성될 수 있으므로, 액정표시장치의 투과율을 저하시킬 수 있다. 다만, 빛이 제대로 투과되지 않아 암부로 시인되는 텍스쳐가 발생하는 제1 도메인(DM1)과 제2 도메인(DM2)의 경계 영역과 제1 및 제3 게이트 라인(GL1, GL3)은 공통적으로 제1 방향(D1)을 따라 연장될 수 있으므로, 제1 및 제3 게이트 라인(GL1, GL3)을 제1 도메인(DM1)과 제2 도메인(DM2)의 경계 영역과 오버랩되도록 배치함으로써 액정 표시 장치의 투과율 저하를 최소화할 수 있다.
한편, 본 실시예에서는 공통 전극(CE) 상에 화소 전극(PE)이 배치되는 구조를 도시하였으나, 이에 제한되지 아니하고 화소 전극(PE) 상에 공통 전극(CE)이 배치되는 구조도 가능할 수 있다. 화소 전극(PE) 상에 공통 전극(CE)이 배치되는 구조에 대하여는 도 10 내지 도 13을 참조하여 후술하기로 한다.
한편, 제1 게이트 라인(GL1)과 연결되는 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)는 제1 게이트 라인(GL1)의 제2 방향(D2) 일측으로 배치될 수 있다. 즉, 도 1에 도시된 바와 같이 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)은 제1 게이트 라인(GL1)의 하측에 배치될 수 있다. 이러한 배치 구조에 의하여 액정표시장치의 표시 품질이 향상될 수 있다.
구체적으로, 제1 도메인(DM1)과 제2 도메인(DM2)의 경계와 오버랩되도록 배치되는 제1 게이트 라인(GL1)과 연결되는 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)는 제2, 제4 및 제6 화소 전극(PE2, PE4, PE6)과 오버랩되지 않도록 배치될 수 있다. 따라서, 제2, 제4 및 제6 화소 전극(PE2, PE4, PE6)은 일부 영역이 만입된 형태로 형성될 수 있으며, 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)이 배치되는 영역은 후술할 차광 부재(BM)에 의하려 가려지므로, 빛을 투과시키지 않을 수 있다.
이 때, 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)이 제1 게이트 라인(GL1)을 기준으로 어느 한 방향으로 통일되도록 배치되지 않는다면, 제2, 제4 및 제6 화소(PX2, PX4, PX6)에서 트랜지스터(TR)에 의하여 빛을 투과시키지 않는 영역의 배치가 불규칙적일 수 있고, 이에 따라 표시 품질이 저하될 수 있다. 따라서, 제2, 제4 및 제6 트랜지스터(TR2, TR4, TR6)을 제1 게이트 라인(GL1)의 제2 방향 일측에 통일되도록 배치함으로써 액정표시장치의 표시 품질이 향상될 수 있다.
이하, 대향 기판(OAS)에 대해 설명한다.
대향 기판(OAS)은 제2 베이스 기판(SUB2), 차광 부재(BM), 컬러 필터(CF) 및 오버코트층(OC)을 포함할 수 있다.
차광 부재(BM)는 제2 베이스 기판(SUB2) 상(도면상으로, 아래)에 배치될 수 있다. 차광 부재(BM)는 각각의 화소(PX)들의 트랜지스터(TR)와, 데이터 라인(DL), 게이트 라인(GL)과 오버랩되도록 배치될 수 있으며, 이에 따라 액정 분자(LC)의 오배열로 인한 빛샘을 차단할 수 있다.
다만, 게이트 라인(GL)이 각각의 화소 전극(PE)의 제1 도메인(DM1)과 제2 도메인(DM2)이 인접하는 경계와 오버랩되는 구간의 경우, 차광 부재(BM)가 배치되지 않을 수 있다. 제2 베이스 기판(SUB2) 및 차광 부재(BM) 상에는 컬러 필터(CF)가 배치된다. 컬러 필터(CF)는 제1 베이스 기판(SUB1)의 외측으로부터 입사되는 광의 특정 파장 대역을 투과시키고, 나머지 파장 대역은 차단시켜 제2 베이스 기판(SUB2)의 외측으로 출사되는 광이 특정 색을 띄도록 할 수 있다.
예를 들어, 적색으로 시인되도록 하는 컬러 필터(CF)인 적색 컬러 필터는 약 580nm 내지 780nm 파장대의 광을 투과시키고, 나머지 파장대의 광을 흡수(및/또는 반사)할 수 있다. 녹색으로 시인되도록 하는 컬러 필터(CF)인 녹색 컬러 필터는 약 450nm 내지 650nm 파장대의 광을 투과시키고 나머지 파장대의 광을 흡수할 수 있다. 청색으로 시인되도록 하는 컬러 필터(CF)인 청색 컬러 필터는 약 380nm 내지 560nm 파장대의 광을 투과시키고 나머지 파장대의 광을 흡수할 수 있다. 상기 적색 컬러 필터는 적색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있으며, 상기 녹색 컬러 필터는 녹색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있고, 상기 청색 컬러 필터는 청색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있다.
한편, 상술한 차광 부재(BM) 및 컬러필터(CF)는 반드시 제2 베이스 기판(SUB2)과 인접하여 형성되는 것에 제한되지 아니하고, 제1 베이스 기판(SUB1) 상에 배치될 수도 있다. 이 경우, 컬러 필터(CF)는 보호막(IL)을 대체하여 배치될 수 있다. 다만, 이에 제한되지 아니하고, 컬러 필터(CF)는 제1 패시베이션층(PA1) 및 보호막(IL)의 사이에 배치될 수도 있으며, 이 경우, 보호막(IL)은 컬러 필터(CF)로 인하여 발생한 단차를 평탄화하는 역할을 수행할 수도 있다.
차광 부재(BM) 및 컬러 필터(CF) 상에는 오버코트층(OC)이 배치될 수 있다. 오버코트층(OC)은 차광 부재(BM) 및 컬러 필터(CF)로 인하여 발생한 단차를 감소시킨다. 다만, 이에 제한되지 아니하고 오버코트층(OC)은 생략될 수도 있다.
이하, 액정층(LCL)에 대해 설명한다.
액정층(LCL)은 유전율 이방성을 가지는 복수의 액정 분자(LC)들을 포함할 수 있다. 상기 액정 분자(LC)들은 어레이 기판(AS)과 대향 기판(OAS) 사이에서 상 양 기판(AS, OAS)에 수평한 방향으로 배열된 수평 배향형 액정 분자(LC)들일 수 있다. 어레이 기판(AS)과 대향 기판(OAS) 사이에 전계가 인가되면 액정 분자들이 어레이 기판(AS)과 대향 기판(OAS) 사이에서 특정 방향으로 회전함으로써 광을 투과시키거나 차단할 수 있다.
한편, 액정층(LCL)은 액정 분자(LC)를 프리틸트 시키기 위해 하부 배향막(RM1)과 상부 배향막(RM2)를 더 포함할 수 있다. 하부 배향막(RM1)은 화소 전극(PE)의 상부에 형성될 수 있고, 상부 배향막(RM2)은 오버코트층(OC)의 하부에 형성될 수 있다. 하부 배향막(RM1) 및 상부 배향막(RM2)은 액정 분자(LC)에 상기 전계가 가해지지 않은 상태에서, 액정 분자(LC)가 특정 방향을 향하도록 배열시킬 수 있다. 예시적으로, 액정 분자(LC)의 장축이 하부 배향막(RM1)이 형성되는 평면상에서 일 방향으로 연장되는 임의의 직선으로부터 하부 배향막(RM1)이 형성되는 평면에 수직한 방향으로 0.5° 내지 3°의 각도를 형성하는 방향을 가리키도록 배열시킬 수 있다.
다만, 하부 배향막(RM1) 및 상부 배향막(RM2)의 일부 또는 전부는 생략될 수도 있다. 이러한 경우, 액정층(LCL)에 전기적 및 화학적 처리를 수행함으로써 의하여 액정 분자(LC)가 프리틸트 되도록 할 수도 있으며, 액정 분자(LC) 자체를 특정 물질로 구성함으로써 액정 분자(LC)가 프리틸트 되도록 할 수도 있다.
한편, 도 1에서 도시된 바와 같이, 제1 방향(D1)을 따라 인접하는 두 개의 화소(PX)는 하나의 데이터 라인(DL)과 연결될 수 있다. 이 경우, 두 개의 화소(PX)를 제어하는 데 필요한 게이트 라인(GL)의 수는 두 개일 수 있다.
여기서, 화소(PX)란 동일한 타이밍에 동일한 상기 게이트 신호 및 동일한 상기 데이터 신호에 의하여 제어되는 액정 분자(LC)가 배치되는 영역 상의 구성 요소 및 이를 제어하는 트랜지스터(TR)를 의미한다.
일반적으로, 데이터 라인(DL)에 상기 데이터 신호를 제공하는 데이터 구동 칩이 게이트 라인(GL)에 상기 게이트 신호를 제공하기 위한 게이트 구동 칩보다 가격이 더 높기 때문에, 요구되는 게이트 라인(GL)의 수가 늘어난다 하더라도, 이에 대응하여 요구되는 데이터 라인(DL)의 수가 감소한다면 비용이 절감될 수 있다. 아울러, 게이트 구동 칩을 어레이 기판(AS)에 직접 형성하는 경우에는 게이트 라인(GL)의 증가에 따른 비용 증가가 거의 수반되지 않으므로, 데이터 라인(DL) 감소에 따른 비용 절감 효과를 극대화할 수 있다.
상기 관점에서, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 방향(D1)으로 인접하는 두 개의 화소(PX)를 제어하는 데 하나의 데이터 라인(DL)과 둘의 게이트 라인(GL)을 사용함으로써, 데이터 라인(DL)의 개수를 감소시킨다.
더욱 구체적으로, 제2 화소(PX_2)는 제2 데이터 라인(DL2) 및 제1 게이트 라인(GL1)과 연결되며, 제3 화소(PX_3)는 제2 데이터 라인(DL2) 및 제2 게이트 라인(GL2)과 연결된다. 즉, 제2 화소(PX_2)와 제3 화소(PX_3)는 동일한 데이터 라인인 제2 데이터 라인(DL2)과 연결되나, 서로 다른 게이트 라인인 제1 및 제2 게이트 라인(GL1, GL2)과 각각 연결될 수 있다.
또한, 제4 화소(PX_4)는 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과 연결되며, 제5 화소(PX_5)는 제3 데이터 라인(DL3) 및 제2 게이트 라인(DL2)과 연결될 수 있다.
한편, 도 1에서의 제1 화소(PX_1)는 제1 화소(PX_1)의 좌측에 인접하는 또 다른 화소(미도시)와 동일한 데이터 라인인 제1 데이터 라인(DL1)과 연결될 수 있으며, 제6 화소(PX_6)는 제6 화소(PX_6)의 우측에 인접하는 또 다른 화소(미도시)와 동일한 데이터 라인인 제4 데이터 라인(DL4)과 연결될 수 있다.
이러한 제1 내지 제6 화소(PX_1~PX_6)의 연결관계를 기본 단위로 하여, 액정표시장치에 포함되는 많은 수의 화소(PX)들을 구성할 수 있다. 예시적으로, 도 1에 도시된 바와 같이 제7 내지 제12 화소(PX_7~PX_12)는 제1 내지 제6 화소(PX_1~PX_6)와 동일한 구조를 가질 수 있다.
제1 게이트 라인(GL1)과 연결되는 화소인 제2 화소(PX_2), 제4 화소(PX_4), 제6 화소(PX_6)의 경우, 각각의 화소는 게이트 전극(GE)을 포함한다. 이 경우, 제2 화소(PX_2)의 게이트 전극(GE)과, 제4 화소(PX_2)의 게이트 전극(GE)과, 제6 화소(PX_6)의 게이트 전극(GE)은 동일한 방향을 향하여 돌출되도록 형성될 수 있다. 즉, 도시된 바와 같이 제2 화소(PX_2)의 게이트 전극(GE)과, 제4 화소(PX_2)의 게이트 전극(GE)과, 제6 화소(PX_6)의 게이트 전극(GE)은 모두 제2 방향(D2)을 향하여 돌출되도록 형성될 수 있다. 이에 따라, 제1 게이트 라인(GL1)과 연결되는 모든 화소(PX_2, PX_4, PX_6)들의 트랜지스터(TR)는 제1 게이트 라인(GL)로부터 동일한 방향을 향하여 배치되고, 각각의 화소의 트랜지스터(TR)에 의한 투과율 손실 영역이 균일하게 배치되기 때문에, 표시 품질의 저하를 최소화할 수 있다.
한편, 제1 방향(D1)으로 인접하는 두 개의 화소(PX)가 하나의 데이터 라인(DL) 및 서로 다른 게이트 라인(GL)과 연결되는 경우, 일부 게이트 라인(GL)을 제1 및 제2 도메인(DM1, DM2)의 경계와 오버랩되도록 배치함으로써, 투과율을 향상시킬 수 있다. 이에 대한 구체적인 설명을 위하여 도 도 5가 참조된다.
도 5는 도 1에 도시된 일부 화소들에 차광 부재가 추가로 도시된 레이아웃도이다.
도 5를 참조하면, 첫번째 행에 배치되는 제1 내지 제6 화소(PX_1~PX_6)와 두번째 행에 배치되는 제7 내지 제12 화소(PX_7~PX_12)의 구동을 위하여는 제1 및 제2 게이트라인(GL1, GL2)이 요구된다. 다만, 제1 게이트 라인(GL1)을 제1 내지 제6 화소(PX_1~PX_6)와 중첩되도록 배치함으로써 첫번째 행에 배치되는 제1 내지 제6 화소(PX_1~PX_6)와 두번째 행에 배치되는 제7 내지 제12 화소(PX_7~PX_12) 사이에는 제2 게이트 라인(GL2)만이 배치될 수 있다.
이 경우, 첫번째 행에 배치되는 제1 내지 제6 화소(PX_1~PX_6)와 두번째 행에 배치되는 제7 내지 제12 화소(PX_7~PX_12) 사이에 배치되는 차광 부재(BM)의 제2 방향(D2) 두께는 제1 길이(W1)에 해당한다. 즉, 제1 게이트 라인(GL1)이 제1 내지 제6 화소(PX_1~PX_6)과 중첩되어 배치됨에 따라, 제1 길이(W1)를 최소화할 수 있어, 액정 표시 장치에서 차광 부재(BM)가 차지하는 면적을 최소화할 수 있으므로, 액정 표시 장치의 투과율이 향상될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
도 6을 참조하면, 본 실시예에 따른 액정 표시 장치는 도 1에 도시된 실시예와 마찬가지로 각각의 화소들의 화소 전극(PE)은 두 개의 도메인(DM3, DM4)을 가질 수 있다. 즉, 본 실시예에서 제1 내지 제12 화소(PX_1b~PX_12b)의 화소 전극(PE)은 화소 전극(PE)이 ?린 모양으로 형성되는 개구부에 해당하는 복수 개의 슬릿(SL)을 포함할 수 있다. 이들 슬릿(SL) 중 일부는 게이트 라인(GL), 또는 제1 방향(D1)을 따라 연장되는 직선과 제3 사이각(θ3)을 형성하도록 기울어질 수 있으며, 나머지 일부는 게이트 라인(GL), 또는 제1 방향(D1)을 따라 연장되는 임의의 직선과 제4 사이각(θ4)을 형성하도록 기울어질 수 있다.
이 때, 제1 내지 제12 화소(PX_1b~PX_12b)는 가지 전극(BR)이 제1 방향(D1)을 따라 연장되는 임의의 직선과 제3 사이각(θ3)을 형성하도록 기울어진 영역에 대응되는 제3 도메인(DM3)을 포함할 수 있고, 가지 전극(BR)이 제1 방향(D1)을 따라 연장되는 임의의 직선과 제4 사이각(θ4)을 형성하도록 기울어진 영역에 대응되는 제4 도메인(DM4)를 포함할 수 있다. 제3 도메인(DM3)과 제4 도메인(DM4)에서의 액정 분자(LC)의 평균 배열 방향은 서로 상이할 수 있다.
도시된 바와 같이 제3 도메인(DM3)과 제4 도메인(DM4)에서 액정 분자(LC)의 평균 배열 방향이 서로 상이할 경우, 특정 방향에서 액정 표시 장치를 시인하더라도 액정 분자(LC)가 다양한 모양으로 시인되므로, 액정 표시 장치의 측면 시인성 및 시야각이 개선될 수 있다.다만, 본 실시예에서는, 도 1에 도시된 실시예와는 달리 제3 사이각(θ3) 및 제4 사이각(θ4)은 45도 보다 크고 90도 이하의 각을 가질 수 있다. 이 경우, 도시된 바와 같이 화소 전극(PE)의 제2 방향(D2)으로 연장된 폭이 제1 방향(D1)으로 연장된 폭보다 크다면, 슬릿(SL)들의 모양을 최대한 균일하게 하여 투과율을 높게 하기 위하여 제3 도메인(DM3)과 제4 도메인(DM4)의 외곽선이 각각의 슬릿(SL)과 평행하도록 형성할 수 있다. 즉, 화소 전극(PE)의 모양이 직사각형이 아닌 좌변과 우변이 기울어진 모양으로 형성될 수 있다.
이에 따라, 인접하는 데이터 라인(DL) 또한 화소 전극(PE)의 외곽선과 평행하게 기울어질 수 있으며, 투과율의 감소를 최소화할 수 있다.
한편, 화소 전극(PE)의 좌변과 우변이 기울어진 모양으로 형성되더라도, 제3 도메인(DM3)과 제4 도메인(DM4)이 인접하는 경계에서는 전술한 바와 같이 텍스쳐가 발생할 수 있다. 따라서, 제3 도메인(DM3)과 제4 도메인(DM4)이 인접하는 경계와 중첩되도록 제1 게이트 라인(GL1) 또는 제3 게이트 라인(GL3) 등을 배치할 수 있으며, 이에 따라 게이트 라인(GL)에 의한 투과율의 감소를 최소화할 수 있다.
도 7은 본 발명의 다른 실시예에 의한 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 7을 참조하면, 제1 내지 제6 화소(PX_1c~PX_6c) 중 일부의 화소는, 인접하지 않은 데이터 라인(DL)과 연결된다.
구체적으로, 제1 화소(PX_1c)는 제2 데이터 라인(DL2) 및 제2 게이트 라인(GL2)과 연결될 수 있다. 이 때, 제1 화소(PX_1c)와 제2 데이터 라인(DL2) 사이에는 제2 화소(PX_2c)가 배치되어 서로 이격되어 있으므로, 제2 데이터 라인(DL2)으로부터 분지되어 제1 화소(PX_1c)로 연결되는 제1 연결 배선(CBR_1c)이 형성될 수 있다. 제1 연결 배선(CBR_1c)은 제1 방향(D1)을 따라 연장되는 것으로 도시되어 있으나, 이에 제한되지 아니하고 해당 화소의 트랜지스터(TR)가 화소 전극(PE)의 끝단이 아닌 중심부에 배치되는 경우, 제1 방향(D1) 및 제2 방향(D2) 모두로 연장되어 해당 화소와 그와 연결되는 데이터 라인(DL)을 연결할 수 있다.
제2 화소(PX_2c)는 제2 데이터 라인(DL2) 및 제1 게이트 라인(GL1)과 연결될 수 있다. 제2 화소(PX_2c)와 제2 데이터 라인(DL2)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제3 화소(PX_3c)는 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과 연결될 수 있다. 제3 화소(PX_3c)와 제3 데이터 라인(DL3) 사이에는 제4 화소(PX_4c)가 배치되어 서로 이격되어 있으므로, 제3 데이터 라인(DL3)으로부터 분지되어 제3 화소(PX_3c)로 연결되는 제3 연결 배선(CBR_3c)이 형성될 수 있다. 제3 연결 배선(CBR_3c)은 제1 및 제2 방향(D1, D2)으로 모두 연장될 수 있다.
제4 화소(PX_4c)는 제3 데이터 라인(DL3) 및 제2 게이트 라인(DL2)과 연결될 수 있다. 제4 화소(PX_4c)와 제3 데이터 라인(DL3)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제5 화소(PX_5c)는 제4 데이터 라인(DL4) 및 제1 게이트 라인(GL1)과 연결될 수 있다. 제5 화소(PX_5c)와 제4 데이터 라인(DL4) 사이에는 제6 화소(PX_6c)가 배치되어 서로 이격되어 있으므로, 제4 데이터 라인(DL4)으로부터 분지되어 제5 화소(PX_5c)로 연결되는 제5 연결 배선(CBR_5c)이 형성될 수 있다. 제5 연결 배선(CBR_5c)은 제1 및 제2 방향(D1, D2)으로 모두 연장될 수 있다.
제6 화소(PX_6c)는 제4 데이터 라인(DL4) 및 제2 게이트 라인(GL2)과 연결될 수 있다. 제6 화소(PX_6c)와 제4 데이터 라인(DL4)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제7 화소(PX_7c)는 제1 데이터 라인(DL1) 및 제4 게이트 라인(GL4)과 연결될 수 있다. 제7 화소(PX_7c)와 제1 데이터 라인(DL1)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제8 화소(PX_8c)는 제1 데이터 라인(DL1) 및 제3 게이트 라인(GL3)과 연결될 수 있다. 제8 화소(PX_8c)와 제1 데이터 라인(DL1) 사이에는 제7 화소(PX_7c)가 배치되어 서로 이격되어 있으므로, 제1 데이터 라인(DL1)으로부터 분지되어 제8 화소(PX_8c)로 연결되는 제8 연결 배선(CBR_8c)이 형성될 수 있다. 제8 연결 배선(CBR_8c)은 제1 및 제2 방향(D1, D2)으로 모두 연장될 수 있다.
제9 화소(PX_9c)는 제2 데이터 라인(DL2) 및 제3 게이트 라인(GL3)과 연결될 수 있다. 제9 화소(PX_9c)와 제2 데이터 라인(DL2)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제10 화소(PX_10c)는 제2 데이터 라인(DL2) 및 제4 게이트 라인(GL4)과 연결될 수 있다. 제10 화소(PX_10c)와 제2 데이터 라인(DL2) 사이에는 제9 화소(PX_9c)가 배치되어 서로 이격되어 있으므로, 제2 데이터 라인(DL2)으로부터 분지되어 제10 화소(PX_10c)로 연결되는 제10 연결 배선(CBR_10c)이 형성될 수 있다. 제10 연결 배선(CBR_10c)은 제1 방향(D1)으로 연장될 수 있다.
제11 화소(PX_11c)는 제3 데이터 라인(DL3) 및 제3 게이트 라인(GL3)과 연결될 수 있다. 제11 화소(PX_11c)와 제3 데이터 라인(DL3)은 인접하여 배치되므로, 별도의 연결 배선이 형성되지 않을 수 있다.
제12 화소(PX_12c)는 제3 데이터 라인(DL3) 및 제4 게이트 라인(GL4)과 연결될 수 있다. 제12 화소(PX_12c)와 제3 데이터 라인(DL3) 사이에는 제11 화소(PX_11c)가 배치되어 서로 이격되어 있으므로, 제3 데이터 라인(DL3)으로부터 분지되어 제12 화소(PX_12c)로 연결되는 제12 연결 배선(CBR_12c)이 형성될 수 있다. 제12 연결 배선(CBR_12c)은 제1 방향(D1)으로 연장될 수 있다.
위와 같이 연결 배선을 이용하여 각각의 화소(PX)와 데이터 라인(DL)을 연결하는 경우, 데이터 라인(DL)에 입력되는 신호는 컬럼 반전 구동을 행하되, 사용자의 눈에는 도트 반전 구동으로 시인되도록 할 수 있어, 양 구조의 장점을 모두 취할 수 있다.
즉, 인접하는 데이터 라인(DL)은 서로 다른 극성의 데이터 신호를 제공받는 컬럼 반전 구동을 행하면서도, 실제 사용자의 눈에는 액정표시장치의 임의의 단위의 도트를 기준으로, 상하좌우로 인접하는 도트가 서로 다른 극성을 갖는 도트 반전 구동으로 시인되도록 할 수 있다. 일반적으로, 컬럼 반전 구동의 경우 구현하는 데 비용이 상대적으로 저렴하고, 도트 반전 구동의 경우 상대적으로 표시 품질이 뛰어난 장점을 갖는데, 본 실시예의 구조의 경우 이 둘의 장점을 모두 취할 수 있다.
구체적으로, 일 프레임 내에서, 제1 및 제3 데이터 라인(DL1, DL3)에 양의 극성을 갖는 데이터 신호가 제공되고, 제2 및 제4 데이터 라인(DL2, DL4)에 음의 극성을 갖는 데이터 신호가 제공될 수 있다.
여기서, 양의 극성이라 함은 상대적인 것이며, 입력되는 상기 데이터 신호의 전압값이 상기 공통 신호의 전압값에 비하여 더 높은 것을 의미한다. 반대로, 음의 극성이라 함은 입력되는 상기 데이터 신호의 전압값이 상기 공통 신호의 전압값에 비하여 더 낮은 것을 의미한다.
따라서, 제1 내지 제4 게이트 라인(GL1~GL4)으로 순차적으로 게이트 신호가 제공될 경우, 제1 화소(PX_1c), 제2 화소(PX_2c), 제5 화소(PX_5c), 제6 화소(PX_6c), 제9 화소(PX_9c), 제10 화소(PX_10c)는 양의 극성을 갖는 데이터 신호를 제공받는 반면, 제3 화소(PX_3c), 제4 화소(PX_4c), 제7 화소(PX_7c), 제8 화소(PX_8c), 제11 화소(PX_11c), 제12 화소(PX_12c)는 음의 극성을 갖는 데이터 신호를 제공받을 수 있다. 즉, 제1 방향(D1)을 따라 인접하는 두 개의 화소를 하나의 도트 단위로 하여, 상하 및 좌우로 인접하는 도트와 서로 다른 극성을 갖는 데이터 신호를 제공받을 수 있으므로, 사용자는 액정표시장치가 도트 반전 구동을 행하는 것으로 인식할 수 있다. 이에 따라, 비용을 절감하면서도 표시 품질의 향상 효과를 극대화할 수 있다.
도 8은 본 발명의 다른 실시예에 의한 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 8을 참조하면, 각각의 데이터 라인(DL1_a, DL1_b)들은 제2 방향(D2)뿐만 아니라 제1 방향(D1)으로도 연장되어 배치될 수 있다. 이에 따라, 하나의 데이터 라인은 제2 방향(D2)으로 인접하지 않은 서로 다른 화소와 각각 연결될 수 있다.
예시적으로, 제1 데이터 라인(DL1_a)은 제1 화소(PX_1d) 및 제2 화소(PX_2d)와 연결될 수 있으며, 제1 화소(PX_1d) 및 제2 화소(PX_2d)와 모두 인접하지 않은 제9 화소(PX_9d) 및 제10 화소(PX_10d)와 연결될 수 있다.
또한, 제2 데이터 라인(DL1_b)은 제3 화소(PX_3d) 및 제4 화소(PX_4d)와 연결될 수 있으며, 제3 화소(PX_3d) 및 제4 화소(PX_4d)와 모두 인접하지 않은 제11 화소(PX_11d) 및 제12 화소(PX_12d)와 연결될 수 있다.
본 실시예에서는 각각의 데이터 라인이 제2 방향(D2)으로 연장되는 거리가 2개의 화소(PX)에 대응되는 거리로 도시하였지만, 이에 제한되지 아니하고 2개의 화소(PX)에 대응되는 거리보다 짧은 거리만큼 제2 방향(D2)을 따라 연장될 수 있고, 또한 2개의 화소(PX)에 대응되는 거리보다 긴 거리만큼 제2 방향(D2)을 따라 연장될 수도 있다.
이러한 구조에 의하여 더욱 다양한 방식의 액정표시장치의 구동이 가능할 수 있다.
도 9는 본 발명의 다른 실시예에 의한 액정 표시 장치의 일부 화소들에 대한 레이아웃도이다.
이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 9를 참조하면, 전술한 실시예들과는 달리, 제1 방향으로 인접하는 두 개의 화소를 구동하기 위하여 1개의 게이트 라인(GL) 및 4개의 데이터 라인(DL)이 요구된다.
또한, 각각의 화소들은 모두 두 개의 도메인을 갖는 점에 있어서는 전술한 실시예들과 동일하나, 두 개의 도메인이 인접하는 경계가 제1 방향(D1)이 아닌 제2 방향(D2)을 따라 형성된다는 점에서 차이가 있다. 이 경우, 게이트 라인(GL)은 제1 방향(D1)으로 연장되므로 각 화소 전극(PE)의 두 개의 도메인이 인접하는 경계와 오버랩되도록 배치될 수 없으나, 데이터 라인(DL)의 경우 제2 방향(D2)으로 연장되므로, 각 화소 전극(PE)의 두 개의 도메인이 인접하는 경계와 오버랩되도록 배치될 수 있다.
즉, 도시된 바와 같이 제2 및 제4 데이터 라인(DL2, DL4)이 각 화소 전극(PE)의 두 개의 도메인이 인접하는 경계와 오버랩되도록 배치될 수 있다.
이에 따라, 각 화소 전극(PE)의 두 개의 도메인이 인접하는 경계와 오버랩되도록 배치되는 데이터 라인(DL)의 개수에 비례하여 액정표시장치의 투과율을 향상시킬 수 있다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 화소들에 대한 레이아웃도이고, 도 11은 도 10의 Ⅱ-Ⅱ'로 도시된 선을 따라 도시한 평면도이고, 도 12는 도 10에 도시된 일부 화소들의 화소 전극을 도시한 평면도이며, 도 13은 도 10에 도시된 일부 화소들의 공통 전극을 도시한 평면도이다.
이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 10 내지 도 13을 참조하면, 본 실시예에 따른 액정 표시 장치는 도 1에 도시된 실시예와 비교하여 몇몇 화소(PX_4f, PX_5f, PX_10f, PX_11f)들이 연결된 게이트 라인(GL1~GL4)이 상이하다. 또한, 본 실시예에 따른 액정 표시 장치는 도 1에 도시된 실시예와 비교하여 화소 전극(PE_f) 및 공통 전극(CE_f)의 배치 및 구조가 상이하다.
구체적으로, 보호막(IL) 상에 공통 전극(CE)이 배치되고, 공통 전극(CE) 상에 제2 패시베이션층(PA2)이 배치되고, 제2 패시베이션층(PA2) 상에 화소 전극(PE)이 배치되는 도 1에 도시된 실시예와는 달리, 본 실시예에 따른 액정표시장치는 보호막(IL) 상에 화소 전극(PE_f)이 배치되고, 화소 전극(PE_f) 상에 제2 패시베이션층(PA2)이 배치되고, 제2 패시베이션층(PA2) 상에 공통 전극(CE_f)이 배치된다.
구체적으로, 화소 전극(PE_f)은, 도 12에 도시된 바와 같이 각각의 화소마다 서로 구분되어 개별적으로 형성될 수 있다. 따라서, 화소 전극(PE_f)은 각각의 화소별로 서로 상이한 전압을 제공받을 수 있다. 다만, 도 1에 도시된 실시예와는 달리, 각각의 화소에 배치되는 화소 전극(PE_f)은 별도의 개구부를 포함하지 않는 면 형태일 수 있다.
공통 전극(CE_f)은 도 13에 도시된 바와 같이 컨택홀(CH)이 형성되는 영역과 슬릿(SL_f)이 형성되는 영역을 제외한 나머지 영역에서 보호막(IL)상에 일체로 형성될 수 있다. 즉, 도 1에 도시된 실시예와는 달리, 공통 전극(CE_f)은 각각의 화소가 배치되는 영역에 대응되어 배치되는 슬릿(SL_f)을 포함할 수 있다. 슬릿(SL_f)은 투명 도전성 물질이 형성되지 않는 개구부에 해당한다.
또한, 슬릿(SL_f) 사이에는 가지 전극(BR_f)이 형성될 수 있다. 가지 전극은 서로 간격을 두고 이격되어 평행하도록 배치될 수 있다. 다만, 도 1에 도시된 실시예와는 달리 가지 전극(SL)을 연결하는 연결 전극(CNE)은 형성되지 않을 수 있다. 대신, 공통 전극(CE_f)이 여러 화소에 걸쳐 배치되므로, 공통 전극(CE_f)의 가지 전극(BR_f)에 해당되지 않는 부분이 각각의 가지 전극(BR_f)을 연결할 수 있다.
가지 전극(BR_f), 슬릿(SL_f) 및 이들의 하부에 배치되는 화소 전극(PE_f)이 상호 작용하여 특정한 방향성을 가진 전계를 형성할 수 있다. 나아가, 상기 전계에 의하여 액정층(LCL)의 액정 분자(LC)가 제어될 수 있다. 상기 전계의 방향성 및 액정 분자의 배열 방향은 도 1에 도시된 실시예에서 설명한 바와 같으며, 이에 의하여 복수의 도메인이 형성될 수 있다.
여기서, 화소 전극(PE_f)은 상기 데이터 신호를 제공받을 수 있으며, 상기 데이터 신호의 전압값의 변화에 대응하여 화소 전극(PE_f)에 충전 및 방전되는 전압 또한 다양하게 변화할 수 있다. 반면, 상술한 바와 같이 공통 전극(CE_f)에는 상기 공통 신호의 전압값은 일정하게 유지될 수 있다.
다만, 액정표시장치의 단면을 고려할 경우, 즉, 제1 베이스 기판(SUB1)에 수직한 방향을 따라 살펴볼 경우, 화소 전극(PE)과 제1 내지 제4 게이트 라인(GL1~GL4) 사이에 공통 전극(CE)이 배치되는 도 1에 도시된 실시예와는 달리, 본 실시예의 경우 화소 전극(PE_f)과 제1 내지 제4 게이트 라인(GL1~GL4) 사이에는 공통 전극(CE_f)이 배치되지 않는다. 즉, 제1 내지 제4 게이트 라인(GL1~GL4)은 공통 전극(CE_f)보다는 화소 전극(PE_f)이 더 가깝게 배치된다.
도 1에 도시된 실시예의 경우, 일정한 전압이 유지되는 공통 전극(CE)이 화소 전극(PE)과 제1 내지 제4 게이트 라인(GL1~GL4) 사이에 배치되므로, 화소 전극(PE)과 제1 내지 제4 게이트 라인(GL1~GL4)에 모두 변화하는 전압값이 제공된다 하더라도 서로 영향을 미치지 않을 수 있다.
다만, 본 실시예의 경우, 변화하는 전압값을 갖는 상기 게이트 신호가 제공되는 제1 내지 제4 게이트 라인(GL1~GL4)과, 변화하는 전압값을 갖는 상기 데이터 신호가 제공되는 화소 전극(PE_f)이 서로 인접하여 배치되므로 양 구성 사이에는 기생 커패시턴스가 형성될 수 있다. 이러한 기생 커패시턴스는 액정표시장치의 표시 품질을 저하시킬 수 있는데, 본 실시예에서는 일부 화소들의 제1 내지 제4 게이트 라인(GL1~GL4) 및 제1 내지 제4 데이터 라인(DL1~DL4)과의 연결관계를 최적화함으로써, 표시 품질의 저하를 방지할 수 있다.
구체적으로, 제1 화소(PX_1f)는 제1 데이터 라인(DL1) 및 제2 게이트 라인(GL2)과 연결되고, 제2 화소(PX_2f)는 제2 데이터 라인(DL2) 및 제1 게이트 라인(GL1)과 연결되고, 제3 화소(PX_3f)는 제2 데이터 라인(DL2) 및 제2 게이트 라인(GL2)과 연결되고, 제4 화소(PX_4f)는 제3 데이터 라인(DL3) 및 제2 게이트 라인(GL2)과 연결되고, 제5 화소(PX_5f)는 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과 연결되고, 제6 화소(PX_6f)는 제4 데이터 라인(DL4) 및 제1 게이트 라인(GL1)과 연결될 수 있다.
즉, 제1 화소(PX_1f) 및 제4 화소(PX_4f)는 모두 제2 게이트 라인(GL2)과 연결되고, 제2 화소(PX_2f) 및 제5 화소(PX_5f)는 모두 제1 게이트 라인(GL1)과 연결될 수 있으나, 제3 화소(PX_3f) 및 제6 화소(PX_6f)는 각각 서로 다른 게이트 라인인 제2 게이트 라인(GL2) 및 제1 게이트 라인(GL1)과 연결될 수 있다.
이 때, 제1 화소(PX_1f) 및 제4 화소(PX_4f)가 모두 적색으로 시인되도록 하는 컬러 필터(CF)가 배치되는 적색 화소이고, 제2 화소(PX_2f) 및 제5 화소(PX_5f)가 모두 녹색으로 시인되도록 하는 컬러 필터(CF)가 배치되는 녹색 화소이며 제3 화소(PX_3f) 및 제6 화소(PX_6f)가 모두 청색으로 시인되도록 하는 컬러 필터(CF)가 배치되는 청색 화소일 경우 표시 품질이 향상될 수 있다.
구체적으로, 제1 게이트 라인(GL1)과 제2 게이트 라인(GL2)은 모두 제1 내지 제6 화소(PX_1f~PX_6f)와 인접하여 배치되므로, 제1 내지 제6 화소(PX_1f~PX_6f)의 화소 전극들과 기생 커패시턴스가 형성될 수 있다. 따라서, 제1 게이트 라인(GL1)에 먼저 게이트 신호가 제공되고 난 이후 제2 게이트 라인(GL2)에 게이트 신호가 제공됨으로 인하여, 제1 게이트 라인(GL1)에 의하여 제어되는 제2, 제5 및 제6 화소들(PX_2f, PX_5f, PX_6f)은 제2 게이트 라인(GL2)에 제공되는 신호가 변화할 때 기생 커패시턴스에 의하여 각각의 화소 전극(PE_2f, PE_5f, PE_6f)에 충전된 전압이 일정 부분 강하될 수 있다.
그러나, 제2 게이트 라인(GL2)에 의하여 제어되는 제1, 제3 및 제4 화소들(PX_1f, PX_3f, PX_4f)은, 각각의 화소 전극(PE_1f, PE_3f, PE_4f)에 충전된 전압이 제1 게이트 라인(GL1)의 신호 변화에 의하여 일정 부분 강하될 수 있다 하더라도, 제1 게이트 라인(GL1)의 동작이 모두 종료된 후에 제2 게이트 라인(GL2)의 동작이 시작되므로, 제1 게이트 라인(GL1)에 의한 전압 강하에 영향을 받지 않을 수 있다.
따라서, 제1 및 제4 화소(PX_1f, PX_4f)를 모두 적색을 표시하도록 하고 제2 게이트 라인(GL2)과 연결되도록 할 경우, 제1 및 제4 화소(PX_1f, PX_4f) 모두 전압 강하에 의한 영향을 받지 않기 때문에 동일한 휘도의 적색을 구현할 수 있다.
또한, 제2 및 제5 화소(PX_2f, PX_5f)를 모두 녹색으로 표시하도록 하고 제1 게이트 라인(GL1)과 연결되도록 할 경우, 제2 및 제5 화소(PX_2f, PX_5f) 모두 동일한 정도로 전압 강하가 발생하기 때문에, 동일한 휘도의 녹색을 구현할 수 있다.
다만, 제3 및 제6 화소(PX_3f, PX_6f)의 경우 모두 청색을 표시하도록 함에도 불구하고 각각 제1 게이트 라인(GL1), 제2 게이트 라인(GL2)과 연결되도록 할 수 있다. 이는 제3 화소(PX_3f)는 전압 강하가 발생하지 않고 제6 화소(PX_6f)에는 전압 강하가 발생하여 동일한 휘도의 청색을 구현할 수 없다 하더라도, 적색과 녹색에 비하여 청색의 시인성이 낮기 때문에 사용자의 눈에 크게 시인되지 않을 수 있기 때문이다.
따라서, 이러한 각각의 화소(PX_1b~PX_12b)들의 게이트 라인(GL1~GL4)과의 연결 구조에 의하여, 액정표시장치의 표시 품질을 향상시킬 수 있다.이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
GL1, GL2, GL3, GL4: 제1, 제2, 제3, 제4 게이트 라인
DL1, DL2, DL3, DL4: 제1, 제2, 제3, 제4 데이터 라인
DM1: 제1 도메인
DM2: 제2 도메인
PX_1: 제1 화소
PE_1: 제1 화소 전극
CE: 공통 전극
TR: 트랜지스터
CH: 컨택홀

Claims (24)

  1. 제1 방향으로 연장되는 제1 게이트 라인 및 제2 게이트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 내지 제4 데이터 라인;
    상기 제1 및 제2 게이트 라인 중 어느 하나 및 상기 제1 내지 제4 데이터 라인 중 어느 하나와 각각 연결되는 복수의 화소를 포함하되,
    상기 각 화소는 연결되는 상기 제1 내지 제4 데이터 라인 중 어느 하나로부터 데이터 신호를 제공받는 화소 전극을 포함하고,
    상기 화소 전극이 배치되는 영역은 액정 분자의 평균 배열 방향이 서로 상이한 제1 도메인과 제2 도메인을 포함하고,
    상기 제1 게이트 라인은 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계와 오버랩되도록 배치되는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 화소 전극은 복수의 슬릿을 더 포함하되,
    상기 제1 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제1 사이각을 형성하고,
    상기 제2 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제2 사이각을 형성하는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 도메인에는 상기 제1 방향과 제1 유사 사이각을 형성하는 상기 슬릿이 더 배치되고,
    상기 제2 도메인에는 상기 제1 방향과 제2 유사 사이각을 형성하는 상기 슬릿이 더 배치되되,
    상기 제1 유사 사이각은 상기 제1 사이각과 -20도 이상 20도 이하의 차이를 갖고,
    상기 제2 유사 사이각은 상기 제2 사이각과 -20도 이상 20도 이하의 차이를 갖는 액정 표시 장치.
  4. 제1 항에 있어서,
    복수의 상기 화소와 오버랩되도록 배치되는 제1 내지 제3 컬러 필터를 더 포함하되,
    복수의 상기 화소는 상기 제1 방향으로 연속하여 배치되는 제1 내지 제6 화소를 포함하고,
    상기 제1 컬러 필터는 상기 제1 및 제4 화소와 오버랩되도록 배치되고,
    상기 제2 컬러 필터는 상기 제2 및 제5 화소와 오버랩되도록 배치되며,
    상기 제3 컬러 필터는 상기 제3 및 제6 화소와 오버랩되도록 배치되는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 및 제4 화소는 상기 제2 게이트 라인과 연결되고,
    상기 제2 및 제5 화소는 상기 제1 게이트 라인과 연결되며,
    상기 제3 및 제6 화소 중 어느 하나는 상기 제1 게이트 라인과 연결되고, 나머지 하나는 상기 제2 게이트 라인과 연결되는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 컬러 필터는 청색의 파장 대역을 갖는 광을 투과시키는 액정 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 데이터 라인은 상기 제1 화소의 상기 제1 방향의 반대 방향 일측에 배치되고,
    상기 제2 데이터 라인은 상기 제2 및 제3 화소 사이에 배치되며,
    상기 제3 데이터 라인은 상기 제4 및 제5 화소 사이에 배치되고,
    상기 제4 데이터 라인은 상기 제6 화소의 상기 제1 방향 일측에 배치되는 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 데이터 라인은 상기 제1 화소와 연결되고,
    상기 제2 데이터 라인은 상기 제2 및 제3 화소와 연결되며,
    상기 제3 데이터 라인은 상기 제4 및 제5 화소와 연결되고,
    상기 제4 데이터 라인은 상기 제6 화소와 연결되는 액정 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 데이터 라인은 상기 제1 및 제2 화소와 연결되고,
    상기 제3 데이터 라인은 상기 제3 및 제4 화소와 연결되며,
    상기 제4 데이터 라인은 상기 제5 및 제6 화소와 연결되는 액정 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 데이터 라인과 상기 제1 화소를 연결하는 제2 연결 배선을 더 포함하고,
    상기 제3 데이터 라인과 상기 제3 화소를 연결하는 제3 연결 배선을 더 포함하며,
    상기 제4 데이터 라인과 상기 제5 화소를 연결하는 제4 연결 배선을 더 포함하는 액정 표시 장치.
  11. 제9 항에 있어서,
    상기 제2 및 제4 데이터 라인에는 제1 극성을 갖는 상기 데이터 신호가 제공되고,
    상기 제3 데이터 라인에는 제2 극성을 갖는 상기 데이터 신호가 제공되는 액정 표시 장치.
  12. 제1 항에 있어서,
    복수의 상기 화소는 상기 제1 및 제2 게이트 라인 중 어느 하나를 제어 단자로, 상기 제1 내지 제4 데이터 라인 중 어느 하나를 입력 단자로, 각각의 상기 화소의 상기 화소 전극을 출력 단자로 하는 박막 트랜지스터를 더 포함하되,
    상기 제1 게이트 라인을 제어 단자로 하는 복수의 상기 박막 트랜지스터는 상기 제1 게이트 라인의 상기 제2 방향 일측에 배치되는 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제2 게이트 라인과 오버랩되도록 배치되는 차광 부재를 더 포함하되,
    상기 제2 게이트 라인은 복수의 상기 화소의 상기 화소 전극과 오버랩되지 않도록 배치되는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 차광 부재의 상기 제2 방향 폭은 11㎛ 이하인 액정 표시 장치.
  15. 제13 항에 있어서,
    상기 차광 부재는 상기 제1 및 제2 도메인이 인접하는 경계와 오버랩되지 않도록 배치되는 액정 표시 장치.
  16. 제15 항에 있어서,
    상기 차광 부재는 상기 제1 게이트 라인과 상기 제1 내지 제4 데이터 라인이 오버랩되는 영역에 배치되는 액정 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 사이각과 상기 제2 사이각은 상기 제2 방향으로 연장되는 직선을 기준으로 서로 대칭인 액정 표시 장치.
  18. 제1 방향으로 연장되는 복수의 게이트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 데이터 라인;
    상기 게이트 라인 및 상기 게이트 라인과 각각 연결되는 복수의 화소를 포함하되,
    상기 화소는 상기 데이터 라인으로부터 데이터 신호를 제공받는 화소 전극을 포함하고,
    상기 화소 전극이 배치되는 영역은 액정 분자의 평균 배열 방향이 서로 상이한 제1 도메인과 제2 도메인을 포함하고,
    복수의 상기 게이트 라인 중 적어도 하나는 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계와 오버랩되도록 배치되는 액정 표시 장치.
  19. 제18 항에 있어서,
    상기 화소 전극은 복수의 슬릿을 더 포함하되,
    상기 제1 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제1 사이각을 형성하고,
    상기 제2 도메인에 배치되는 상기 슬릿은 상기 제1 방향과 제2 사이각을 형성하는 액정 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 도메인에는 상기 제1 방향과 제1 유사 사이각을 형성하는 상기 슬릿이 더 배치되고,
    상기 제2 도메인에는 상기 제1 방향과 제2 유사 사이각을 형성하는 상기 슬릿이 더 배치되되,
    상기 제1 유사 사이각은 상기 제1 사이각과 -20도 이상 20도 이하의 차이를 갖고,
    상기 제2 유사 사이각은 상기 제2 사이각과 -20도 이상 20도 이하의 차이를 갖는 액정 표시 장치.
  21. 제18 항에 있어서,
    복수의 상기 화소는 상기 제2 방향으로 m개가 배치되고,
    복수의 상기 데이터 라인은, 각각 2m개의 상기 화소와 연결되는 액정 표시 장치.
  22. 제21 항에 있어서,
    복수의 상기 화소는 상기 제1 방향으로 n개가 배치되고
    복수의 상기 게이트 라인은, 각각 n/2개의 상기 화소와 연결되는 액정 표시 장치.
  23. 제18 항에 있어서,
    복수의 상기 게이트 라인의 일부 구간과 중첩되도록 배치되는 차광 부재를 더 포함하되,
    상기 차광 부재는 상기 제1 도메인과 상기 제2 도메인이 인접하는 경계를 제외한 구간의 상기 게이트 라인과 오버랩되도록 배치되는 액정 표시 장치.
  24. 제18 항에 있어서,
    상기 제2 방향으로 인접하여 배치되는 상기 화소 전극 사이에는, 하나의 상기 게이트 라인이 배치되는 액정 표시 장치.
KR1020150183534A 2015-12-22 2015-12-22 액정 표시 장치 KR102484230B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150183534A KR102484230B1 (ko) 2015-12-22 2015-12-22 액정 표시 장치
US15/205,910 US9928788B2 (en) 2015-12-22 2016-07-08 Liquid crystal display device
CN201610937300.1A CN106909007B (zh) 2015-12-22 2016-11-01 液晶显示器设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183534A KR102484230B1 (ko) 2015-12-22 2015-12-22 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20170075051A true KR20170075051A (ko) 2017-07-03
KR102484230B1 KR102484230B1 (ko) 2023-01-03

Family

ID=59064815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183534A KR102484230B1 (ko) 2015-12-22 2015-12-22 액정 표시 장치

Country Status (3)

Country Link
US (1) US9928788B2 (ko)
KR (1) KR102484230B1 (ko)
CN (1) CN106909007B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646478B (zh) * 2018-03-28 2022-05-03 厦门天马微电子有限公司 阵列基板、液晶显示面板及像素充电方法
CN109901321B (zh) * 2019-04-02 2021-05-07 Tcl华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN110085190B (zh) * 2019-06-10 2021-08-24 北海惠科光电技术有限公司 阵列基板以及显示面板
JP7457500B2 (ja) * 2019-12-26 2024-03-28 上海天馬微電子有限公司 液晶表示装置
CN111443536A (zh) * 2020-05-14 2020-07-24 成都中电熊猫显示科技有限公司 阵列基板、驱动方法以及液晶显示面板
CN112083605B (zh) * 2020-08-26 2022-11-29 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
US11899323B2 (en) * 2021-07-26 2024-02-13 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016412A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 액정 표시 장치
KR20070043094A (ko) * 2005-10-20 2007-04-25 삼성전자주식회사 평판표시장치
KR20130035029A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
KR100375737B1 (ko) * 1999-06-25 2003-03-15 비오이 하이디스 테크놀로지 주식회사 액티브 매트릭스형 액정 표시 장치
KR100471397B1 (ko) * 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
US7129922B2 (en) * 2003-04-30 2006-10-31 Hannstar Display Corporation Liquid crystal display panel and liquid crystal display thereof
KR20080000458A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 액정표시장치
KR20080014317A (ko) * 2006-08-10 2008-02-14 삼성전자주식회사 표시 장치
JP2009103797A (ja) 2007-10-22 2009-05-14 Hitachi Displays Ltd 液晶表示装置
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치
RU2516578C1 (ru) * 2010-05-24 2014-05-20 Шарп Кабусики Кайся Подложка активной матрицы и жидкокристаллическое устройство отображения
KR20120010777A (ko) * 2010-07-27 2012-02-06 엘지디스플레이 주식회사 액정표시장치
KR20130059181A (ko) * 2011-11-28 2013-06-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치 및 그 제조방법
JP2014048360A (ja) 2012-08-30 2014-03-17 Kyocera Corp 液晶表示装置
KR20140058252A (ko) * 2012-11-06 2014-05-14 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016412A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 액정 표시 장치
KR20070043094A (ko) * 2005-10-20 2007-04-25 삼성전자주식회사 평판표시장치
KR20130035029A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
CN106909007B (zh) 2021-11-09
US9928788B2 (en) 2018-03-27
KR102484230B1 (ko) 2023-01-03
US20170178579A1 (en) 2017-06-22
CN106909007A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
JP4809406B2 (ja) 液晶ディスプレイ装置
KR102484230B1 (ko) 액정 표시 장치
KR102401213B1 (ko) 액정 표시 장치
US8564754B2 (en) Liquid crystal display
EP2752879B1 (en) Thin film transistor array panel
US20140063429A1 (en) Liquid crystal display
KR102342141B1 (ko) 액정 표시 장치
US20150070644A1 (en) Pixel structure
WO2014103911A1 (ja) 液晶ディスプレイ
US20090058784A1 (en) Display device
US20120262435A1 (en) Liquid crystal display
KR20060114921A (ko) 액정 표시 장치
US9354475B2 (en) Liquid crystal display device and method for manufacturing the same
US20130321736A1 (en) Liquid crystal display
KR102262431B1 (ko) 액정 표시 장치
KR102446205B1 (ko) 표시 장치
TW201305702A (zh) 平面內切換型液晶顯示面板及其製造方法
US9134565B2 (en) Pixel unit and display panel having the same
CN106950756B (zh) 液晶显示设备
KR101890735B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US10401684B2 (en) Liquid crystal display device
KR20070087293A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20150073610A (ko) 액정표시장치
KR20080097543A (ko) 액정 표시 장치
KR20080072133A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant