TWI571687B - 顯示面板及其陣列基板 - Google Patents

顯示面板及其陣列基板 Download PDF

Info

Publication number
TWI571687B
TWI571687B TW103117330A TW103117330A TWI571687B TW I571687 B TWI571687 B TW I571687B TW 103117330 A TW103117330 A TW 103117330A TW 103117330 A TW103117330 A TW 103117330A TW I571687 B TWI571687 B TW I571687B
Authority
TW
Taiwan
Prior art keywords
region
electrode
array substrate
transparent electrode
edge
Prior art date
Application number
TW103117330A
Other languages
English (en)
Other versions
TW201544883A (zh
Inventor
張琬珩
鄭孝威
范姜士權
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103117330A priority Critical patent/TWI571687B/zh
Priority to CN201410301367.7A priority patent/CN104020620B/zh
Priority to US14/487,658 priority patent/US9165946B1/en
Publication of TW201544883A publication Critical patent/TW201544883A/zh
Application granted granted Critical
Publication of TWI571687B publication Critical patent/TWI571687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)

Description

顯示面板及其陣列基板
本揭露是有關於一種顯示面板，且特別是有關於一種顯示面板之陣列基板。
液晶顯示器(Liquid Crystal Display；LCD)是目前顯示器產業的主流，但其視角較小也是相關產業積極解決的問題之一。目前相關產業為了解決視角較小的問題，提出各種不同的顯示技術，例如：垂直配向(Vertical Alignment；VA)顯示技術、橫向電場效應(In-Plane Switching；IPS)顯示技術與邊際場切換(Fringe-Field Switching；FFS)顯示技術。
FFS顯示技術與IPS顯示技術是二種最近最受歡迎的廣視角技術，但是FFS顯示技術較IPS顯示技術具有較高穿透性與較大視角的特性。此外，FFS顯示技術也改善了改善IPS顯示技術扭轉速度慢、開口率低、需較多背光源等缺點。因此，FFS顯示技術漸漸成為廣視角技術的明日之星。
因此，本發明之一技術態樣是在提供一種應用FFS顯示技術的陣列基板。
根據本發明一實施方式，一種陣列基板包含掃描線、資料線、薄膜電晶體、第一透明電極、保護層與第二透明電極。掃描線與資料線交錯以定義出畫素區。薄膜電晶體具有閘極、源極、汲極、半導體層與閘介電層。閘極連接掃描線。源極連接資料線。半導體層設置於源極、汲極與閘極之間。源極與汲極分別接觸半導體層之二端。閘介電層設置於半導體層與閘極之間且閘介電層皆與掃描線和資料線重疊，並延伸覆畫素區。閘介電層具有第一區、第二區與第三區。第一區至少部分對應於半導體層。第三區對應於至少一部份畫素區。第二區連接且位於第一區與第三區之間。第二區與第三區之厚度不同。第一透明電極設置且覆蓋於在畫素區之部份閘介電層上。保護層設置且覆蓋於薄膜電晶體與第一透明電極上。第二透明電極設置且覆蓋於部份保護層上。第二透明電極具有第一邊緣電極、第二邊緣電極、複數個條狀電極與複數個間隔。第一邊緣電極實質上平行於資料線，且位於資料線旁邊。第二邊緣電極實質上平行於掃描線，且位於掃描線旁邊。條狀電極連接於第一邊緣電極、第二邊緣電極或兩者。各間隔位於各二相鄰之條狀電極之間。第一透明電極與第二透明電極其中之一電性連接汲極，用以當作畫素電極。第一透明電極與第二透明電極其中另一者電性連接共通電位源， 用以當作共通電極。
在本發明一或多個實施方式中，上述之條狀電極連接於第一邊緣電極。第二區更對應設置於資料線與第一透明電極之間。第一透明電極部份重疊於第二區。
在本發明一或多個實施方式中，上述之第一邊緣電極之內緣與第二區之邊界之間的垂直投影距離約為2微米(micrometer；μm)至8微米(μm)。
在本發明一或多個實施方式中，上述之第二區更對應設置於掃描線與第一透明電極之間。第一透明電極部份重疊於第二區。
在本發明一或多個實施方式中，上述之第二邊緣電極之內緣與第二區之邊界之間的垂直投影距離約為2微米(μm)至8微米(μm)。
在本發明一或多個實施方式中，上述之條狀電極連接於第二邊緣電極。第二區更對應設置於掃描線與第一透明電極之間。第一透明電極部份重疊於第二區。
在本發明一或多個實施方式中，上述之第二邊緣電極之內緣與第二區之邊界之間的垂直投影距離約為2微米(μm)至8微米(μm)。
在本發明一或多個實施方式中，上述之第一區與第二區的厚度皆厚於第三區的厚度。
在本發明一或多個實施方式中，上述之第一區與第三區的厚度皆薄於第二區的厚度。
在本發明一或多個實施方式中，上述之第二區更對 應設置於掃描線，但不包含位於第一區之掃描線。
在本發明一或多個實施方式中，上述之第二區與該第三區之間的厚度差約為1000埃(Ångström；Å)至10000埃(Å)。
本發明之另一技術態樣為提供上述陣列基板之顯示面板。
根據本發明一實施方式，一種顯示面板包含上述之陣列基板、對向基板與非自發光顯示介質層。對向基板設置於陣列基板上。非自發光顯示介質層夾設於陣列基板與對向基板之間。
100‧‧‧陣列基板
105‧‧‧基板
110‧‧‧掃描線
120‧‧‧資料線
130‧‧‧薄膜電晶體
132‧‧‧閘極
134‧‧‧閘介電層
136‧‧‧源極
138‧‧‧汲極
139‧‧‧半導體層
140‧‧‧第一透明電極
145‧‧‧保護層
150‧‧‧第二透明電極
152‧‧‧第一邊緣電極
154‧‧‧第二邊緣電極
156‧‧‧條狀電極
158‧‧‧間隔
200‧‧‧對向基板
300‧‧‧非自發光顯示介質層
2‧‧‧線段
3‧‧‧線段
4‧‧‧線段
7‧‧‧線段
9‧‧‧線段
PX‧‧‧畫素區
I‧‧‧第一區
II‧‧‧第二區
III‧‧‧第三區
D‧‧‧垂直投影距離
E‧‧‧圈
第1圖繪示依照本發明第一實施方式之陣列基板的局部俯視圖。
第2圖繪示沿第1圖之線段2的剖面圖。
第3圖繪示沿第1圖之線段3的剖面圖。
第4圖繪示沿第1圖之線段4的剖面圖。
第5圖繪示依照本發明第二實施方式之陣列基板的局部剖面圖，其剖面位置與第4圖相同。
第6圖繪示依照本發明第三實施方式之陣列基板的局部俯視圖。
第7圖繪示沿第6圖之線段7的剖面圖。
第8圖繪示依照本發明第四實施方式之陣列基板的局 部俯視圖。
第9圖繪示繪示沿第8圖之線段9的剖面圖。
第10圖繪示依照本發明一實施方式之顯示面板的剖面示意圖。
第11圖繪示依照本發明複數個實施例的寄生電容柱狀圖。
第12圖繪示依照本發明複數個實施例的穿透率增益曲線圖。
第13圖繪示依照本發明實施例與比較例的液晶層穿透效率曲線圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第一實施方式
第1圖繪示依照本發明第一實施方式之陣列基板100的局部俯視圖。如第1圖所示，陣列基板100包含掃描線110、資料線120、薄膜電晶體130、第一透明電極140、保護層(如第2圖之標號145所示)與第二透明電極150。掃描線110 與資料線120交錯以定義出畫素區PX。
第2圖繪示沿第1圖之線段2的剖面圖。請一併參照第1圖與第2圖，薄膜電晶體130具有閘極132、閘介電層(或稱為閘絕緣層)134、源極136、汲極138與半導體層139。閘極132連接掃描線110。源極136連接資料線120。半導體層139設置於源極136、汲極138與閘極132之間，且源極136與汲極138相互分離且分別接觸半導體層139之二端。閘介電層134設置於半導體層139與閘極132之間，且延伸覆蓋畫素區PX。第一透明電極140設置且覆蓋於在畫素區PX之部份閘介電層134上。保護層145設置且覆蓋於薄膜電晶體130與第一透明電極140上。第二透明電極150設置且覆蓋於部份保護層145上。在本實施方式中，第一透明電極140電性連接汲極138，用以當作畫素電極。第二透明電極150電性連接共通電位源，用以當作共通電極。亦即，本實施方式之陣列基板100為上共通電極、下畫素電極結構。
此外，本實施方式之陣列基板100尚可包含基板105。上述之掃描線110、資料線120、薄膜電晶體130、第一透明電極140、保護層145與第二透明電極150均可形成於基板105上。
請回到第1圖，第二透明電極150具有第一邊緣電極(或稱為第一邊界電極)152、第二邊緣電極(或稱為第二邊界電極)154、複數個條狀電極156與複數個間隔158。第一邊緣電極152實質上平行於資料線120，且位於資料線120 旁邊。第二邊緣電極154實質上平行於掃描線110，且位於掃描線110旁邊。條狀電極156連接於第一邊緣電極152。各間隔158位於各二相鄰之條狀電極156之間。
然而，條狀電極156與第一邊緣電極152的連接處會產生較混亂的電場，因此容易造成液晶分子亂轉。甚至在部分狀況下，液晶分子會向垂直於陣列基板100的方向抬起，而不是在平行於陣列基板100的平面上偏轉。這種情況容易產生不連續線(declination line)，造成液晶效率的損失。
為了改善以上的現象，本實施方式係採用不同厚度的閘介電層，並藉由閘介電層的地形來降低上述混亂電場對液晶分子所造成的影響。第3圖繪示沿第1圖之線段3的剖面圖。請一併參考第1~3圖。閘介電層134具有第一區I、第二區II與第三區III。第一區I至少部分對應於半導體層139。第三區III對應於至少一部份畫素區PX。第二區II連接且位於第一區I與第三區III之間。第二區II與第三區III之厚度不同。
請參考第3圖。在本實施方式中，第二區II更可選擇性地對應設置於資料線120與第一透明電極140之間，且第三區III的厚度薄於第二區II的厚度。因此，條狀電極156與第一邊緣電極152的連接處，亦即第一邊緣電極152的內緣，到第一透明電極140的距離會變長，以減弱此區域第一透明電極140與第二透明電極150之間的電場強度。如此一來，條狀電極156與第一邊緣電極152 之連接處所產生的混亂電場就會變小，液晶分子亂轉的情況也會減輕。
此外，從第3圖也可以很簡單且輕楚的看得出來，閘介電層134可與資料線120重疊。更具體地說，資料線120可設置且覆蓋於部分閘介電層134之第二區II上。
此外，本實施方式之第一透明電極140部份重疊於第二區II。更具體地說，第二區II與第三區III之間具有段差，第一透明電極140可共形地覆蓋此段差、此段差周圍的局部第二區II與全部的第三區III。
在本實施方式中，第一邊緣電極152的內緣與第二區II之邊界之間具有垂直投影距離D。因為第一邊緣電極152的內緣與第二區II之邊界之間具有垂直投影距離D，因此可以進一步拉開第一邊緣電極152的內緣，亦即條狀電極156與第一邊緣電極152的連接處，到第一透明電極140的距離，藉此更進一步地改善液晶效率。實務上，上述之垂直投影距離D可約為2微米(micrometer；μm)至8微米(μm)，更具體地可約為2微米(μm)至6微米(μm)，再更具體地可約為4微米(μm)至6微米(μm)。
應瞭解到，「約」係用以修飾任何可些微變化的關係，但這種些微變化並不會改變其本質。舉例來說，「上述之垂直投影距離D可約為2微米(micrometer；μm)至8微米(μm)」，此一描述除了代表垂直投影距離D確實為2微米(μm)至8微米(μm)外，只要能夠改善液晶效率，垂直投影距離D亦可略小於2微米(μm)，或略大於8微米(μm)。
回到第2圖。第二區II更可選擇性地對應設置於掃描線110與第一透明電極140之間。同樣地，第二邊緣電極154的內緣與第二區II之邊界之間可具有垂直投影距離D。實務上，上述之垂直投影距離D可約為2微米(μm)至8微米(μm)，更具體地可約為2微米(μm)至6微米(μm)，再更具體地可約為4微米(μm)至6微米(μm)。
同樣地，第2圖之第一透明電極140部份重疊於第二區II。更具體地說，第2圖之第二區II與第三區III之間具有段差，第一透明電極140可共形地覆蓋此段差、此段差周圍的局部第二區II與全部的第三區III。
雖然以上敘述將條狀電極156定義為連接於第一邊緣電極152，但此不應解釋為條狀電極156僅連接於第一邊緣電極152。事實上，在第1圖中，有部分的條狀電極156也電性連接第一邊緣電極152與第二邊緣電極154兩者。因此，可選擇性的視實際需要，彈性選擇條狀電極156的實施方式。
第4圖繪示沿第1圖之線段4的剖面圖。如第4圖所示，上述之第二區II更可選擇性地對應設置於掃描線110，使得第二區II更介於掃描線110與第二透明電極150之間。由於第二區II的厚度厚於第三區III的厚度(如第3圖所繪示)，或者說由於掃描線110與第二透明電極150之間具有厚度較厚的第二區II，因此可以降低掃描線110與第二透明電極150之間的寄生電容，避免電阻-電容負載(Resistor-Capacitor Loading；RC Loading)過高造成充電能 力不足的問題。
此外，上述之第二區II更可選擇性地介於掃描線110與資料線120之間。由於在掃描線110與資料線120之間具有厚度較厚的第二區II，因此可以降低掃描線110與資料線120之間的寄生電容，避免電阻-電容負載(RC Loading)過高造成充電能力不足的問題。
再者，上述之第一區I的厚度可厚於第三區III的厚度(如第2圖所繪示)。由於在閘極132與半導體層139、閘極132與源極136以及閘極132與汲極138之間具有厚度較厚的第一區I，因此可以降低閘極132與半導體層139、閘極132與源極136以及閘極132與汲極138之間的寄生電容，避免電阻-電容負載(RC Loading)過高造成充電能力不足的問題。
此外，從第4圖也可以很簡單且輕楚的看得出來，閘介電層134可與掃描線110重疊。更具體地說，閘介電層134之第一區I與第二區II均對應設置於掃描線110，或者說閘介電層134之第一區I與第二區II可共同覆蓋掃描線110。綜合第3圖與第4圖可知，閘介電層134可皆與掃描線110和資料線120重疊。
在本實施方式中，第一區I、第二區II與第三區III的不同厚度可藉由多加至少一道微影及蝕刻製程來形成。具體而言，假定第三區III是厚度較薄的薄區，第一區I與第二區II是厚度較厚的厚區，則製造者可以一道微影製程定義出薄區(或者說，第三區III)與厚區(或者說，第一區I 與第二區II)，然後再以蝕刻製程減薄薄區(或者說，第三區III)的厚度。或者，製造者可先於陣列基板100上形成第一介電層，然後以微影及蝕刻製程去除位於薄區(或者說，第三區III)的第一介電層，接著再全面形成第二介電層覆蓋第一介電層與薄區(或者說，第三區III)。此時第一介電層與第二介電層重疊的區域將成為厚區(或者說，第一區I與第二區II)，而薄區(或者說，第三區III)則因為只有第二介電層，因此其厚度將較厚區(或者說，第一區I與第二區II)薄。此時，閘介電層134就由第一介電層與第二介電層構層，但是薄區的閘介電層134就只有第一介電層與第二介電層其中一層，而厚區的閘介電層134就包含第一介電層與第二介電層。
在本實施方式中，較佳地，第一區I與第二區II的厚度可相同，且第一區I與第二區II的厚度皆厚於第三區III的厚度，除為了製程簡便之外，更可有利於避免上述的電阻-電容負載問題與不連續線的現象。當然，如果條件許可，第一區I、第二區II與第三區III亦可皆具有不同的厚度。本發明所屬技術領域中具有通常知識者，當視實際需要，彈性選擇第一區I、第二區II與第三區III的厚度。
在本實施方式中，第一區I及/或第二區II和第三區III的厚度差可約為1000埃(Ångström；Å)至10000埃(Å)。以上所述之厚度差範圍僅為例示，並非用以限制本發明。本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇適當的厚度差。
上述之第一區I及/或第二區II的厚度可約為4000埃(Å)至10000埃(Å)。同樣地，以上所述之厚度範圍僅為例示，並非用以限制本發明。本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇適當的厚度。
在本實施方式中，上述之基板105可為硬質基板或軟質基板。硬質基板可為例如玻璃基板。軟質基板可為例如聚醯亞胺(Polyimide；PI)基板。
上述之掃描線110、閘極132、資料線120、源極136與汲極138的材質可為任何導體，例如：鈦、鉬、鉻、銥、鋁、銅、銀、金、石墨烯、奈米炭管或上述之任意組合，其形成方式可為薄膜、微影及蝕刻製程。更具體地說，本段所述之薄膜製程可為物理氣相沉積法，例如濺鍍法，或者其它合適的製程，例如：網印、旋轉塗佈、噴墨等等。
上述之閘介電層134與保護層145的材質可為任何介電材料，例如：氮化矽、氧化矽、氮氧化矽、氧化石墨烯、氮化石墨烯、氮氧化石墨烯、聚合物材料或上述之任意組合，其形成方式可為薄膜、微影及蝕刻製程。
上述之半導體層139的材質可為任何半導體材料，例如：非晶矽、複晶矽、單晶矽、氧化物半導體(oxide semiconductor)、石墨烯或上述之任意組合，其形成方式可為薄膜、微影及蝕刻製程。
上述之第一透明電極140與第二透明電極150的材質可為任何透明導電材料，例如：氧化銦錫、氧化銦鋅、氧化鋅鋁、石墨烯、奈米炭管或上述任意之組合，其形成 方式可為薄膜、微影及蝕刻製程。
第二實施方式
第5圖繪示依照本發明第二實施方式之陣列基板的局部剖面圖，其剖面位置與第4圖相同。本實施方式與第一實施方式的不同在於：本實施方式之第一區I的厚度薄於第二區II的厚度。或者說，上述之第二區II更可選擇性地對應設置於掃描線110，但不包含位於第一區I之掃描線110，意即第一區I是對應於半導體層139所在的位置，且此位置也有部份掃描線110及/或閘極132，因此，除了第一區I位置的閘介電層134厚度之外，可選擇性地的採用第二區II的閘介電層134厚度。由於本實施方式在閘極132與半導體層139之間具有厚度較薄的第一區I，因此可以增加半導體層139的載子移動速率，提昇薄膜電晶體130的效率。
在本實施方式中，第一區I與第三區的厚度可相同，且第一區I與第三區的厚度皆薄於第二區II的厚度，除為了製程簡便之外，更可有利於避免不連續線的現象與增加半導體層139的載子移動速率，提昇薄膜電晶體130的效率。當然，如果條件許可，第一區I、第二區II與第三區亦可皆具有不同的厚度。本發明所屬技術領域中具有通常知識者，當視實際需要，彈性選擇第一區I、第二區II與第三區的實施方式。
至於其他相關的結構與細節，由於均與第一實施方式相同，因此不再重複贅述之。
第三實施方式
第6圖繪示依照本發明第三實施方式之陣列基板100的局部俯視圖。本實施方式與第一實施方式或第二實施方式不同在於：本實施方式的液晶配向方向與第一實施方式或第二實施方式不同，因此條狀電極156的方向也與第一實施方式或第二實施方式不同。在本實施方式中，條狀電極156連接於第二邊緣電極154，而第二邊緣電極154實質上平行於掃描線110且位於掃描線110的旁邊。同樣地，條狀電極156與第二邊緣電極154的連接處會產生較混亂的電場，因此容易造成液晶分子亂轉。
同樣地，本實施方式係採用不同厚度的閘介電層，並藉由閘介電層的地形來降低上述混亂電場對液晶分子所造成的影響。第7圖繪示沿第6圖之線段7的剖面圖。請一併參閱第6圖與第7圖，在本實施方式中，第二區II更可選擇性地對應設置於掃描線110與第一透明電極140之間，且第三區III的厚度薄於第二區II的厚度。因此，條狀電極156與第二邊緣電極154的連接處，亦即第二邊緣電極154的內緣，到第一透明電極140的距離會變長。如此一來，條狀電極156與第二邊緣電極154之連接處所產生的混亂電場就會變小，液晶分子亂轉的情況也會減輕。
在本實施方式中，第二邊緣電極154的內緣與第二區II之邊界之間具有垂直投影距離D。因為第二邊緣電極154的內緣與第二區II之邊界之間具有垂直投影距離D， 因此可以進一步拉開第二邊緣電極154的內緣，亦即條狀電極156與第二邊緣電極154之連接處，到第一透明電極140的距離，藉此更進一步地改善液晶效率。實務上，上述之垂直投影距離D可約為2微米(micrometer；μm)至8微米(μm)，更具體地可約為2微米(μm)至6微米(μm)，再更具體地可約為4微米(μm)至6微米(μm)。
至於其他相關的結構與細節，由於均與第一實施方式或第二實施方式相同，可個自參閱第一實施方式(例如：第一區I與第二區II的厚度皆厚於第三區III的厚度等等)或第二實施方式(例如：第一區I與第三區III的厚度皆薄於第二區II的厚度等等)可查閱描述，在此不再重複贅述之。
第四實施方式
第8圖繪示依照本發明第四實施方式之陣列基板100的局部俯視圖。第9圖繪示繪示沿第8圖之線段9的剖面圖。本實施方式與第一實施方式的不同在於：本實施方式之第一透明電極140電性連接共通電位源，用以當作共通電極。第二透明電極150電性連接汲極138，用以當作畫素電極。亦即，本實施方式之陣列基板100為上畫素電極、下共通電極結構。
至於其他相關的結構與細節，由於均與第一實施方式(例如：第一區I與第二區II的厚度皆厚於第三區III的厚度等等)相同，因此不再重複贅述之。同樣地，本實施方式除了第一透明電極140電性連接共通電位源，用以當作共 通電極，第二透明電極150電性連接汲極138，用以當作畫素電極之外，亦可採用第二實施方式(例如：第一區I與第三區III的厚度皆薄於第二區II的厚度以等等)或第三實施方式(例如：條狀電極156連接於第二邊緣電極154，而第二邊緣電極154實質上平行於掃描線110且位於掃描線110的旁邊)之設計可查閱描述，在此不再重複贅述之。
第10圖繪示依照本發明一實施方式之顯示面板的剖面示意圖。如第10圖所示，上述各實施方式之陣列基板100可應用在顯示面板中。具體而言，上述之顯示面板包含陣列基板100、對向基板200與非自發光顯示介質層300，例如：液晶層。對向基板200設置於陣列基板100上。非自發光顯示介質層300夾設於陣列基板100與對向基板200之間。再者，上述實施方式(一至四)之薄膜電晶體130係以底閘型結構為範例，例如：半導體層139位於閘極132之上，閘介電層134夾設於半導體層139與閘極132之間。於其它實施方式中，上述實施方式(一至四)之薄膜電晶體130係可以頂閘型結構為範例，例如：半導體層139位於閘極132之下，閘介電層134夾設於半導體層139與閘極132之間。上述實施方式(一至四)之間隔158、條狀電極156、第一邊緣電極152與第二邊緣電極154其中至少一者之平面形狀可為多邊形，例如：矩形、曲線、三角形、鋸齒形或其它合適的形狀。上述實施方式(一至四)之第一透明電極140與第二透明電極150其中一者為平板電極，即沒有圖案(沒有間隔158)，而第一透明電極140與第二透明電極150 其中另一者為圖案化電極，即有間隔158而產生條狀電極156為範例。於其它實施例中，上述實施方式(一至四)之第一透明電極140與第二透明電極150皆為圖案化電極，即皆有間隔158。但要注意的，第一透明電極140之條狀電極156與第二透明電極150之條狀電極156會交錯排列，即第一透明電極140之間隔158於垂直投影方向上會暴露出第二透明電極150之條狀電極156，而第二透明電極150之間隔158於垂直投影方向上會暴露出第一透明電極140之條狀電極156。
實施例
以下將揭露本發明複數個實施例，藉此說明上述實施方式之陣列基板，確實能夠提供所需要的性能。應瞭解到，在以下敘述中，已經在上述實施方式中提到的參數將不再重複贅述，僅就需進一步界定者加以補充，合先敘明。
第11圖繪示依照本發明複數個實施例的寄生電容柱狀圖。在第11圖中，各實施例係採用第一實施方式的陣列基板100為範例。橫軸為第二區II的厚度。縱軸為歸一化的寄生電容。具體而言，第11圖係以第二區II的厚度約為4000埃(Ångström；Å)的組別為基準組，其寄生電容的值視為100%，縱軸上的寄生電容係各組與基準組相比較後的比例，無單位。此外，在第11圖中，掃描線110與第二透明電極150之間的寄生電容記錄為Cgc，掃描線110與資料線120之間的寄生電容記錄為Cgd。從第11圖可以看得 出來，不論是掃描線110與第二透明電極150之間的寄生電容，還是掃描線110與資料線120之間的寄生電容，都確實會隨著第二區II的厚度增加而下降。但是，也不能夠無限制的增加，第二區II的厚度太厚，會導致製程缺陷太多(製程困難)而良率下降，並造成畫素區PX之透光率下降或產生色偏現象。因此，本發明所舉例的數值為較佳範圍的數值。
第12圖繪示依照本發明複數個實施例的穿透率增益曲線圖。在第12圖中，各實施例係採用第一實施方式的陣列基板100。橫軸為第一邊緣電極152的內緣與第二區II之邊界之間的垂直投影距離D。縱軸為穿透率增益，無單位且為可見光波段。此外，在第12圖中，154每英寸像素(Pixels Per Inch：PPI)的數據記錄為◆曲線，120每英寸像素(PPI)的數據記錄為■曲線。從第12圖可以看得出來，大體上來說，當垂直投影距離D約為2微米(micrometer；μm)至8微米(μm)時，穿透率確實可以獲得改善。在此一垂直投影距離D區間內可發現，穿透率會跟隨每英吋像素的畫素大小不同，而有各自的最佳設計值，但假設投影距離約大於8微米時，第一邊緣電極152的內緣與第二區II之邊界之間的垂直投影距離D過大，使得電場過小而無法驅動上方之液晶旋轉，使得整體穿透率大幅度下降，而約小於2微米時，並不產生穿透率增益效果，更可能產生反效果。因此第一邊緣電極152的內緣與第二區II之邊界之間的垂直投影距離D會有一限制的設計範圍。
第13圖繪示依照本發明實施例與比較例的液晶層穿透效率曲線圖。在第13圖中，實施例係採用第一實施方式的陣列基板100為範例。比較例的陣列基板與實施例相較，不同點在於比較例之陣列基板的閘介電層為單一厚度，而沒有分區具有不同的厚度，其餘參數均相同。橫軸為相對於資料線120沿如第1圖之線段3的位置，橫軸每一單位的長度約為0.5微米(μm)，橫軸一共有120個單位長度，因此第13圖所記錄之剖面長度約為60微米(μm)。縱軸為為每單位長度範圍內的液晶層穿透效率，並且液晶層穿透效率為0的區域，是由於黑色矩陣遮蔽而導致液晶層穿透效率無法測得，其中，穿透效率係為無單位且為可見光波段。此外，在第13圖中，實施例的數據記錄為實線，比較例的數據記錄為虛線。從第13圖可以看得出來，在條狀電極156與第一邊緣電極152的連接處(如圈E所標示)，比較例的畫素區邊界的液晶層效率較為不明顯，可視為畫素區邊界的明暗表現較為模糊，但是實施例確實能夠具有較好的液晶層穿透效率，可讓實施例的畫素區PX邊界的液晶層效率較為明顯，可視為畫素區PX邊界的明暗表現較為明顯。
105‧‧‧基板
120‧‧‧資料線
134‧‧‧閘介電層
140‧‧‧第一透明電極
145‧‧‧保護層
152‧‧‧第一邊緣電極
156‧‧‧條狀電極
158‧‧‧間隔
PX‧‧‧畫素區
II‧‧‧第二區
III‧‧‧第三區
D‧‧‧垂直投影距離

Claims (12)

  1. 一種陣列基板，包含：至少一掃描線；至少一資料線，與該掃描線交錯以定義出一畫素區；至少一薄膜電晶體，具有一閘極、一源極、一汲極、一半導體層與一閘介電層，該閘極連接該掃描線，該源極連接該資料線，該半導體層設置於該源極、該汲極與該閘極之間，且該源極與該汲極分別接觸該半導體層之二端，該閘介電層設置於該半導體層與該閘極之間且該閘介電層皆與該掃描線和該資料線重疊，並延伸覆蓋該畫素區，其中，該閘介電層具有一第一區、一第二區與一第三區，該第一區至少部分對應於該半導體層，該第三區對應於至少一部份該畫素區，該第二區連接且位於該第一區與該第三區之間，該第二區與該第三區之厚度不同；至少一第一透明電極，設置且覆蓋於在該畫素區之部份該閘介電層上；一保護層，設置且覆蓋於該薄膜電晶體與該第一透明電極上；以及至少一第二透明電極，設置且覆蓋於部份該保護層上，其中該第二透明電極具有至少一第一邊緣電極、至少一第二邊緣電極、複數個條狀電極與複數個間隔，該第一邊緣電極實質上平行於該資料線，且位於該資料線旁邊，該第二邊緣電極實質上平行於該掃描線，且位於該掃描線旁邊，該些條狀電極連接於該第一邊緣電極、該第二邊緣 電極或兩者，各該間隔位於各二相鄰之該些條狀電極之間，其中，該第一透明電極與該第二透明電極其中之一電性連接該汲極，用以當作一畫素電極，該第一透明電極與該第二透明電極其中另一者電性連接一共通電位源，用以當作一共通電極。
  2. 如請求項1所述之陣列基板，其中，該些條狀電極連接於該第一邊緣電極，該第二區更對應設置於該資料線與該第一透明電極之間，且該第一透明電極部份重疊於該第二區。
  3. 如請求項2所述之陣列基板，其中，該第一邊緣電極之內緣與該第二區之邊界之間的垂直投影距離約為2微米(micrometer；μm)至8微米(μm)。
  4. 如請求項2所述之陣列基板，其中，該第二區更對應設置於該掃描線與該第一透明電極之間，且該第一透明電極部份重疊於該第二區。
  5. 如請求項4所述之陣列基板，其中，該第二邊緣電極之內緣與該第二區之邊界之間的垂直投影距離約為2微米(μm)至8微米(μm)。
  6. 如請求項1所述之陣列基板，其中，該些條狀電極 連接於該第二邊緣電極，該第二區更對應設置於該掃描線與該第一透明電極之間，且該第一透明電極部份重疊於該第二區。
  7. 如請求項6所述之陣列基板，其中，該第二邊緣電極之內緣與該第二區之邊界之間的垂直投影距離約為2微米(μm)至8微米(μm)。
  8. 如請求項1所述之陣列基板，其中，該第一區與該第二區的厚度皆厚於該第三區的厚度。
  9. 如請求項1所述之陣列基板，其中，該第一區與該第三區的厚度皆薄於該第二區的厚度。
  10. 如請求項1所述之陣列基板，其中，該第二區更對應設置於該掃描線，但不包含位於該第一區之該掃描線。
  11. 如請求項1所述之陣列基板，其中，該第二區與該第三區之間的厚度差約為1000埃(Ångström；Å)至10000埃(Å)。
  12. 一種顯示面板，包含：一種如請求項1所述的陣列基板；一對向基板，設置於該陣列基板上；以及 一非自發光顯示介質層，夾設於該陣列基板與該對向基板之間。
TW103117330A 2014-05-16 2014-05-16 顯示面板及其陣列基板 TWI571687B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103117330A TWI571687B (zh) 2014-05-16 2014-05-16 顯示面板及其陣列基板
CN201410301367.7A CN104020620B (zh) 2014-05-16 2014-06-27 显示面板及其阵列基板
US14/487,658 US9165946B1 (en) 2014-05-16 2014-09-16 Display panel and array substrate thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117330A TWI571687B (zh) 2014-05-16 2014-05-16 顯示面板及其陣列基板

Publications (2)

Publication Number Publication Date
TW201544883A TW201544883A (zh) 2015-12-01
TWI571687B true TWI571687B (zh) 2017-02-21

Family

ID=51437452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117330A TWI571687B (zh) 2014-05-16 2014-05-16 顯示面板及其陣列基板

Country Status (3)

Country Link
US (1) US9165946B1 (zh)
CN (1) CN104020620B (zh)
TW (1) TWI571687B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576758A (zh) 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106597761B (zh) * 2015-10-14 2020-01-14 群创光电股份有限公司 显示面板及电子装置
CN107229167B (zh) * 2016-03-24 2021-01-29 上海新昇半导体科技有限公司 液晶显示器面板及其像素单元的制备方法
CN107367877B (zh) * 2016-05-13 2020-12-11 上海新昇半导体科技有限公司 液晶显示器面板及其像素单元的制备方法
CN106782132A (zh) * 2017-02-28 2017-05-31 深圳市华星光电技术有限公司 拼接式显示屏
KR102454193B1 (ko) * 2017-07-25 2022-10-13 삼성디스플레이 주식회사 액정 표시 장치
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
US10411206B2 (en) * 2017-11-22 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and method for manufacturing same
CN108628038B (zh) * 2018-06-28 2021-02-26 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
TWI665496B (zh) 2018-07-05 2019-07-11 友達光電股份有限公司 畫素陣列基板
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
US11374036B2 (en) * 2020-05-14 2022-06-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device
TWI757857B (zh) * 2020-09-01 2022-03-11 華邦電子股份有限公司 半導體結構及其製造方法
CN113889489A (zh) * 2021-10-09 2022-01-04 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
US20050105034A1 (en) * 2003-11-19 2005-05-19 Kikuo Ono Liquid crystal display device
US20070138476A1 (en) * 2005-12-15 2007-06-21 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and fabricating method thereof
JP2008116502A (ja) * 2006-10-31 2008-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US20090278128A1 (en) * 2008-05-09 2009-11-12 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method of the same
TW201120475A (en) * 2009-12-15 2011-06-16 Au Optronics Corp Electro-wetting display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325364A (ja) * 1996-06-06 1997-12-16 Sharp Corp アクティブマトリクス基板
KR100726132B1 (ko) 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
TWI345313B (en) 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
CN101995709B (zh) * 2009-08-27 2012-10-03 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
US20050105034A1 (en) * 2003-11-19 2005-05-19 Kikuo Ono Liquid crystal display device
US20070138476A1 (en) * 2005-12-15 2007-06-21 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and fabricating method thereof
JP2008116502A (ja) * 2006-10-31 2008-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US20090278128A1 (en) * 2008-05-09 2009-11-12 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method of the same
TW201120475A (en) * 2009-12-15 2011-06-16 Au Optronics Corp Electro-wetting display panel

Also Published As

Publication number Publication date
TW201544883A (zh) 2015-12-01
US9165946B1 (en) 2015-10-20
CN104020620B (zh) 2017-04-12
CN104020620A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
TWI571687B (zh) 顯示面板及其陣列基板
JP4712060B2 (ja) カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
JP4356750B2 (ja) 液晶表示装置及びその製造方法
TWI403811B (zh) 具有多域垂直配向式畫素結構的基板及其製作方法、液晶顯示面板、液晶顯示裝置
JP5604481B2 (ja) 横電界型の液晶表示装置
US6839114B2 (en) Substrate for in-plane switching mode liquid crystal display device with capacitors connected by extending lines and method for fabricating the same
JP4134106B2 (ja) カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
US8947608B2 (en) Display apparatus including electrostatic preventing pattern
JP6591194B2 (ja) 液晶表示装置
JP5219444B2 (ja) 表示装置
US10620487B2 (en) Pixel structure, array substrate, display device and method for manufacturing the same
US9588365B2 (en) Liquid crystal display and manufacturing method thereof
KR102159683B1 (ko) 액정 표시 장치
KR20090038685A (ko) 액정표시장치
JP5917127B2 (ja) 液晶表示装置
TWI446077B (zh) 邊緣場切換式液晶顯示器之像素結構
CN107783343B (zh) 像素结构及显示面板
JP6029410B2 (ja) 液晶表示装置
KR102401621B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101382480B1 (ko) 액정 표시 장치
KR102052170B1 (ko) 표시 기판
KR102145279B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
WO2014034786A1 (ja) アクティブマトリクス基板および液晶表示装置
US9638947B2 (en) Display device including a groove patterned loof layer and manufacturing method thereof
KR102244437B1 (ko) 액정 표시장치 및 그 제조방법