CN104020620B - 显示面板及其阵列基板 - Google Patents

显示面板及其阵列基板 Download PDF

Info

Publication number
CN104020620B
CN104020620B CN201410301367.7A CN201410301367A CN104020620B CN 104020620 B CN104020620 B CN 104020620B CN 201410301367 A CN201410301367 A CN 201410301367A CN 104020620 B CN104020620 B CN 104020620B
Authority
CN
China
Prior art keywords
area
electrode
scan line
thickness
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410301367.7A
Other languages
English (en)
Other versions
CN104020620A (zh
Inventor
张琬珩
郑孝威
范姜士权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104020620A publication Critical patent/CN104020620A/zh
Application granted granted Critical
Publication of CN104020620B publication Critical patent/CN104020620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种显示面板及其阵列基板包含扫描线、数据线、薄膜晶体管、第一透明电极、保护层与第二透明电极。扫描线与数据线交错以定义出像素区。薄膜晶体管的栅介电层皆与扫描线和数据线重叠，并延伸覆盖像素区。上述的栅介电层具有第一区、第二区与第三区。第一区至少部分对应于薄膜晶体管的半导体层。第三区对应于至少一部份像素区。第二区连接且位于第一区与第三区之间。第二区与第三区的厚度不同。第一透明电极设置且覆盖于在像素区的部份栅介电层上。保护层设置且覆盖于薄膜晶体管与第一透明电极上。第二透明电极设置且覆盖于部份保护层上。

Description

显示面板及其阵列基板
技术领域
本发明是有关于一种显示面板，且特别是有关于一种显示面板的阵列基板。
背景技术
液晶显示器(Liquid Crystal Display；LCD)是目前显示器产业的主流，但其视角较小也是相关产业积极解决的问题之一。目前相关产业为了解决视角较小的问题，提出各种不同的显示技术，例如：垂直配向(Vertical Alignment；VA)显示技术、横向电场效应(In-Plane Switching；IPS)显示技术与边际场切换(Fringe-Field Switching；FFS)显示技术。
FFS显示技术与IPS显示技术是二种最近最受欢迎的广视角技术，但是FFS显示技术较IPS显示技术具有较高穿透性与较大视角的特性。此外，FFS显示技术也改善了改善IPS显示技术扭转速度慢、开口率低、需较多背光源等缺点。因此，FFS显示技术渐渐成为广视角技术的明日之星。
发明内容
因此，本发明的一技术态样是在提供一种应用FFS显示技术的阵列基板。
根据本发明一实施方式，一种阵列基板包含扫描线、数据线、薄膜晶体管、第一透明电极、保护层与第二透明电极。扫描线与数据线交错以定义出像素区。薄膜晶体管具有栅极、源极、漏极、半导体层与栅介电层。栅极连接扫描线。源极连接数据线。半导体层设置于源极、漏极与栅极之间。源极与漏极分别接触半导体层的两端。栅介电层设置于半导体层与栅极之间且栅介电层皆与扫描线和数据线重叠，并延伸覆像素区。栅介电层具有第一区、第二区与第三区。第一区至少部分对应于半导体层。第三区对应于至少一部份像素区。第二区连接且位于第一区与第三区之间。第二区与第三区的厚度不同。第一透明电极设置且覆盖于在像素区的部份栅介电层上。保护层设置且覆盖于薄膜晶体管与第一透明电极上。第二透明电极设置且覆盖于部份保护层上。第二透明电极具有第一边缘电极、第二边缘电极、多个条状电极与多个间隔。第一边缘电极实质上平行于数据线，且位于数据线旁边。第二边缘电极实质上平行于扫描线，且位于扫描线旁边。条状电极连接于第一边缘电极、第二边缘电极或两者。各间隔位于各二相邻的条状电极之间。第一透明电极与第二透明电极其中的一电性连接漏极，用以当作像素电极。第一透明电极与第二透明电极其中另一者电性连接共通电位源，用以当作共通电极。
在本发明一或多个实施方式中，上述的条状电极连接于第一边缘电极。第二区更对应设置于数据线与第一透明电极之间。第一透明电极部份重叠于第二区。
在本发明一或多个实施方式中，上述的第一边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(micrometer；μm)至8微米(μm)。
在本发明一或多个实施方式中，上述的第二区更对应设置于扫描线与第一透明电极之间。第一透明电极部份重叠于第二区。
在本发明一或多个实施方式中，上述的第二边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(μm)至8微米(μm)。
在本发明一或多个实施方式中，上述的条状电极连接于第二边缘电极。第二区更对应设置于扫描线与第一透明电极之间。第一透明电极部份重叠于第二区。
在本发明一或多个实施方式中，上述的第二边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(μm)至8微米(μm)。
在本发明一或多个实施方式中，上述的第一区与第二区的厚度皆厚于第三区的厚度。
在本发明一或多个实施方式中，上述的第一区与第三区的厚度皆薄于第二区的厚度。
在本发明一或多个实施方式中，上述的第二区更对应设置于扫描线，但不包含位于第一区的扫描线。
在本发明一或多个实施方式中，上述的第二区与该第三区之间的厚度差约为1000埃至10000埃
本发明的另一技术态样为提供上述阵列基板的显示面板。
根据本发明一实施方式，一种显示面板包含上述的阵列基板、对向基板与非自发光显示介质层。对向基板设置于阵列基板上。非自发光显示介质层夹设于阵列基板与对向基板之间。
附图说明
图1绘示依照本发明第一实施方式的阵列基板的局部俯视图；
图2绘示沿图1的线段2的剖面图；
图3绘示沿图1的线段3的剖面图；
图4绘示沿图1的线段4的剖面图；
图5绘示依照本发明第二实施方式的阵列基板的局部剖面图，其剖面位置与图4相同；
图6绘示依照本发明第三实施方式的阵列基板的局部俯视图；
图7绘示沿图6的线段7的剖面图；
图8绘示依照本发明第四实施方式的阵列基板的局部俯视图；
图9绘示绘示沿图8的线段9的剖面图；
图10绘示依照本发明一实施方式的显示面板的剖面示意图；
图11绘示依照本发明多个实施例的寄生电容柱状图；
图12绘示依照本发明多个实施例的穿透率增益曲线图；
图13绘示依照本发明实施例与比较例的液晶层穿透效率曲线图。
其中，附图标记：
100：阵列基板 105：基板
110：扫描线 120：数据线
130：薄膜晶体管 132：栅极
134：栅介电层 136：源极
138：漏极 139：半导体层
140：第一透明电极 145：保护层
150：第二透明电极 152：第一边缘电极
154：第二边缘电极 156：条状电极
158：间隔 200：对向基板
300：非自发光显示介质层 2、3、4、7、9：线段
PX：像素区 I：第一区
II：第二区 III：第三区
D：垂直投影距离 E：圈
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与组件在附图中将以简单示意的方式绘示之。
第一实施方式
图1绘示依照本发明第一实施方式的阵列基板100的局部俯视图。如图1所示，阵列基板100包含扫描线110、数据线120、薄膜晶体管130、第一透明电极140、保护层(如图2的标号145所示)与第二透明电极150。扫描线110与数据线120交错以定义出像素区PX。
图2绘示沿图1的线段2的剖面图。请一并参照图1与图2，薄膜晶体管130具有栅极132、栅介电层(或称为栅绝缘层)134、源极136、漏极138与半导体层139。栅极132连接扫描线110。源极136连接数据线120。半导体层139设置于源极136、漏极138与栅极132之间，且源极136与漏极138相互分离且分别接触半导体层139的两端。栅介电层134设置于半导体层139与栅极132之间，且延伸覆盖像素区PX。第一透明电极140设置且覆盖于在像素区PX的部份栅介电层134上。保护层145设置且覆盖于薄膜晶体管130与第一透明电极140上。第二透明电极150设置且覆盖于部份保护层145上。在本实施方式中，第一透明电极140电性连接漏极138，用以当作像素电极。第二透明电极150电性连接共通电位源，用以当作共通电极。亦即，本实施方式的阵列基板100为上共通电极、下像素电极结构。
此外，本实施方式的阵列基板100尚可包含基板105。上述的扫描线110、数据线120、薄膜晶体管130、第一透明电极140、保护层145与第二透明电极150均可形成于基板105上。
请回到图1，第二透明电极150具有第一边缘电极(或称为第一边界电极)152、第二边缘电极(或称为第二边界电极)154、多个条状电极156与多个间隔158。第一边缘电极152实质上平行于数据线120，且位于数据线120旁边。第二边缘电极154实质上平行于扫描线110，且位于扫描线110旁边。条状电极156连接于第一边缘电极152。各间隔158位于各二相邻的条状电极156之间。
然而，条状电极156与第一边缘电极152的连接处会产生较混乱的电场，因此容易造成液晶分子乱转。甚至在部分状况下，液晶分子会向垂直于阵列基板100的方向抬起，而不是在平行于阵列基板100的平面上偏转。这种情况容易产生不连续线(declinationline)，造成液晶效率的损失。
为了改善以上的现象，本实施方式采用不同厚度的栅介电层，并通过栅介电层的地形来降低上述混乱电场对液晶分子所造成的影响。图3绘示沿图1的线段3的剖面图。请一并参考第1～3图。栅介电层134具有第一区I、第二区II与第三区III。第一区I至少部分对应于半导体层139。第三区III对应于至少一部份像素区PX。第二区II连接且位于第一区I与第三区III之间。第二区II与第三区III的厚度不同。
请参考图3。在本实施方式中，第二区II更可选择性地对应设置于数据线120与第一透明电极140之间，且第三区III的厚度薄于第二区II的厚度。因此，条状电极156与第一边缘电极152的连接处，亦即第一边缘电极152的内缘，到第一透明电极140的距离会变长，以减弱此区域第一透明电极140与第二透明电极150之间的电场强度。如此一来，条状电极156与第一边缘电极152的连接处所产生的混乱电场就会变小，液晶分子乱转的情况也会减轻。
此外，从图3也可以很简单且轻楚的看得出来，栅介电层134可与数据线120重叠。更具体地说，数据线120可设置且覆盖于部分栅介电层134的第二区II上。
此外，本实施方式的第一透明电极140部份重叠于第二区II。更具体地说，第二区II与第三区III之间具有段差，第一透明电极140可共形地覆盖此段差、此段差周围的局部第二区II与全部的第三区III。
在本实施方式中，第一边缘电极152的内缘与第二区II的边界之间具有垂直投影距离D。因为第一边缘电极152的内缘与第二区II的边界之间具有垂直投影距离D，因此可以进一步拉开第一边缘电极152的内缘，亦即条状电极156与第一边缘电极152的连接处，到第一透明电极140的距离，借此更进一步地改善液晶效率。实务上，上述的垂直投影距离D可约为2微米(micrometer；μm)至8微米(μm)，更具体地可约为2微米(μm)至6微米(μm)，再更具体地可约为4微米(μm)至6微米(μm)。
应了解到，“约”用以修饰任何可些微变化的关系，但这种些微变化并不会改变其本质。举例来说，“上述的垂直投影距离D可约为2微米(micrometer；μm)至8微米(μm)”，此一描述除了代表垂直投影距离D确实为2微米(μm)至8微米(μm)外，只要能够改善液晶效率，垂直投影距离D亦可略小于2微米(μm)，或略大于8微米(μm)。
回到图2。第二区II更可选择性地对应设置于扫描线110与第一透明电极140之间。同样地，第二边缘电极154的内缘与第二区II的边界之间可具有垂直投影距离D。实务上，上述的垂直投影距离D可约为2微米(μm)至8微米(μm)，更具体地可约为2微米(μm)至6微米(μm)，再更具体地可约为4微米(μm)至6微米(μm)。
同样地，图2的第一透明电极140部份重叠于第二区II。更具体地说，图2的第二区II与第三区III之间具有段差，第一透明电极140可共形地覆盖此段差、此段差周围的局部第二区II与全部的第三区III。
虽然以上叙述将条状电极156定义为连接于第一边缘电极152，但此不应解释为条状电极156仅连接于第一边缘电极152。事实上，在图1中，有部分的条状电极156也电性连接第一边缘电极152与第二边缘电极154两者。因此，可选择性的视实际需要，弹性选择条状电极156的实施方式。
图4绘示沿图1的线段4的剖面图。如图4所示，上述的第二区II更可选择性地对应设置于扫描线110，使得第二区II更介于扫描线110与第二透明电极150之间。由于第二区II的厚度厚于第三区III的厚度(如图3所绘示)，或者说由于扫描线110与第二透明电极150之间具有厚度较厚的第二区II，因此可以降低扫描线110与第二透明电极150之间的寄生电容，避免电阻-电容负载(Resistor-Capacitor Loading；RC Loading)过高造成充电能力不足的问题。
此外，上述的第二区II更可选择性地介于扫描线110与数据线120之间。由于在扫描线110与数据线120之间具有厚度较厚的第二区II，因此可以降低扫描线110与数据线120之间的寄生电容，避免电阻-电容负载(RC Loading)过高造成充电能力不足的问题。
再者，上述的第一区I的厚度可厚于第三区III的厚度(如图2所绘示)。由于在栅极132与半导体层139、栅极132与源极136以与门极132与漏极138之间具有厚度较厚的第一区I，因此可以降低栅极132与半导体层139、栅极132与源极136以与门极132与漏极138之间的寄生电容，避免电阻-电容负载(RC Loading)过高造成充电能力不足的问题。
此外，从图4也可以很简单且轻楚的看得出来，栅介电层134可与扫描线110重叠。更具体地说，栅介电层134的第一区I与第二区II均对应设置于扫描线110，或者说栅介电层134的第一区I与第二区II可共同覆盖扫描线110。综合图3与图4可知，栅介电层134可皆与扫描线110和数据线120重叠。
在本实施方式中，第一区I、第二区II与第三区III的不同厚度可通过多加至少一道微影及蚀刻工艺来形成。具体而言，假定第三区III是厚度较薄的薄区，第一区I与第二区II是厚度较厚的厚区，则制造者可以一道微影工艺定义出薄区(或者说，第三区III)与厚区(或者说，第一区I与第二区II)，然后再以蚀刻工艺减薄薄区(或者说，第三区III)的厚度。或者，制造者可先于阵列基板100上形成第一介电层，然后以微影及蚀刻工艺去除位于薄区(或者说，第三区III)的第一介电层，接着再全面形成第二介电层覆盖第一介电层与薄区(或者说，第三区III)。此时第一介电层与第二介电层重叠的区域将成为厚区(或者说，第一区I与第二区II)，而薄区(或者说，第三区III)则因为只有第二介电层，因此其厚度将较厚区(或者说，第一区I与第二区II)薄。此时，栅介电层134就由第一介电层与第二介电层构层，但是薄区的栅介电层134就只有第一介电层与第二介电层其中一层，而厚区的栅介电层134就包含第一介电层与第二介电层。
在本实施方式中，较佳地，第一区I与第二区II的厚度可相同，且第一区I与第二区II的厚度皆厚于第三区III的厚度，除为了工艺简便之外，更可有利于避免上述的电阻-电容负载问题与不连续线的现象。当然，如果条件许可，第一区I、第二区II与第三区III亦可皆具有不同的厚度。本领域技术人员，当视实际需要，弹性选择第一区I、第二区II与第三区III的厚度。
在本实施方式中，第一区I及/或第二区II和第三区III的厚度差可约为1000埃至10000埃以上所述的厚度差范围仅为例示，并非用以限制本发明。本领域技术人员，应视实际需要，弹性选择适当的厚度差。
上述的第一区I及/或第二区II的厚度可约为4000埃至10000埃同样地，以上所述的厚度范围仅为例示，并非用以限制本发明。本领域技术人员，应视实际需要，弹性选择适当的厚度。
在本实施方式中，上述的基板105可为硬质基板或软质基板。硬质基板可为例如玻璃基板。软质基板可为例如聚酰亚胺(Polyimide；PI)基板。
上述的扫描线110、栅极132、数据线120、源极136与漏极138的材质可为任何导体，例如：钛、钼、铬、铱、铝、铜、银、金、石墨烯、奈米炭管或上述的任意组合，其形成方式可为薄膜、微影及蚀刻工艺。更具体地说，本段所述的薄膜工艺可为物理气相沉积法，例如溅镀法，或者其它合适的工艺，例如:网印、旋转涂布、喷墨等等。
上述的栅介电层134与保护层145的材质可为任何介电材料，例如：氮化硅、氧化硅、氮氧化硅、氧化石墨烯、氮化石墨烯、氮氧化石墨烯、聚合物材料或上述的任意组合，其形成方式可为薄膜、微影及蚀刻工艺。
上述的半导体层139的材质可为任何半导体材料，例如：非晶硅、复晶硅、单晶硅、氧化物半导体(oxide semiconductor)、石墨烯或上述的任意组合，其形成方式可为薄膜、微影及蚀刻工艺。
上述的第一透明电极140与第二透明电极150的材质可为任何透明导电材料，例如：氧化铟锡、氧化铟锌、氧化锌铝、石墨烯、奈米炭管或上述任意的组合，其形成方式可为薄膜、微影及蚀刻工艺。
第二实施方式
图5绘示依照本发明第二实施方式的阵列基板的局部剖面图，其剖面位置与图4相同。本实施方式与第一实施方式的不同在于：本实施方式的第一区I的厚度薄于第二区II的厚度。或者说，上述的第二区II更可选择性地对应设置于扫描线110，但不包含位于第一区I的扫描线110，意即第一区I是对应于半导体层139所在的位置，且此位置也有部份扫描线110及/或门极132，因此，除了第一区I位置的栅介电层134厚度之外，可选择性地的采用第二区II的栅介电层134厚度。由于本实施方式在栅极132与半导体层139之间具有厚度较薄的第一区I，因此可以增加半导体层139的载子移动速率，提升薄膜晶体管130的效率。
在本实施方式中，第一区I与第三区的厚度可相同，且第一区I与第三区的厚度皆薄于第二区II的厚度，除为了工艺简便之外，更可有利于避免不连续线的现象与增加半导体层139的载子移动速率，提升薄膜晶体管130的效率。当然，如果条件许可，第一区I、第二区II与第三区亦可皆具有不同的厚度。本领域技术人员，当视实际需要，弹性选择第一区I、第二区II与第三区的实施方式。
至于其它相关的结构与细节，由于均与第一实施方式相同，因此不再重复赘述之。
第三实施方式
图6绘示依照本发明第三实施方式的阵列基板100的局部俯视图。本实施方式与第一实施方式或第二实施方式不同在于：本实施方式的液晶配向方向与第一实施方式或第二实施方式不同，因此条状电极156的方向也与第一实施方式或第二实施方式不同。在本实施方式中，条状电极156连接于第二边缘电极154，而第二边缘电极154实质上平行于扫描线110且位于扫描线110的旁边。同样地，条状电极156与第二边缘电极154的连接处会产生较混乱的电场，因此容易造成液晶分子乱转。
同样地，本实施方式采用不同厚度的栅介电层，并通过栅介电层的地形来降低上述混乱电场对液晶分子所造成的影响。图7绘示沿图6的线段7的剖面图。请一并参阅图6与图7，在本实施方式中，第二区II更可选择性地对应设置于扫描线110与第一透明电极140之间，且第三区III的厚度薄于第二区II的厚度。因此，条状电极156与第二边缘电极154的连接处，亦即第二边缘电极154的内缘，到第一透明电极140的距离会变长。如此一来，条状电极156与第二边缘电极154的连接处所产生的混乱电场就会变小，液晶分子乱转的情况也会减轻。
在本实施方式中，第二边缘电极154的内缘与第二区II的边界之间具有垂直投影距离D。因为第二边缘电极154的内缘与第二区II的边界之间具有垂直投影距离D，因此可以进一步拉开第二边缘电极154的内缘，亦即条状电极156与第二边缘电极154的连接处，到第一透明电极140的距离，借此更进一步地改善液晶效率。实务上，上述的垂直投影距离D可约为2微米(micrometer；μm)至8微米(μm)，更具体地可约为2微米(μm)至6微米(μm)，再更具体地可约为4微米(μm)至6微米(μm)。
至于其它相关的结构与细节，由于均与第一实施方式或第二实施方式相同，可个自参阅第一实施方式(例如:第一区I与第二区II的厚度皆厚于第三区III的厚度等等)或第二实施方式(例如:第一区I与第三区III的厚度皆薄于第二区II的厚度等等)可查阅描述，在此不再重复赘述之。
第四实施方式
图8绘示依照本发明第四实施方式的阵列基板100的局部俯视图。图9绘示绘示沿图8的线段9的剖面图。本实施方式与第一实施方式的不同在于：本实施方式的第一透明电极140电性连接共通电位源，用以当作共通电极。第二透明电极150电性连接漏极138，用以当作像素电极。亦即，本实施方式的阵列基板100为上像素电极、下共通电极结构。
至于其它相关的结构与细节，由于均与第一实施方式(例如:第一区I与第二区II的厚度皆厚于第三区III的厚度等等)相同，因此不再重复赘述之。同样地，本实施方式除了第一透明电极140电性连接共通电位源，用以当作共通电极，第二透明电极150电性连接漏极138，用以当作像素电极之外，亦可采用第二实施方式(例如:第一区I与第三区III的厚度皆薄于第二区II的厚度以等等)或第三实施方式(例如:条状电极156连接于第二边缘电极154，而第二边缘电极154实质上平行于扫描线110且位于扫描线110的旁边)的设计可查阅描述，在此不再重复赘述之。
图10绘示依照本发明一实施方式的显示面板的剖面示意图。如图10所示，上述各实施方式的阵列基板100可应用在显示面板中。具体而言，上述的显示面板包含阵列基板100、对向基板200与非自发光显示介质层300，例如：液晶层。对向基板200设置于阵列基板100上。非自发光显示介质层300夹设于阵列基板100与对向基板200之间。再者，上述实施方式(一至四)的薄膜晶体管130以底栅型结构为范例，例如:半导体层139位于栅极132之上，栅介电层134夹设于半导体层139与栅极132之间。于其它实施方式中，上述实施方式(一至四)的薄膜晶体管130可以顶栅型结构为范例，例如:半导体层139位于栅极132之下，栅介电层134夹设于半导体层139与栅极132之间。上述实施方式(一至四)之间隔158、条状电极156、第一边缘电极152与第二边缘电极154其中至少一者的平面形状可为多边形，例如：矩形、曲线、三角形、锯齿形或其它合适的形状。上述实施方式(一至四)的第一透明电极140与第二透明电极150其中一者为平板电极，即没有图案(没有间隔158)，而第一透明电极140与第二透明电极150其中另一者为图案化电极，即有间隔158而产生条状电极156为范例。于其它实施例中，上述实施方式(一至四)的第一透明电极140与第二透明电极150皆为图案化电极，即皆有间隔158。但要注意的，第一透明电极140的条状电极156与第二透明电极150的条状电极156会交错排列，即第一透明电极140之间隔158于垂直投影方向上会暴露出第二透明电极150的条状电极156，而第二透明电极150之间隔158于垂直投影方向上会暴露出第一透明电极140的条状电极156。
实施例
以下将揭露本发明多个实施例，借此说明上述实施方式的阵列基板，确实能够提供所需要的性能。应了解到，在以下叙述中，已经在上述实施方式中提到的参数将不再重复赘述，仅就需进一步界定者加以补充，合先叙明。
图11绘示依照本发明多个实施例的寄生电容柱状图。在图11中，各实施例采用第一实施方式的阵列基板100为范例。横轴为第二区II的厚度。纵轴为归一化的寄生电容。具体而言，图11以第二区II的厚度约为4000埃 的组别为基准组，其寄生电容的值视为100％，纵轴上的寄生电容各组与基准组相比较后的比例，无单位。此外，在图11中，扫描线110与第二透明电极150之间的寄生电容记录为Cgc，扫描线110与数据线120之间的寄生电容记录为Cgd。从图11可以看得出来，不论是扫描线110与第二透明电极150之间的寄生电容，还是扫描线110与数据线120之间的寄生电容，都确实会随着第二区II的厚度增加而下降。但是，也不能够无限制的增加，第二区II的厚度太厚，会导致工艺缺陷太多(工艺困难)而良率下降，并造成像素区PX的透光率下降或产生色偏现象。因此，本发明所举例的数值为较佳范围的数值。
图12绘示依照本发明多个实施例的穿透率增益曲线图。在图12中，各实施例采用第一实施方式的阵列基板100。横轴为第一边缘电极152的内缘与第二区II的边界之间的垂直投影距离D。纵轴为穿透率增益，无单位且为可见光波段。此外，在图12中，154每英寸像素(Pixels Per Inch；PPI)的数据记录为◆曲线，120每英寸像素(PPI)的数据记录为■曲线。从图12可以看得出来，大体上来说，当垂直投影距离D约为2微米(micrometer；μm)至8微米(μm)时，穿透率确实可以获得改善。在此一垂直投影距离D区间内可发现，穿透率会跟随每英寸像素的像素大小不同，而有各自的最佳设计值，但假设投影距离约大于8微米时，第一边缘电极152的内缘与第二区II的边界之间的垂直投影距离D过大，使得电场过小而无法驱动上方的液晶旋转，使得整体穿透率大幅度下降，而约小于2微米时，并不产生穿透率增益效果，更可能产生反效果。因此第一边缘电极152的内缘与第二区II的边界之间的垂直投影距离D会有一限制的设计范围。
图13绘示依照本发明实施例与比较例的液晶层穿透效率曲线图。在图13中，实施例采用第一实施方式的阵列基板100为范例。比较例的阵列基板与实施例相较，不同点在于比较例的阵列基板的栅介电层为单一厚度，而没有分区具有不同的厚度，其余参数均相同。横轴为相对于数据线120沿如图1的线段3的位置，横轴每一单位的长度约为0.5微米(μm)，横轴一共有120个单位长度，因此图13所记录的剖面长度约为60微米(μm)。纵轴为为每单位长度范围内的液晶层穿透效率，并且液晶层穿透效率为0的区域，是由于黑色矩阵遮蔽而导致液晶层穿透效率无法测得，其中，穿透效率为无单位且为可见光波段。此外，在图13中，实施例的数据记录为实线，比较例的数据记录为虚线。从图13可以看得出来，在条状电极156与第一边缘电极152的连接处(如圈E所标示)，比较例的像素区边界的液晶层效率较为不明显，可视为像素区边界的明暗表现较为模糊，但是实施例确实能够具有较好的液晶层穿透效率，可让实施例的像素区PX边界的液晶层效率较为明显，可视为像素区PX边界的明暗表现较为明显。

Claims (21)

1.一种阵列基板，其特征在于，包含：
至少一扫描线；
至少一数据线，与该扫描线交错以定义出一像素区；
至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同，且第二区的厚度大于第三区的厚度；
至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；
一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及
至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质上平行于该数据线，且位于该数据线旁边，该第二边缘电极实质上平行于该扫描线，且位于该扫描线旁边，该些条状电极连接于该第一边缘电极、该第二边缘电极或两者，各该间隔位于各二相邻的该些条状电极之间，其中，该第一透明电极与该第二透明电极其中的一电性连接该漏极，用以当作一像素电极，该第一透明电极与该第二透明电极其中另一者电性连接一共通电位源，用以当作一共通电极；
其中，该第二区更对应设置于该数据线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。
2.如权利要求1所述的阵列基板，其特征在于，该第一边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。
3.如权利要求1所述的阵列基板，其特征在于，该第二区更对应设置于该扫描线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。
4.如权利要求3所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。
5.如权利要求1所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米，且第二区更对应设置于扫描线与第一透明电极之间。
6.如权利要求1所述的阵列基板，其特征在于，该第一区与该第二区的厚度皆厚于该第三区的厚度。
7.如权利要求1所述的阵列基板，其特征在于，该第一区与该第三区的厚度皆薄于该第二区的厚度。
8.如权利要求1所述的阵列基板，其特征在于，该第二区与该第三区之间的厚度差为1000埃至10000埃。
9.一种阵列基板，其特征在于，包含：
至少一扫描线；
至少一数据线，与该扫描线交错以定义出一像素区；
至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同，且第二区的厚度大于第三区的厚度；
至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；
一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及
至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质上平行于该数据线，且位于该数据线旁边，该第二边缘电极实质上平行于该扫描线，且位于该扫描线旁边，该些条状电极连接于该第一边缘电极、该第二边缘电极或两者，各该间隔位于各二相邻的该些条状电极之间，其中，该第一透明电极与该第二透明电极其中的一电性连接该漏极，用以当作一像素电极，该第一透明电极与该第二透明电极其中另一者电性连接一共通电位源，用以当作一共通电极；
其中，该第二区更对应设置于该扫描线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。
10.如权利要求9所述的阵列基板，其特征在于，该第一边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米，且第二区更对应设置于数据线与第一透明电极之间。
11.如权利要求9所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。
12.如权利要求9所述的阵列基板，其特征在于，该第一区与该第二区的厚度皆厚于该第三区的厚度。
13.如权利要求9所述的阵列基板，其特征在于，该第一区与该第三区的厚度皆薄于该第二区的厚度。
14.如权利要求9所述的阵列基板，其特征在于，该第二区与该第三区之间的厚度差为1000埃至10000埃。
15.一种阵列基板，其特征在于，包含：
至少一扫描线；
至少一数据线，与该扫描线交错以定义出一像素区；
至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同，且第二区的厚度大于第三区的厚度；
至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；
一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及
至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质上平行于该数据线，且位于该数据线旁边，该第二边缘电极实质上平行于该扫描线，且位于该扫描线旁边，该些条状电极连接于该第一边缘电极、该第二边缘电极或两者，各该间隔位于各二相邻的该些条状电极之间，其中，该第一透明电极与该第二透明电极其中的一电性连接该漏极，用以当作一像素电极，该第一透明电极与该第二透明电极其中另一者电性连接一共通电位源，用以当作一共通电极；
其中，该第二区更对应设置于该扫描线，但不包含位于该第一区的该扫描线。
16.如权利要求15所述的阵列基板，其特征在于，该第一边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米，且第二区更对应设置于数据线与第一透明电极之间。
17.如权利要求15所述的阵列基板，其特征在于，该第二区更对应设置于该扫描线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。
18.如权利要求17所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。
19.如权利要求17所述的阵列基板，其特征在于，该第一区与该第三区的厚度皆薄于该第二区的厚度。
20.如权利要求17所述的阵列基板，其特征在于，该第二区与该第三区之间的厚度差为1000埃至10000埃。
21.一种显示面板，其特征在于，包含：
一种如权利要求1、9或15所述的阵列基板；
一对向基板，设置于该阵列基板上；以及
一非自发光显示介质层，夹设于该阵列基板与该对向基板之间。
CN201410301367.7A 2014-05-16 2014-06-27 显示面板及其阵列基板 Active CN104020620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103117330 2014-05-16
TW103117330A TWI571687B (zh) 2014-05-16 2014-05-16 顯示面板及其陣列基板

Publications (2)

Publication Number Publication Date
CN104020620A CN104020620A (zh) 2014-09-03
CN104020620B true CN104020620B (zh) 2017-04-12

Family

ID=51437452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410301367.7A Active CN104020620B (zh) 2014-05-16 2014-06-27 显示面板及其阵列基板

Country Status (3)

Country Link
US (1) US9165946B1 (zh)
CN (1) CN104020620B (zh)
TW (1) TWI571687B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576758A (zh) 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106597761B (zh) * 2015-10-14 2020-01-14 群创光电股份有限公司 显示面板及电子装置
CN107229167B (zh) * 2016-03-24 2021-01-29 上海新昇半导体科技有限公司 液晶显示器面板及其像素单元的制备方法
CN107367877B (zh) * 2016-05-13 2020-12-11 上海新昇半导体科技有限公司 液晶显示器面板及其像素单元的制备方法
CN106782132A (zh) * 2017-02-28 2017-05-31 深圳市华星光电技术有限公司 拼接式显示屏
KR102454193B1 (ko) * 2017-07-25 2022-10-13 삼성디스플레이 주식회사 액정 표시 장치
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
US10411206B2 (en) * 2017-11-22 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and method for manufacturing same
CN108628038B (zh) * 2018-06-28 2021-02-26 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
TWI665496B (zh) * 2018-07-05 2019-07-11 友達光電股份有限公司 畫素陣列基板
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
US11374036B2 (en) * 2020-05-14 2022-06-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device
TWI757857B (zh) * 2020-09-01 2022-03-11 華邦電子股份有限公司 半導體結構及其製造方法
CN113889489A (zh) * 2021-10-09 2022-01-04 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325364A (ja) * 1996-06-06 1997-12-16 Sharp Corp アクティブマトリクス基板
CN1619394A (zh) * 2003-11-19 2005-05-25 株式会社日立显示器 液晶显示装置
CN1983606A (zh) * 2005-12-15 2007-06-20 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101995709A (zh) * 2009-08-27 2011-03-30 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726132B1 (ko) 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
TWI345313B (en) 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR101404551B1 (ko) * 2008-05-09 2014-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI424192B (zh) * 2009-12-15 2014-01-21 Au Optronics Corp 電濕潤顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325364A (ja) * 1996-06-06 1997-12-16 Sharp Corp アクティブマトリクス基板
CN1619394A (zh) * 2003-11-19 2005-05-25 株式会社日立显示器 液晶显示装置
CN1983606A (zh) * 2005-12-15 2007-06-20 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101995709A (zh) * 2009-08-27 2011-03-30 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
TW201544883A (zh) 2015-12-01
TWI571687B (zh) 2017-02-21
US9165946B1 (en) 2015-10-20
CN104020620A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN104020620B (zh) 显示面板及其阵列基板
US7636144B2 (en) Liquid crystal display device and method of manufacturing the same
CN101241278B (zh) 边缘场开关模式lcd
WO2019033812A1 (zh) 显示基板、显示面板及显示装置
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
CN102593126B (zh) 面板及其制法
CN105140246A (zh) 像素结构
CN103901684B (zh) 一种ips模式的液晶显示器
US9647243B2 (en) Display apparatus and method of manufacturing the same
US9496284B2 (en) Display panel and display apparatus including the same
WO2019114349A1 (zh) 阵列基板及显示装置
US11302718B2 (en) Active matrix substrate and production method therefor
CN104380189B (zh) 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
CN101995705A (zh) 边缘场切换模式液晶显示器及其制造方法
US9804468B2 (en) Liquid crystal display
JPWO2013021607A1 (ja) 液晶表示装置、および液晶表示装置の製造方法
CN104749838A (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
CN106154653A (zh) 液晶显示装置
CN104570525B (zh) 液晶显示装置及其制造方法
WO2016188015A1 (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN101609218B (zh) 液晶显示装置
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
KR102356827B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9490275B2 (en) Method for manufacturing thin film transistor array panel
US10394089B2 (en) Display substrate and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant