CN105140246A - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN105140246A
CN105140246A CN201510643954.9A CN201510643954A CN105140246A CN 105140246 A CN105140246 A CN 105140246A CN 201510643954 A CN201510643954 A CN 201510643954A CN 105140246 A CN105140246 A CN 105140246A
Authority
CN
China
Prior art keywords
region
electrode
drain
light
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510643954.9A
Other languages
English (en)
Other versions
CN105140246B (zh
Inventor
易筑萱
陈亦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105140246A publication Critical patent/CN105140246A/zh
Application granted granted Critical
Publication of CN105140246B publication Critical patent/CN105140246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

本公开提供一种像素结构，包括扫描线、数据线、主动元件、像素电极及遮光图案。主动元件包括半导体层、覆盖半导体层的绝缘层、位于绝缘层上且与扫描线电性连接的栅极、覆盖栅极的保护层、位于保护层上且与源极区及漏极区电性连接的源极电极及漏极电极。半导体层包括源极区、漏极区、通道区、源极浅掺杂区及漏极浅掺杂区。通道区位于源极区与漏极区之间。源极浅掺杂区位于通道区与源极区之间。漏极浅掺杂区位于通道区与漏极区之间。遮光图案遮蔽源极区、漏极区、源极浅掺杂区及漏极浅掺杂区。遮光图案与扫描线的其中一侧边重叠且与扫描线的另一侧边不重叠。这样遮光图案可遮蔽像素结构中易漏电的区域并减少其所占面积，从而提升像素结构的开口率。

Description

像素结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种像素结构。
背景技术
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面显示器(flatpaneldisplay，FPD)成为目前的主流。一般而言，平面显示器中的像素结构包括主动元件以及与主动元件电性连接的像素电极。主动元件用来作为显示单元的开关元件。主动元件包括半导体层、覆盖半导体层的绝缘层、位于绝缘层上且与扫描线电性连接的栅极、覆盖栅极的保护层以及位于保护层上的源极电极与漏极电极。为了减少主动元件的漏电，像素结构还包括配置于半导体层下方的遮光图案，以完整地遮蔽半导体层。然而，遮光图案的设置确造成像素结构开口率(ApertureRatio)的下降。
发明内容
为解决上述技术问题，本发明提供一种像素结构，具有高开口率。
本发明的一种像素结构，包括相交错设置的扫描线与数据线、与扫描线及数据线电性连接的主动元件、与主动元件的漏极电极电性连接的像素电极以及遮光图案。主动元件包括半导体层、绝缘层、栅极、保护层、源极电极及漏极电极。半导体层包括源极区、漏极区、通道区、源极浅掺杂区以及漏极浅掺杂区。通道区位于源极区以及漏极区之间。源极浅掺杂区位于通道区以及源极区之间。漏极浅掺杂区位于通道区与漏极区之间。绝缘层覆盖半导体层，栅极位于通道区上方的绝缘层上且与扫描线电性连接，保护层覆盖栅极，源极电极以及漏极电极分别与源极区以及漏极区电性连接，漏极电极与数据线电性连接。遮光图案遮蔽半导体层的源极区、漏极区、源极浅掺杂区以及漏极浅掺杂区。遮光图案与扫描线之其中一侧边重叠设置，且遮光图案与扫描线的另一侧边不重叠。
基于上述，本发明一实施例的像素结构利用遮光图案与扫描线的一侧边重叠设置，而与扫描线的另一侧边不重叠的设计，遮光图案可遮蔽像素结构中易漏电的区域并减少其所占面积，从而提升像素结构的开口率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图说明书附图作详细说明如下。
附图说明
图1为应用本发明一实施例的像素结构的显示面板的仰视示意图。
图2为应用本发明一实施例的像素结构的显示面板的剖面示意图。
图3为省略图1的黑矩阵层的显示面板的仰视示意图。
图4为应用本发明另一实施例的像素结构的显示面板的仰视示意图。
图5为应用本发明另一实施例的像素结构的显示面板的剖面示意图。
图6为省略图4的黑矩阵层的显示面板的仰视示意图。
附图标记说明：
11、12、21、22：基板
13、23：显示介质
100、200：像素结构
110、210：像素电极
120、220、120a、120b：遮光图案
131、232：源极区
132、232：漏极区
133a、133b、223a、223b：通道区
134、234：源极浅掺杂区
135、235：漏极浅掺杂区
136、236：连接区
137a、137b、237a、237b：浅掺杂区
140、240：绝缘层
140a、140b、150a、150b、160a、240a、240b、
250a、250b、260a：贯孔
142、144、242、244：绝缘膜
150、250：保护层
152、154、252、254：保护膜
160、260：平坦层
172、174：缓冲膜
180、280：共用电极
190、290：黑矩阵层
192、292：第一挡光部
194、294：第二挡光部
230a：弯曲部
A-A’、B-B’：剖线
A1、A2、A3：重叠区域
DL：数据线
D1、D2：漏极电极
G1、G2、G3、G4：栅极
SL：扫描线
SLm：主干部
SLb：分支部
SLa、SLc、SLd、SLe、SLf、SLg：侧边
S1、S2：源极电极
W1、W2、W3、w1、w2、w3：宽度
x、y：方向
具体实施方式
图1为应用本发明一实施例的像素结构的显示面板的仰视示意图。图2为应用本发明一实施例的像素结构的显示面板的剖面示意图。图3为省略图1的黑矩阵层190的显示面板的仰视示意图。需说明的是，图3以及图1的仰视示意图指的是由图2的基板11方向往基板12方向观看的示意图。图2是对应于图1及图3的剖线A-A’，且为了清楚表达起见，图1及图3省略了图2的基板12、共用电极180、显示介质13、平坦层160、保护层150、绝缘层140、缓冲层、以及基板11的绘示，而图3更省略了图1的黑矩阵层190的绘示。请参照图1，像素结构100可配置于相对的两基板11、12之间。多个像素结构100搭配基板11、12以及设置于基板11、12之间的显示介质13可构成一显示面板。基板11、12可为透光基板、或不透光/反光基板。透光基板的材质可为玻璃、石英、有机聚合物、或其它可适用的材料。不透光/反光基板的材质可为导电材料、晶圆、陶瓷、或其它可适用的材料。显示介质13可为液晶、有机发光层、电泳显示层或其他适当材料。
请参照图2及图3，像素结构100包括扫描线SL(标示于图3)、与扫描线SL交错设置的数据线DL(标示于图3)、主动元件、像素电极110以及遮光图案120。主动元件包括半导体层、覆盖半导体层的绝缘层140(标示于图2)、位于绝缘层140上的栅极G1、G2、覆盖栅极G1、G2的保护层150(标示于图2)、位于保护层150上的源极电极S1以及漏极电极D1。
请参照图2及图3，主动元件的半导体层包括源极区131、漏极区132、通道区133a、133b、源极浅掺杂区134以及漏极浅掺杂区135。通道区133a、133b位于源极区131以及漏极区132之间。源极浅掺杂区134位于通道区133a、133b以及源极区131之间。漏极浅掺杂区135位于通道区133a、133b与漏极区132之间。在本实施例中，半导体层可选择性地包括连接区136以及浅掺杂区137a、137b。半导体层的通道区133a、133b可包括第一通道区133a以及第二通道区133b。连接区136位于第一通道区133a以及第二通道区133b之间。浅掺杂区137a位于连接区136与第一通道区133a之间。浅掺杂区137b位于连接区136与第二通道区133b之间。源极浅掺杂区134位于源极区131以及第一通道区133a之间。漏极浅掺杂区135位于漏极区132以及第二通道区133b之间。源极浅掺杂区134、漏极浅掺杂区135以及浅掺杂区137a、137b可抑制主动元件的漏电流。连接区136可为一重浅掺杂区，以降低第一通道区133a以与第二通道区133b之间的阻值。如图3所示，在本实施例中，半导体层可选择性地为L形图案。需说明的是，本发明并不限制主动元件一定要包括多个通道区(即第一、二通道区133a、133b)、连接区136和/或浅掺杂区137a、137b，也不限制半导体层必需呈L形图案；在其他实施例中，主动元件也可选择性地不包括多个通道区、所述连接区和/或所述浅掺杂区；半导体层也可视实际的需求设计为其他形状。
如图2所示，在本实施例中，绝缘层140可为依序堆叠于半导体层上的多个绝缘膜142、144，但本发明不限于此，在其他实施例中，绝缘层140也可为单一膜层。绝缘层140的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。
请参照图3，栅极G1、G2与扫描线SL电性连接。如图2所示，在本实施例中，栅极G1、G2可选择性地包括互相连接且分别位于第一通道区133a、第二通道区133b上方的第一栅极G1、第二栅极G2。双栅极(即第一栅极G1、第二栅极G2)的设计可抑制主动元件的漏电流。如图3所示，在本实施例中，扫描线SL包括延伸方向x与数据线DL延伸方向y垂直的主干部SLm以及由主干部SLm向外延伸的分支部SLb，第一栅极G1例如为扫描线SL的主干部SLm的一部分，而第二栅极G2例如为扫描线SL的分支部SLb的一部分。栅极G1、G2与扫描线SL可选择性地为同一膜层所形成。然而，本发明不限于此，在其他实施例中，栅极G1、G2与扫描线SL也可分属不同膜层。基于导电性的考量，扫描线SL、栅极G1、G2可为金属材料，但本发明不限于此，在其他实施例中，扫描线SL、栅极G1、G2也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。
如图2所示，在本实施例中，保护层150可为依序堆叠于栅极G1、G2上的多个保护膜152、154。然而，本发明不限于此，在其他实施例中，保护层150也可为单一膜层。保护层150材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。
如图2及图3所示，源极电极S1以及漏极电极D1分别与源极区131以及漏极区132电性连接。详言之，如图2所示，在本实施例中，绝缘层140具有贯孔140a、140b，保护层150具有贯孔150a、150b，贯孔140a与贯孔150a相通，贯孔140b与贯孔150b相通，源极电极S1填入贯孔140a、150a以和源极区131电性接触，而漏极电极D1填入贯孔140b、150b以和漏极区132电性接触。如图3所示，源极电极S1与数据线DL电性连接。在本实施例中，源极电极S1可为数据线DL的一部分。源极电极S1与漏极电极D1相分离，而源极电极S1、漏极电极D1与数据线DL可为同一膜层所形成。然而，本发明不限于此，在其他实施例中，源极电极S1、漏极电极D1与数据线DL也可属于不同膜层。
如图3所示，在本实施例中，源极电极S1与漏极电极D1可分别位于扫描线SL的两侧。换言之，扫描线SL可跨越半导体层，半导体层的两端分别位于扫描线SL的两侧，而源极电极S1以及漏极电极D1分别对应设置于半导体层的两端。然而，本发明不限于此，在其他实施例中，源极电极S1与漏极电极D1也可设置于其他适当位置。
如图2及图3所示，像素电极110与漏极电极D1电性连接。详言之，如图2所示，本实施例的像素结构100还包括覆盖源极电极S1与漏极电极D1的平坦层160。平坦层160具有贯孔160a。像素电极110配置于平坦层160上。像素电极110填入平坦层160的贯孔160a以和漏极电极D1电性接触。像素电极110可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其它适当材料、或者是上述至少二者的堆叠层。反射式像素电极的材质可为具有高反射率的金属材料或其它适当材料。
如图2及图3所示，遮光图案120遮蔽半导体层的源极区131、漏极区132、源极浅掺杂区134以及漏极浅掺杂区135。在本实施例中，遮光图案120可未遮蔽连接区136以及浅掺杂区137a、137b。详言之，遮光图案120包括分别与第一通道区133a、第二通道区133b重叠的第一遮光图案120a、第二遮光图案120b。第一遮光图案120a遮蔽源极区131、源极浅掺杂区134以及邻接于源极浅掺杂区134的部分第一通道区133a。第一遮光图案120a未遮蔽远离源极浅掺杂区134的另一部分的第一通道区133a、浅掺杂区137a以及连接区136。第二遮光图案120b遮蔽漏极区132、漏极浅掺杂区135以及邻接于漏极浅掺杂区135的部分第二通道区133b。第二遮光图案120b未遮蔽远离漏极浅掺杂区135的另一部分的第二通道区133b、浅掺杂区137b以及连接区136。
如图3所示，遮光图案120与扫描线SL的其中一侧边SLa、SLd重叠设置，且遮光图案120与扫描线SL的另一侧边SLc、SLe不重叠。在本实施例中，遮光图案120与扫描线SL之间具有重叠区域A1、A2，且重叠区域A1、A2的宽度w1、w2分别大于或等于扫描线SL宽度W1、W2的一半，但本发明不以此为限。详言之，扫描线SL的主干部SLm具有相对的两侧边SLa、SLc，侧边SLa较侧边SLc远离所属像素结构100的像素电极110，而第一遮光图案120a遮蔽侧边SLa且未遮蔽侧边SLc。扫描线SL的主干部SLm在数据线DL的延伸方向y上具有宽度W1，第一遮光图案120a与扫描线SL之间的重叠区域A1在方向y上具有宽度w1，而50％≦(w1/W1)≦100％。扫描线SL的分支部SLb具有相对的两侧边SLd、SLe，侧边SLd较侧边SLe远离所属像素结构100的数据线DL，而第二遮光图案120b遮蔽侧边SLb且未遮蔽侧边SLe。扫描线SL的分支部SLb在与方向y垂直的方向x上具有宽度W2，第二遮光图案120a与扫描线SL之间的重叠区域A2在方向x上具有宽度w2，而50％≦(w2/W2)≦100％；但本发明不以此为限。
如图2所示，在本实施例中，遮光图案120a、120b位于半导体层下方。换言之，半导体层位于遮光图案120a、120b与绝缘层140之间。遮光图案120a、120b与半导体层之间还包括缓冲层。在本实施例中，缓冲层可为依序覆盖遮光图案120a、120b的多个缓冲膜172、174，但本发明不限于此，在其他实施例中，缓冲层也可为单一膜层。缓冲层的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。
值得一提的是，利用“遮光图案120与扫描线SL的一侧边SLa、SLd重叠设置，而与扫描线SL的另一侧边SLc、SLe不重叠”的设计，遮光图案120可遮蔽像素结构100中易漏电的区域(即源极区131与源极浅掺杂区134交界附近、源极浅掺杂区134、源极浅掺杂区134与通道区133a、133b交界附近、漏极区132与漏极浅掺杂区135交界附近、漏极浅掺杂区135、漏极浅掺杂区135与通道区133a、133b交界附近)，并减少其所占面积，从而提升像素结构100的开口率。此外，相较于现有的像素结构，本实施例的像素结构100利用断开的遮光图案120的设计，相邻两像素结构100之间的寄生电容可降低，从而能改善应用像素结构100的显示面板的串音(cross-talk)问题并维持显示面板不易闪烁(flick)的品质。
如图2所示，本实施例的像素结构100可进一步包括共用电极180。共用电极180对应像素电极110。像素电极110与共用电极180之间的电场用以驱动显示介质13，进而使应用像素结构100的显示面板能够显示画面。在图2的实施例中，像素电极110及共用电极180可选择性地分别设置在不同基板11、12上，而采用像素结构100的显示面板可以是扭转向列(TwistedNematic，TN)、超级扭转向列(SuperTwistedNematic，STN)、垂直排列(VerticalAlignment，VA)、聚合物稳定配向(polymersustainedalignment，PSA)、光学补偿双折射型(OpticallyCompensatedBirefringence，OCB)等模式或其他适当型式的显示面板。然而，本发明不限于此，在其他实施例中，像素电极110与共用电极180也可均位在基板11与显示介质13之间，而应用此像素结构的显示面板亦可是边缘场切换(Fringe-FieldSwitching，FFS)、共面切换(In-PlaneSwitching，IPS)等模式或其他适当型式的显示面板。
如图1及图2所示，本实施例的像素结构100可进一步包括黑矩阵层190。如图2所示，黑矩阵层190可配置于基板12上，而位于基板12与显示介质13之间。如图1所示，黑矩阵层190包括分别与扫描线SL以及数据线DL平行的第一挡光部192与第二挡光部194。在本实施例中，第一挡光部192遮蔽漏极电极D1且未遮蔽源极电极S1，但本发明不以此为限。黑矩阵层190的材料可为黑色树脂、低反射率金属(例如：铬等)或其他适当材料。
图4为应用本发明另一实施例的像素结构的显示面板的仰视示意图。图5为应用本发明另一实施例的像素结构的显示面板的剖面示意图。图6为省略图4的黑矩阵层290的显示面板的仰视示意图。需说明的是，图4以及图6的仰视示意图指的是由图5的基板21方向往基板22方向观看的示意图。图5是对应于图4及图6的剖线B-B’，且为清楚表达起见，图4及图6省略了图5的基板22、共用电极280、显示介质23、平坦层260、保护层250、绝缘层240、缓冲层、以及基板21的绘示，而图6更省略了图4的黑矩阵层290的绘示。图4～图6的像素结构200与图1～图3的像素结构100类似，因此相对应的元件以相对应的标号表示。请参照图5，像素结构200可配置于相对的两基板21、22之间。多个像素结构200搭配基板21、22以及设置于基板21、22之间的显示介质23可构成一显示面板，以显示画面。基板21、22及显示介质23可用的材料与基板11、12及显示介质13可用的材料类似，于此便不再重述。
请参照图5及图6，像素结构200包括扫描线SL(标示于图6)、与扫描线SL交错设置的数据线DL(标示于图6)、主动元件、像素电极210以及遮光图案220。主动元件包括半导体层、覆盖半导体层的绝缘层240(标示于图5)、位于绝缘层240上的栅极G3、G4、覆盖栅极G3、G4的保护层250(标示于图5)、位于保护层250上的源极电极S2以及漏极电极D2。
请参照图5及图6，主动元件的半导体层包括源极区231、漏极区232、通道区233a、233b、源极浅掺杂区234以及漏极浅掺杂区235。通道区233a、233b位于源极区231以及漏极区232之间。源极浅掺杂区234位于通道区233a、233b以及源极区231之间。漏极浅掺杂区235位于通道区233a、233b与漏极区232之间。在本实施例中，半导体层可选择性地包括连接区236以及浅掺杂区237a、237b。半导体层的通道区233a、233b可包括第一通道区233a以及第二通道区233b。连接区236位于第一通道区233a以及第二通道区233b之间。浅掺杂区237a位于连接区236与第一通道区233a之间。浅掺杂区237b位于连接区236与第二通道区233b之间。源极浅掺杂区234位于源极区231以及第一通道区233a之间。漏极浅掺杂区235位于漏极区232以及第二通道区233b之间。源极浅掺杂区234、漏极浅掺杂区235以及浅掺杂区237a、237b可抑制主动元件的漏电流。连接区236可为一重浅掺杂区，以降低第一通道区233a以与第二通道区233b之间的阻值。与像素结构100不同的是，如图6所示，在像素结构200中，半导体层可选择性地为U形图案。但本发明并不以上述为限。
如图5所示，在本实施例中，绝缘层240可为依序堆叠于半导体层上的多个绝缘膜242、244，但本发明不限于此，在其他实施例中，绝缘层240也可为单一膜层。绝缘层240的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。
如图6所示，栅极G3、G4与扫描线SL电性连接。如图5及图6所示，在本实施例中，栅极G3、G4可选择性地包括互相连接且分别位于第一通道区233a、第二通道区233b上方的第一栅极G3、第二栅极G4。第一栅极G3、第二栅极G4可为扫描线SL中分别与半导体层重叠的两部分。栅极G3、G4与扫描线SL可选择性地为同一膜层所形成。然而，本发明不限于此，在其他实施例中，栅极G3、G4与扫描线SL也可分属不同膜层。栅极G3、G4、扫描线SL的可适用的材料与栅极G1、G2、扫描线SL相似，于此便不再重述。
如图5所示，在本实施例中，保护层250可为依序堆叠于栅极G3、G4上的多个保护膜252、254。然而，本发明不限于此，在其他实施例中，保护层250也可为单一膜层。保护层250的可适用的材料与保护层150相似，于此便不再重述。
如图5及图6所示，源极电极S2以及漏极电极D2分别与源极区231以及漏极区232电性连接。详言之，如图5所示，在本实施例中，绝缘层240具有贯孔240a、240b，保护层250具有贯孔250a、250b，贯孔240a与贯孔250a相通，贯孔240b与贯孔250b相通，源极电极S2填入贯孔240a、250a以和源极区231电性接触，而漏极电极D2填入贯孔240b、250b以和漏极区232电性接触。如图6所示，源极电极S2与数据线DL电性连接。在本实施例中，源极电极S2可为数据线DL的一部分。源极电极S2与漏极电极D2相分离，而源极电极S2、漏极电极D2与数据线DL可为同一膜层所形成。然而，本发明不限于此，在其他实施例中，源极电极S2也可是由数据线DL向外延伸的导电图案；源极电极S2、漏极电极D2与数据线DL也可属于不同膜层。
如图6所示，与像素结构100不同的是，在像素结构200中，源极电极S2以及漏极电极D2分别对应设置于U形图案的半导体层的两端，且U形图案的半导体层的弯曲部230a位于扫描线SL的另一侧。源极电极S2以及漏极电极D2位于扫描线SL的同一侧。然而，本发明不限于此，在其他实施例中，源极电极S2与漏极电极D2也可设置于其他适当位置。
如图5及图6所示，像素电极210与漏极电极D2电性连接。详言之，如图5所示，本实施例的像素结构200还包括覆盖源极电极S2与漏极电极D2的平坦层260。平坦层260具有贯孔260a。像素电极210配置于平坦层260上。像素电极210填入平坦层260的贯孔260a以和漏极电极D2电性接触。像素电极210可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。像素电极210、平坦层260的可适用的材料与像素电极110、平坦层160类似，于此便不再重述。
如图5及图6所示，遮光图案220遮蔽半导体层的源极区231、漏极区232、源极浅掺杂区234以及漏极浅掺杂区235。在本实施例中，遮光图案220可选择性地未遮蔽连接区236以及浅掺杂区237a、237b。如图6所示，遮光图案220与扫描线SL的其中一侧边SLg重叠设置，遮光图案220与扫描线SL的另一侧边SLf不重叠，其中侧边SLg较侧边SLf靠近所属像素结构200的像素电极210。在本实施例中，遮光图案220与扫描线SL之间具有重叠区域A3，且重叠区域A3的宽度w3大于或等于扫描线SL宽度W3的一半，但本发明不以此为限。
如图5所示，在本实施例中，遮光图案220位于半导体层下方。换言之，半导体层位于遮光图案220与绝缘层240之间。遮光图案220与半导体层之间还包括缓冲层。在本实施例中，缓冲层可为依序覆盖遮光图案220的多个缓冲膜272、274，但本发明不限于此，在其他实施例中，缓冲层也可为单一膜层。缓冲层的可适用的材质与缓冲层类似，于此便不再重述。
类似地，利用“遮光图案220与扫描线SL的一侧边SLg重叠设置，而与扫描线SL的另一侧边SLf不重叠”的设计，遮光图案220可遮蔽像素结构200中易漏电的区域(即源极区231与源极浅掺杂区234交界附近、源极浅掺杂区234、源极浅掺杂区234与通道区233a、233b交界附近、漏极区232与漏极浅掺杂区235交界附近、漏极浅掺杂区235、漏极浅掺杂区235与通道区233a、233b交界附近)，并减少其所占面积，从而提升像素结构200的开口率。
如图5所示，本实施例的像素结构200可进一步包括对应像素电极210的共用电极280。像素电极210与共用电极280之间的电场用以驱动显示介质23，进而使采用像素结构200的显示面板能够显示画面。在图5的实施例中，像素电极210及共用电极280可选择性地分别设置在不同基板21、22上，而采用像素结构200的显示面板可以是扭转向列(TwistedNematic，TN)、超级扭转向列(SuperTwistedNematic，STN)、垂直排列(VerticalAlignment，VA)、聚合物稳定配向(polymersustainedalignment，PSA)、光学补偿双折射型(OpticallyCompensatedBirefringence，OCB)等模式或其他适当型式的显示面板。然而，本发明不限于此，在其他实施例中，像素电极210与共用电极280也可设置于同一基板21上且均位在基板21与显示介质23之间，而采用此像素结构的显示面板可是边缘场切换(Fringe-FieldSwitching，FFS)、共面切换(In-PlaneSwitching，IPS)等模式或其他适当型式的显示面板。
如图4及图5所示，本实施例的像素结构200可进一步包括黑矩阵层290。如图4所示，黑矩阵层290可配置于基板22上，而位于基板22与显示介质23之间。如图4所示，黑矩阵层290包括分别与扫描线SL以及数据线DL平行的第一挡光部292与第二挡光部294。在本实施例中，第一挡光部292遮蔽漏极电极D1且未遮蔽源极电极S1，黑矩阵层290的第一挡光部292与半导体层的弯曲部230a不重叠，但本发明不以此为限。黑矩阵层290的材料可为黑色树脂、低反射率金属(例如：铬等)或其他适当材料。
综上所述，本发明一实施例的像素结构利用“遮光图案与扫描线的一侧边重叠设置，而与扫描线的另一侧边不重叠”的设计，遮光图案可遮蔽像素结构中易漏电的区域并减少其所占面积，从而提升像素结构的开口率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (14)

1.一种像素结构，其特征在于，包括：
一扫描线以及一数据线，互相交错设置；
一主动元件，与该扫描线以及该数据线电性连接，该主动元件包括：
一半导体层，其包括一源极区、一漏极区、一通道区、一源极浅掺杂区以及一漏极浅掺杂区，该通道区位于该源极区以及该漏极区之间，该源极浅掺杂区位于该通道区以及该源极区之间，且该漏极浅掺杂区位于该通道区与该漏极区之间；
一绝缘层，覆盖该半导体层；
一栅极，位于该通道区上方的该绝缘层上且与该扫描线电性连接；
一保护层，覆盖该栅极：以及
一源极电极以及一漏极电极，位于该保护层上且分别与该源极区以及该漏极区电性连接，其中该源极电极与该数据线电性连接；
一像素电极，与该漏极电极电性连接；以及
一遮光图案，遮蔽该半导体层的该源极区、该漏极区、该源极浅掺杂区以及该漏极浅掺杂区，其中该遮光图案与该扫描线的其中一侧边重叠设置，且该遮光图案与该扫描线的另一侧边不重叠。
2.如权利要求1所述的像素结构，其特征在于，该遮光图案与该扫描线之间具有一重叠区域，且该重叠区域的宽度为该扫描线宽度的50％至100％。
3.如权利要求1所述的像素结构，其特征在于，该遮光图案位于该半导体层的下方，且该遮光图案与该半导体层之间还包括一缓冲层。
4.如权利要求1所述的像素结构，其特征在于：
该半导体层还包括一连接区以及一浅掺杂区，且该半导体层的该通道区还包括一第一通道区以及一第二通道区，其中该连接区位于该第一通道区以及该第二通道区之间，该浅掺杂区位于该连接区与该第一通道区之间以及该连接区与该第二通道区之间，该源极浅掺杂区位于该源极区以及该第一通道区之间，且该漏极浅掺杂区位于该漏极区以及该第二通道区之间；以及
该栅极包括一第一栅极以及一第二栅极，分别位于该第一通道区以及该第二通道区的上方，其中该第一栅极与该第二栅极连接在一起。
5.如权利要求4所述的像素结构，其特征在于，该遮光图案未遮蔽该连接区以及该浅掺杂区。
6.如权利要求4所述的像素结构，其特征在于，该遮光图案遮蔽部分的该第一通道区以及部分的该第二通道区。
7.如权利要求1所述的像素结构，其特征在于，该源极电极以及该漏极电极分别位于该扫描线的两侧。
8.如权利要求7所述的像素结构，其特征在于，还包括一黑矩阵层，该黑矩阵层包括分别与该扫描线以及该数据线的平行的一第一挡光部以及一第二挡光部，其中该黑矩阵层的该第一挡光部遮蔽该漏极电极且未遮蔽该源极电极。
9.如权利要求7所述的像素结构，其特征在于，该半导体层为L形图案，而该源极电极以及该漏极电极分别对应设置于L形图案的该半导体层的两端。
10.如权利要求1所述的像素结构，其特征在于，该源极电极以及该漏极电极位于该扫描线的同一侧。
11.如权利要求10所述的像素结构，其特征在于，还包括一黑矩阵层，对应该扫描线以及该数据线设置，其中该黑矩阵层遮蔽该漏极电极且未遮蔽该源极电极。
12.如权利要求10所述的像素结构，其特征在于，该半导体层为U形图案，该源极电极以及该漏极电极分别对应设置于U形图案的该半导体层的两端，且U形图案的该半导体层的一弯曲部位于该扫描线的另一侧。
13.如权利要求12所述的像素结构，其特征在于，还包括一黑矩阵层，该黑矩阵层包括分别与该扫描线以及该数据线平行的一第一挡光部以及一第二挡光部，其中该黑矩阵层的该第一挡光部遮蔽该漏极电极且未遮蔽该源极电极，且该黑矩阵层的该第一挡光部与该半导体层的该弯曲部不重叠。
14.如权利要求1所述的像素结构，其特征在于，还包括一共用电极，对应该像素电极设置。
CN201510643954.9A 2015-07-23 2015-10-08 像素结构 Active CN105140246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104123942A TWI578509B (zh) 2015-07-23 2015-07-23 畫素結構
TW104123942 2015-07-23

Publications (2)

Publication Number Publication Date
CN105140246A true CN105140246A (zh) 2015-12-09
CN105140246B CN105140246B (zh) 2018-06-12

Family

ID=54725536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510643954.9A Active CN105140246B (zh) 2015-07-23 2015-10-08 像素结构

Country Status (3)

Country Link
US (2) US9647006B2 (zh)
CN (1) CN105140246B (zh)
TW (1) TWI578509B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
CN107316876A (zh) * 2017-03-31 2017-11-03 友达光电股份有限公司 像素阵列基板
CN108022978A (zh) * 2016-11-04 2018-05-11 三星显示有限公司 薄膜晶体管及其制造方法
CN108242457A (zh) * 2016-12-26 2018-07-03 乐金显示有限公司 显示装置
CN108565269A (zh) * 2018-03-02 2018-09-21 友达光电股份有限公司 显示面板
CN110444548A (zh) * 2019-01-08 2019-11-12 友达光电股份有限公司 像素结构
WO2021174975A1 (zh) * 2020-03-04 2021-09-10 Tcl华星光电技术有限公司 一种显示面板及装置
WO2021184488A1 (zh) * 2020-03-16 2021-09-23 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
US11552156B2 (en) 2020-03-16 2023-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, display panel, and display device with semiconductor layer directly below data lines

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10323738B2 (en) * 2017-04-25 2019-06-18 Gkn Automotive Limited Multiple material solenoid actuator plunger
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN109742088B (zh) * 2018-12-29 2021-03-16 武汉华星光电技术有限公司 一种tft阵列基板
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
JP7434996B2 (ja) 2020-02-14 2024-02-21 セイコーエプソン株式会社 電気光学装置、および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200846798A (en) * 2007-05-30 2008-12-01 Au Optronics Corp Pixel structure and method for forming thereof
TW200950066A (en) * 2008-05-16 2009-12-01 Au Optronics Corp Manufacturing method of thin film transistor array substrate and liquid crystal display panel
TW201203559A (en) * 2007-04-03 2012-01-16 Au Optronics Corp Pixel structure and method for forming the same
CN103809317A (zh) * 2013-10-23 2014-05-21 友达光电股份有限公司 显示面板

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP4088190B2 (ja) * 2002-05-21 2008-05-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4085170B2 (ja) 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
CN1278174C (zh) 2002-09-23 2006-10-04 统宝光电股份有限公司 薄膜晶体管液晶显示器的像素结构
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2005158860A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電気光学装置の製造方法及び透明基板用アニール装置
KR101030545B1 (ko) 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
KR100793357B1 (ko) * 2005-03-18 2008-01-11 삼성에스디아이 주식회사 박막트랜지스터와 평판표시장치 및 그의 제조 방법
JP4882662B2 (ja) * 2006-01-12 2012-02-22 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007212499A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 液晶装置及びプロジェクタ
KR101248003B1 (ko) 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2008028363A (ja) * 2006-06-21 2008-02-07 Seiko Epson Corp 電気光学装置の製造方法
JP4315172B2 (ja) * 2006-07-12 2009-08-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
US7800718B2 (en) * 2007-08-02 2010-09-21 Seiko Epson Corporation Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor
JP5157783B2 (ja) * 2008-09-25 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5532568B2 (ja) * 2008-09-26 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5663904B2 (ja) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US9329443B2 (en) * 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP6044358B2 (ja) * 2013-01-18 2016-12-14 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
JP2014149429A (ja) 2013-02-01 2014-08-21 Japan Display Inc 液晶表示装置および液晶表示装置の製造方法
JP2014228673A (ja) * 2013-05-22 2014-12-08 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、及び電子機器
CN103383946B (zh) * 2013-07-12 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
JP6364891B2 (ja) * 2014-04-01 2018-08-01 セイコーエプソン株式会社 電気光学装置、電子機器および半導体装置
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203559A (en) * 2007-04-03 2012-01-16 Au Optronics Corp Pixel structure and method for forming the same
TW200846798A (en) * 2007-05-30 2008-12-01 Au Optronics Corp Pixel structure and method for forming thereof
TW200950066A (en) * 2008-05-16 2009-12-01 Au Optronics Corp Manufacturing method of thin film transistor array substrate and liquid crystal display panel
CN103809317A (zh) * 2013-10-23 2014-05-21 友达光电股份有限公司 显示面板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108022978A (zh) * 2016-11-04 2018-05-11 三星显示有限公司 薄膜晶体管及其制造方法
CN108022978B (zh) * 2016-11-04 2023-11-17 三星显示有限公司 薄膜晶体管及其制造方法
US11158700B2 (en) 2016-12-26 2021-10-26 Lg Display Co., Ltd Display device having multiple buffer layers
CN108242457A (zh) * 2016-12-26 2018-07-03 乐金显示有限公司 显示装置
CN108242457B (zh) * 2016-12-26 2021-11-09 乐金显示有限公司 显示装置
CN107316876A (zh) * 2017-03-31 2017-11-03 友达光电股份有限公司 像素阵列基板
CN107316876B (zh) * 2017-03-31 2020-03-06 友达光电股份有限公司 像素阵列基板
CN108565269A (zh) * 2018-03-02 2018-09-21 友达光电股份有限公司 显示面板
CN110444548A (zh) * 2019-01-08 2019-11-12 友达光电股份有限公司 像素结构
WO2021174975A1 (zh) * 2020-03-04 2021-09-10 Tcl华星光电技术有限公司 一种显示面板及装置
WO2021184488A1 (zh) * 2020-03-16 2021-09-23 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
US11552156B2 (en) 2020-03-16 2023-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, display panel, and display device with semiconductor layer directly below data lines

Also Published As

Publication number Publication date
TWI578509B (zh) 2017-04-11
TW201705456A (zh) 2017-02-01
US20170200741A1 (en) 2017-07-13
US20170025439A1 (en) 2017-01-26
CN105140246B (zh) 2018-06-12
US9647006B2 (en) 2017-05-09
US9991289B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
CN105140246A (zh) 像素结构
US9715149B2 (en) Liquid crystal display comprising a first electrode having a plurality of branch electrodes and a wing connected to an end of a branch electrode
CN104020620B (zh) 显示面板及其阵列基板
US8724061B2 (en) Pixel structure
TW201738637A (zh) 畫素結構、顯示面板及曲面顯示裝置
JP2013037364A (ja) 横電界型の液晶表示装置
CN102346339A (zh) 液晶显示器
CN103676259B (zh) 液晶显示装置
CN103472607A (zh) 显示面板与其制造方法
TWI403787B (zh) 液晶顯示面板
US9978880B2 (en) Display device
US8754410B2 (en) Thin film transistor and array substrate including the same
WO2020215617A1 (zh) 显示装置
CN106886107A (zh) 显示面板
KR20110054727A (ko) 액정표시장치용 어레이 기판과 이를 포함하는 액정표시장치
CN108287441A (zh) 像素阵列基板及显示面板
US9563091B2 (en) Pixel structure
US10180592B2 (en) Liquid crystal display
WO2017121073A1 (zh) Tft基板的制作方法
CN102385202A (zh) 液晶显示装置
TWI281587B (en) Wide-viewing angle liquid crystal display
US10331002B2 (en) Pixel array substrate
KR101949924B1 (ko) 횡전계형 액정표시장치
CN106201104A (zh) 一种触控显示装置及触控显示设备
CN101493613B (zh) 液晶显示面板及应用该液晶显示面板的影像显示系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant