JP4315172B2 - 電気光学装置用基板の製造方法 - Google Patents

電気光学装置用基板の製造方法 Download PDF

Info

Publication number
JP4315172B2
JP4315172B2 JP2006191089A JP2006191089A JP4315172B2 JP 4315172 B2 JP4315172 B2 JP 4315172B2 JP 2006191089 A JP2006191089 A JP 2006191089A JP 2006191089 A JP2006191089 A JP 2006191089A JP 4315172 B2 JP4315172 B2 JP 4315172B2
Authority
JP
Japan
Prior art keywords
layer
titanium
electrode
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006191089A
Other languages
English (en)
Other versions
JP2008020572A (ja
Inventor
稔 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006191089A priority Critical patent/JP4315172B2/ja
Priority to US11/758,365 priority patent/US7816258B2/en
Publication of JP2008020572A publication Critical patent/JP2008020572A/ja
Application granted granted Critical
Publication of JP4315172B2 publication Critical patent/JP4315172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の製造方法に関する。
液晶表示装置を始めとする各種電気光学装置には、スイッチング素子や周辺回路にＴＦＴ（Thin Film Transistor）素子を用いた電気光学装置用基板が多く用いられている。上記電気光学装置においては、表示情報量の増加や表示品位の向上を目的とした画素の高精細化が進んでおり、これにともなってＴＦＴ素子、ひいてはＴＦＴ素子と配線との接触領域がますます小面積化する傾向にある。これにより、ＴＦＴ素子と配線との接触抵抗が大きくなり、データの書き込み不足等の不具合が生じることがあった。
こうした接触抵抗の増大を回避する技術としては、ソース・ドレイン領域と配線との間にさらに一層を設け、ここに接続部を配置する構成のものが知られている（特許文献１参照）。
また、ＴＦＴ素子と配線との接触抵抗の増大は、次のような要因によっても起こり得る。すなわち、ＴＦＴ素子のソース・ドレイン領域上に積層された層間絶縁膜にコンタクトホールを形成する際、コンタクトホールがソース・ドレイン領域のシリコン層を貫通してしまい、配線とシリコン層との接触を、シリコン層の断面で行わなければならないことがある。こうした場合は、配線とソース・ドレイン領域との接触面積が小さくなるため、接触抵抗が増大してしまう。
このような要因による接触抵抗の増大を回避する技術としては、ソース・ドレイン領域上に導電性を有する中継層を形成することによって上記貫通を防止するものが知られている（特許文献２参照）。
特開２００５−２０３６７５号公報 特開２００５−１５８９３５号公報
しかしながら、これらの回避技術は、いずれもその実施のために新たなフォトマスクを必要とし、また工程が複雑化してしまうという問題点がある。
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の一つにより、新たなフォトマスクを必要とすることなく配線とソース・ドレイン領域との接触抵抗を低減させることが可能となる。また、コンタクトホールがソース・ドレイン領域を貫通している場合であっても、ソース・ドレイン領域と配線との間を低抵抗で接続することが可能となる。
本件の参考発明に係る電気光学装置用基板は、基板と、前記基板上に配置され、少なくとも一部がシリサイド化されたシリコン層を、ソース領域又はドレイン領域に有するＴＦＴ素子と、前記シリコン層のうち前記シリサイド化された部位に接続された金属配線と、を備えることを特徴とする。
このような構成によれば、シリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗（コンタクト抵抗）を低減させることができる。このようにＴＦＴ素子における上記接続をオーミック接続にするとともに低抵抗とすることにより、ＴＦＴ素子の書き込み特性が向上し、コントラストが高く高品位な表示が可能な電気光学装置を実現することができる。また、電気光学装置の回路の集積度を高めたり、画素を高精細化することができるため、電気光学装置の表示品位を高めること、及び小型化することが可能となる。
上記電気光学装置用基板において、前記シリコン層は、当該シリコン層を貫通する貫通孔を有するとともに、当該貫通孔の内壁がシリサイド化されており、前記金属配線は、前記貫通孔の内壁において前記シリコン層と接続されていることが好ましい。
このような構成によれば、シリコン層と金属配線との接続は貫通孔の内壁においてのみ行われることとなる。こうした状況は、シリコン層上の層間絶縁膜にコンタクトホールを形成する際にエッチングレートがばらついた場合等に起こりうる。そして、上記接続部、すなわち貫通孔の内壁においては、シリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。このため、シリコン層が薄く、上記貫通孔の内壁の面積が小さい場合であっても、十分な電気的導通を確保することができる。
上記電気光学装置用基板において、前記シリコン層のうち前記シリサイド化された部位は、チタンシリサイドを含むことが好ましい。
上記電気光学装置用基板において、前記金属配線は、前記シリコン層の前記シリサイド化された部位に接続された第１の金属層と、第２の金属層と、を備え、前記第１の金属層は、前記第２の金属層より反射率が低く、かつ前記第２の金属層の前記基板側を略覆うように配置されていることが好ましい。
このような構成によれば、前記金属配線に前記基板側から入射した光の反射光の光量を抑えることができる。このため、上記反射光によるＴＦＴ素子の光リーク電流を低減することができ、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。
本件の参考発明に係る電気光学装置は、上記電気光学装置用基板と、前記電気光学装置用基板に接して配置された電気光学物質と、を備えることを特徴とする。
このような構成によれば、コントラストが高く高品位な表示が可能な電気光学装置を実現することができる。また、電気光学装置を小型化することが可能となる。
本発明の電子機器は、上記電気光学装置を表示部に備えることを特徴とする。
このような構成によれば、コントラストが高く高品位な表示が可能な電子機器を実現することができる。また、電子機器を小型化することが可能となる。
本発明の電気光学装置用基板の製造方法は、基板上に、シリコン層をソース領域又はドレイン領域に有するＴＦＴ素子を形成する第１のステップと、前記シリコン層の少なくとも一部に接する状態でチタンの層を形成する第２のステップと、前記第２のステップと同一の雰囲気中で、前記チタンの層に窒化チタンの層を積層させる第３のステップと、前記基板をアニール処理することにより、前記シリコン層のうち前記チタンに接触する部位をシリサイド化させてチタンシリサイドの層を形成する第４のステップと、を有することを特徴とする。
また、前記チタンの層と前記窒化チタンの層からなる複合チタン層上に、アルミニウム層を形成する第５のステップと、前記アルミニウム層上に、窒化チタン層を形成する第６のステップと、前記複合チタン層、前記アルミニウム層及び前記窒化チタン層を同時にパターニングしてデータ線を形成する第７のステップとを有することを特徴とする。


このような方法によれば、第１のステップから第３のステップを経て、シリコン−チタン−窒化チタンという層構造が形成される。ここで、第３のステップは第２のステップと同一の雰囲気中（例えば同一の真空チャンバー内）で行うため、チタンが大気に触れて反応するのを防ぐことができる。続く第４のステップにおいて、アニール処理によりシリコンとチタンとを反応させてチタンシリサイドの層を形成することができる。こうして得られた電気光学装置用基板は、ＴＦＴ素子のシリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。上記製造方法においては、第３のステップ後、他のステップをはさまずに第４のステップを行うことが好ましい。
上記電気光学装置用基板の製造方法において、前記第４のステップにおけるアニール処理の温度は、３００℃以上かつ４００℃以下であることが好ましい。
アニール処理の温度が３００℃以上であれば、シリサイドの層を形成することができる。また、アニール処理の温度が４００℃以下であれば、シリサイドの層に膜ムラが発生するのを抑えることができる。したがって、上記のような方法によれば、シリサイドの層を好適な状態に形成することができる。
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
＜第１の実施形態＞
（Ａ．ＴＦＴ基板及び液晶表示装置）
図１は、本実施形態に係る液晶表示装置１００ａを示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＨ−Ｈ’線の位置で切断して示す断面図である。
本発明の電気光学装置としての液晶表示装置１００ａは、石英やガラス等の基板１０を含むＴＦＴ基板１０ａと、石英やガラス等の基板２０を含む対向基板２０ａとを備えている。ここで、ＴＦＴ基板１０ａは、本発明における電気光学装置用基板に対応する。ＴＦＴ基板１０ａと対向基板２０ａとは、枠状のシール材５２を介して互いに対向した状態で貼り合わされており、このシール材５２によって区画された画像表示領域５内に液晶５０が封入されている。液晶５０は、本発明における電気光学物質に対応する。シール材５２の外側の周辺回路領域には、データ線駆動回路１０１及び外部接続端子１０２がＴＦＴ基板１０ａの一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０ａの角部においては、ＴＦＴ基板１０ａと対向基板２０ａとの間で電気的な導通を取るための上下導通材１０６が配設されている。
図２は、液晶表示装置１００ａの画素領域（素子領域）を構成する複数の画素における各種素子、配線等の等価回路図である。この図に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ素子３０が設けられ、このＴＦＴ素子３０に画素電極９ａが接続される。
ＴＦＴ素子３０は、走査線１１ａから供給される走査信号Ｇ１，Ｇ２，…，Ｇｍに含まれるＯＮ信号によってオンとなり、このときデータ線６ａに供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが画素電極９ａに供給される。この画素電極９ａと対向基板２０ａに設けられた対向電極２１（図３参照）との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられている。この蓄積容量７０によって、画素電極９ａの電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。
図３は、液晶表示装置１００ａの画素構造を詳細に示す断面図である。また、図４は、ＴＦＴ基板１０ａに形成される隣接した複数の画素について各層の成膜パターンを示す平面図である。図４中のＡ−Ａ’線の位置で切断して示す断面図が図３に相当する。図５は、図４中の要部の成膜パターンを示す平面図である。
図４において、画素電極９ａは、ＴＦＴ基板１０ａに、マトリクス状に複数設けられている。また、画素電極９ａの縦横の境界に沿って、データ線６ａ及び走査線１１ａ等が設けられている。
図３に示すように、ＴＦＴ基板１０ａには、各種の構成要素が積層構造をなして配置されている。この積層構造は、下から順に、走査線１１ａを含む第１層、ＴＦＴ素子３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２，４１，４２，４３，４４には、例えば、ＴＦＴ素子３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１等も設けられている。以下では、これらの各要素について、下から順に説明を行う。
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いはシールド層４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
これにより、走査線１１ａは、同一行に存在するＴＦＴ素子３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ素子３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ素子３０の半導体層１ａにおける光リーク電流の発生を抑制することができ、フリッカ等のない高品質な画像表示が可能となる。
第２層には、ゲート電極３ａを含むＴＦＴ素子３０が設けられている。ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有している。ＴＦＴ素子３０は、上述したゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。これらの構成要素は、例えばポリシリコン膜（本発明におけるシリコン層に対応）からなる。また、ＴＦＴ素子３０は、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２も備えている。
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
以上説明した走査線１１ａの上、かつ、ＴＦＴ素子３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ素子３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
また、この側壁部３ｂは、前記の溝１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ素子３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。また、蓄積容量７０は、図４の平面図に示すように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ素子３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００は、これを固定電位とするために、固定電位とされたシールド層４００と電気的に接続されている。
そして、この容量電極３００は、例えば導電性のポリシリコン膜からなり、基板１０上において、各画素に対応するように島状に形成されている。下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。
以上説明したＴＦＴ素子３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。
また、第１層間絶縁膜４１の上、すなわち上記第３層と後述する第４層との間には、例えば酸化シリコン膜等からなる第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ素子３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。
第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ素子３０の半導体層１ａの延在する方向に一致するように、すなわち図４中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図３に示すように、下層より順に、チタンと窒化チタンとがこの順に積層された複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１が積層されてなる。窒化チタン層４０１は、その下層のアルミニウム層４１Ａと複合チタン層４１ＴＮを覆うように少し大きなサイズにパターンニングされている。
このデータ線６ａは、図３に示す接続部８ａにおいて、コンタクトホール８１を介してＴＦＴ素子３０の高濃度ソース領域１ｄに電気的に接続されている。図１１（ｃ）は、その様子を拡大して示す断面図である。この図からわかるように、データ線６ａは、コンタクトホール８１内においても複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１の積層構造を有している。ここで、複合チタン層４１ＴＮは、チタンの層４１ａと窒化チタンの層４１ｂとがこの順に積層されてなる。したがって、データ線６ａのうち高濃度ソース領域１ｄに接するのは、複合チタン層４１ＴＮに含まれるチタンの層４１ａである。
そして、高濃度ソース領域１ｄのうち上記チタンの層４１ａに接触している部位は、シリサイド化されている。例えば本実施形態では、高濃度ソース領域１ｄのうち上記チタンの層４１ａに接触している部位に、チタンシリサイド（Ｔｉ5Ｓｉ3）の層１ｓが形成されている。これにより、高濃度ソース領域１ｄとデータ線６ａとの接触部分は、ポリシリコン（高濃度ソース領域１ｄ）−チタンシリサイド−チタンという層構造を有している。このようにポリシリコンとチタンとの間にチタンシリサイドの層をはさむことによって、当該接続をオーミック接続にするとともに低抵抗とすることができる。このため、ＴＦＴ素子３０の小型化などによって接続部分の面積が狭小化した場合であっても、十分な導電性を確保することができる。上記において、高濃度ソース領域１ｄは、本発明におけるシリコン層に対応する。
図３に戻り、第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図４に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図５中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、更にその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、チタンの層４１ａと窒化チタンの層４１ｂとを含む複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１からなる積層構造を有する膜として形成されている。そして、窒化チタン層４０１は、その下層のアルミニウム層４１Ａと複合チタン層４１ＴＮを覆うように少し大きなサイズにパターンニングされている。窒化チタン層４１ＴＮは、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。
ここで、シールド層用中継層６ａ１と容量電極３００との接続部８ｂ、及び第２中継電極６ａ２と中継電極７１９との接続部８ｃも、接続部８ａと同様にポリシリコン−チタンシリサイド−チタンという層構造を有している。すなわち、容量電極３００及び第２中継電極６ａ２はともにポリシリコンからなるとともに、容量電極３００のうちシールド層用中継層６ａ１と接する部位、及び中継電極７１９のうち第２中継電極６ａ２と接する部位には、上記した接続部８ａ（図１１（ｃ）参照）と同様にチタンシリサイドの層１ｓが形成されている。このようにポリシリコンとチタンとの間にチタンシリサイドの層１ｓをはさむことによって、接続部８ｂ及び接続部８ｃにおける接続をオーミック接続にするとともに低抵抗とすることができる。これにより、例えば高開口率を確保するためにこれらの接続部分の面積が狭小化された場合であっても、十分な導電性を確保することができる。上記において、容量電極３００及び中継電極７１９は、本発明におけるシリコン層に対応する。
上記したデータ線６ａ、シールド層用中継層６ａ１、第２中継電極６ａ２は、いずれも最下層（すなわちＴＦＴ素子３０に近い側）にチタンの層４１ａを有している。このチタンの層４１ａは、光吸収性能に比較的優れ、特に高反射率のアルミニウム層４１Ａよりは反射率が低い。そして、チタンの層４１ａは、アルミニウム層４１Ａの基板１０側（ＴＦＴ素子３０側）の略全体を覆うように形成されている。このため、基板１０側から入射した光（例えば図３中の戻り光）の反射を抑え、当該反射光によるＴＦＴ素子３０の光リーク電流を低減させることができる。これにより、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。ここで、チタンの層４１ａは、本発明の第１の金属層に対応し、アルミニウム層４１Ａは、本発明の第２の金属層に対応する。
第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図４及び図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。シールド層４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
このシールド層４００は、画素電極９ａが配置された画像表示領域５からその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０ａの対向電極２１に供給される定電位源でも構わない。
このように、データ線６ａの全体を覆うように形成されているとともに（図５参照）、固定電位とされたシールド層４００の存在によれば、データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
また、第４層には、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
上述のシールド層４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の２層構造を有している。また、第３中継電極４０２において、下層のアルミニウムからなる層は、第２中継電極６ａ２と接続され、上層の窒化チタンからなる層は、ＩＴＯ等からなる画素電極９ａと接続されるようになっている。
さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ素子３０の半導体層１ａに対する入射光（図３参照）の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、ＴＦＴ基板１０ａ上に構築される積層構造の一部をなしつつ、ＴＦＴ素子３０に対する上側からの光入射を遮る上側遮光膜として機能する。
データ線６ａの上、かつ、シールド層４００の下には、酸化シリコン膜等からなる第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、酸化シリコン膜等からなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。
一方、対向基板２０ａは、基板２０と、基板２０上に形成された対向電極２１、ポリイミド系の配向膜２２を有している。対向電極２１は、ＩＴＯ等の透明導電性膜からなる。配向膜１６，２２は、液晶５０に含まれる液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
（Ｂ．製造方法）
次に、本実施形態に係る液晶表示装置１００ａ及びこれに含まれるＴＦＴ基板１０ａの製造方法を図６乃至図１１を参照して説明する。図６及び図７は、ＴＦＴ基板１０ａ及び液晶表示装置１００ａの製造方法を断面図によって工程順に示す工程図である。図８は、ＴＦＴ基板１０ａ及び液晶表示装置１００ａの製造方法を示すフローチャート図である。図９は図８中のステップＳ１２の詳細を説明するためのフローチャート図であり、図１０及び図１１は、ステップＳ１２の詳細を断面図によって工程順に示す工程図である。以下、図８のフローチャートに沿って説明する。
まず、ステップＳ１では、石英基板、ガラス、シリコン等からなる基板１０を用意する。
次に、ステップＳ２では、基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより堆積させる。以下、このようなパターニング前の膜を前駆膜という。そして、金属合金膜の前駆膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１１ａを形成する。
次に、ステップＳ３では、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。
次のステップＳ４においては、第２層に半導体層１ａを形成する。半導体層１ａの前駆膜は、下地絶縁膜１２上に減圧ＣＶＤ法等によって形成されるアモルファスシリコン膜である。次に、窒素雰囲気中でアニール処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。この際、ＴＦＴ素子３０をｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する（図６（ａ））。
次に、ステップＳ５においては、ＴＦＴ素子３０を構成する半導体層１ａを熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜を形成することにより、一層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する（図６（ｂ））。次に、ＴＦＴ素子３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。次に、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖを形成する。この溝１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
次に、ステップＳ６では、ゲート電極３ａ及び中継電極７１９を形成する（図６（ｃ））。まず、減圧ＣＶＤ法等によりポリシリコン膜を堆積させ、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。そして、フォトリソグラフィ及びエッチングにより、所定のパターンのゲート電極３ａを形成する。このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される。更に、これと同時に、中継電極７１９もまた形成される。
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。ここでは、ＴＦＴ素子３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、ゲート電極３ａをマスクとして、Ｐ等のＶ族元素のドーパンを低濃度でドープする。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層をゲート電極３ａ上に形成し、その後、Ｐ等のＶ族元素のドーパントを高濃度でドープする。こうしてＴＦＴ素子３０が完成する。ステップＳ４からステップＳ６までの一連のステップが、本発明における第１のステップ、すなわちＴＦＴ素子３０を形成するステップに対応する。
次に、ステップＳ７では、ゲート電極３ａ上に、常圧又は減圧ＣＶＤ法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。
次に、ステップＳ８において、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１を開孔する（図６（ｄ））。
次に、ステップＳ９においては、下部電極７１、誘電体膜７５、容量電極３００を含む蓄積容量７０を形成する（図６（ｅ））。まず、第１層間絶縁膜４１上に、Ｐｔ等の金属膜やポリシリコン膜を減圧ＣＶＤやスパッタリングにより成膜して、下部電極７１の前駆膜を形成する。次いで、下部電極７１上に、誘電体膜７５の前駆膜を形成する。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。次に、誘電体膜７５上に、ポリシリコン膜を、減圧ＣＶＤ又はスパッタリングにより成膜して、容量電極３００の前駆膜を形成する。次に、下部電極７１、誘電体膜７５及び容量電極３００の前駆膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる（図７（ａ））。
次に、ステップＳ１０では、常圧又は減圧ＣＶＤ法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。
次に、ステップＳ１１において、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２を開孔する（図７（ｂ））。この際、コンタクトホール８１は半導体層１ａの高濃度ソース領域１ｄに通ずるように、コンタクトホール８０１は容量電極３００へ通ずるように、また、コンタクトホール８８２は中継電極７１９に通ずるように、それぞれ形成される。図１０（ａ）及び（ｂ）に、それぞれステップＳ１１が行われる前及び後の、高濃度ソース領域１ｄの近傍の様子を示す。
次に、ステップＳ１２において、チタン、アルミニウム、窒化チタン等を積層させることにより、データ線６ａ、シールド層用中継層６ａ１、第２中継電極６ａ２を形成する（図７（ｃ））。このステップＳ１２は、より詳しくは図９に示すステップＳ１２１からステップＳ１２６を含んでいる。以下、図９のフローチャートに沿って説明する。
ステップＳ１２１では、フッ酸等を用いたライトエッチ（ウェットエッチング）によって、高濃度ソース領域１ｄ、容量電極３００、中継電極７１９（いずれもポリシリコン）の表面のネイティブオキサイド（表面酸化膜）や付着異物を除去する。これにより、これらの構成要素と、後に形成されるデータ線６ａ、シールド層用中継層６ａ１、第２中継電極６ａ２との接触抵抗を低減させることができる。このステップは、ライトエッチ以外のエッチング処理によって行うこともできる。
次に、ステップＳ１２２では、第２層間絶縁膜４２上の全面に、真空チャンバー内でのスパッタリング等により、チタンの層４１ａを形成する（図１０（ｃ）参照。この図においては、高濃度ソース領域１ｄの近傍の様子のみが描かれている。図１０の他の図及び図１１についても同様）。このとき、チタンの層４１ａは、コンタクトホール８１，８０１，８８２の内壁や底面にも形成されるため、高濃度ソース領域１ｄ、容量電極３００、中継電極７１９に接触した状態で形成されることとなる。チタンの層４１ａは、好ましくは約２０ｎｍの厚さに形成する。上記スパッタリングの前には、真空チャンバー内を枯らし（空焼き）することが好ましい。このステップＳ１２２は、本発明における第２のステップに対応する。
次に、ステップＳ１２３では、ステップＳ１２２と同一の雰囲気中で、すなわち同一チャンバー内でかつ真空状態を保ったままで、スパッタリング等によりチタンの層４１ａに重ねて窒化チタンの層４１ｂを形成する（図１０（ｄ））。このように同一の雰囲気中で形成することにより、チタンの層４１ａが大気に触れて酸化等の反応をしてしまうのを防ぐことができる。窒化チタンの層４１ｂは、好ましくは約５０ｎｍの厚さに形成する。当該スパッタリングは、Ｎ2雰囲気によるリアクティブスパッタとするのが好ましい。こうして、高濃度ソース領域１ｄ、容量電極３００、中継電極７１９の上にチタンの層４１ａ及び窒化チタンの層４１ｂからなる複合チタン層４１ＴＮが形成される。このステップＳ１２３は、本発明における第３のステップに対応する。
次に、ステップＳ１２４では、Ｈ2／Ａｒ混合ガス中でアニール処理を行う。これにより、高濃度ソース領域１ｄ、容量電極３００、中継電極７１９（いずれもポリシリコン）のうちチタンの層４１ａに接触する部位をシリサイド化させてチタンシリサイドの層１ｓを形成する（図１１（ａ））。当該アニール処理は、好ましくは、３００℃以上４００℃以下の環境下で約１２０分間行う。アニール処理の温度が３００℃以上であれば、チタンシリサイドの層１ｓを形成することができる。また、アニール処理の温度が４００℃以下であれば、チタンシリサイドの層１ｓに膜ムラが発生するのを抑えることができる。したがって、上記のような温度範囲でアニール処理を行えば、チタンシリサイドの層１ｓを好適な状態に形成することができる。こうした処理により、ポリシリコン膜（シリコン層）のうちチタンの層４１ａと接する複数の部位を一度にシリサイド化することができる。なお、このステップにおけるアニール処理は、上記したＨ2／Ａｒ混合ガス以外にも、例えばＮ2ガス中等において行うこともできる。
次に、ステップＳ１２５では、複合チタン層４１ＴＮ（窒化チタンの層４１ｂ）に重ねて、スパッタリング等により、アルミニウム層４１Ａを形成する（図１１（ｂ））。アルミニウム層４１Ａは、好ましくは約３５０ｎｍの厚さに形成する。
次に、ステップＳ１２６では、アルミニウム層４１Ａに重ねて、スパッタリング等により、窒化チタン層４０１を形成する（図１１（ｃ））。窒化チタン層４０１は、好ましくは約１５０ｎｍの厚さに形成する。この後、複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１をフォトリソグラフィ及びエッチングにより一度にパターニングして、所定パターンをもつデータ線６ａ、シールド層用中継層６ａ１、第２中継電極６ａ２を形成する。こうして、ステップＳ１２１ないしステップＳ１２６を含むステップＳ１２が終了し、ポリシリコン−チタンシリサイド−チタンという層構造を有する接続部８ａ，８ｂ，８ｃ（図１１（ｃ）、図３参照）が完成する。
図８に戻り、ステップＳ１３では、データ線６ａ等の上を覆うように、例えば常圧又は減圧ＣＶＤ法により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。
次に、ステップＳ１４において、第３層間絶縁膜４３を例えばＣＭＰを用いて平坦化する。
次に、ステップＳ１５において、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８０３及び８０４を開孔する。この際、コンタクトホール８０３は前記のシールド層用中継層６ａ１に通ずるように、また、コンタクトホール８０４は第２中継層６ａ２に通ずるように、それぞれ形成されることになる。
次に、ステップＳ１６において、第３層間絶縁膜４３の上には、スパッタリング法、或いはプラズマＣＶＤ法等により、第５層のシールド層４００を形成する。ここでまず、第３層間絶縁膜４３の直上には、例えばアルミニウム等の低抵抗な材料から下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極９ａを構成するＩＴＯと電蝕を生じない材料から上層膜を形成し、最後に、下層膜及び上層膜をともにパターニングすることで、２層構造を有するシールド層４００が形成される。なお、この際、シールド層４００とともに、第３中継電極４０２もまた形成される。
次に、ステップＳ１７では、画素領域において、例えば常圧又は減圧ＣＶＤ法により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４を形成する。
次に、ステップＳ１８において、第４層間絶縁膜４４を例えばＣＭＰを用いて平坦化する。
次に、ステップＳ１９では、第４層間絶縁膜４４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８９を開孔する。この際、コンタクトホール８９は前記の第３中継電極４０２に通ずるように形成されることになる。
次に、ステップＳ２０では、第４層間絶縁膜４４上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングによりパターニングして、画素電極９ａを形成する。次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６を形成する。以上により、基板１０上に配向膜１６までが積層されたＴＦＴ基板２０ａが完成する。ここまでのステップが、本発明における電気光学装置用基板の製造方法に対応する実施形態である。
一方、対向基板２０ａについては、基板２０の全面にスパッタ処理等によりＩＴＯ等の透明導電性膜を堆積させ、対向電極２１を形成する。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２を形成する。以上により、基板２０上に配向膜２２までが積層された対向基板２０ａが完成する。
最後に、図１及び図３に示すように、各層が形成されたＴＦＴ基板１０ａと対向基板２０ａとを、例えば対向基板２０ａの４辺に沿ってシール材５２を形成すると共に、シール材５２の４隅に上下導通材１０６を形成して、配向膜１６及び２２が対面するようにシール材５２により貼り合わせる。そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶５０が封入される。
なお、シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材（スペーサ）が散布されている。このようなギャップ材は、液晶５０中に含まれていてもよい。
上述した実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴ基板１０ａ上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴ基板１０ａの周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０ａの投射光が入射する側及びＴＦＴ基板１０ａの出射光が出射する側には、それぞれ、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
こうして得られた液晶表示装置１００ａは、高濃度ソース領域１ｄとデータ線６ａとの接続部８ａ、容量電極３００とシールド層用中継層６ａ１との接続部８ｂ、及び中継電極７１９と第２中継電極６ａ２との接続部８ｃにおいて、ポリシリコンと金属配線とがチタンシリサイドの層１ｓを介して接続されるので、ポリシリコンと金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。また、データ線６ａ、シールド層用中継層６ａ１、第２中継電極６ａ２の最下層（基板１０側）には、反射率の低いチタンの層４１ａが形成されているため、基板１０側から入射した光の反射を抑え、当該反射光によるＴＦＴ素子３０の光リーク電流を低減させることができる。
＜第２の実施形態＞
続いて、本発明を第１の実施形態とは異なる構成の液晶表示装置１００ｂに適用した例について説明する。液晶表示装置１００ｂは、液晶表示装置１００ａと比べて、構成要素の層構造が一部異なる。以下では、液晶表示装置１００ａと同様の構成要素については説明を省略する。
液晶表示装置１００ｂの平面図及び断面図は、図１（ａ）及び（ｂ）に示されている。図１２は、液晶表示装置１００ｂの画素構造を詳細に示す断面図である。この図において、基板１０から画素電極９ａまでの部分からなるＴＦＴ基板１０ｂが、本発明における電気光学装置用基板に対応する。
ガラスや石英等からなる基板１０上の第１層には、金属或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この第１層の上には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。
下地絶縁膜１２上の第２層には、ＴＦＴ素子３０が設けられている。ＴＦＴ素子３０は、ゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層のチャネル領域１ａ’、ゲート電極３ａと半導体層とを絶縁する絶縁膜２ａ，２ｂ、半導体層における低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。第２層の上には、例えばシリコン酸化膜等からなる第１層間絶縁膜４１が設けられている。
第１層間絶縁膜４１上の第３層には、蓄積容量７０ｂが設けられている。蓄積容量７０ｂは、下部電極７１ｓ、誘電体膜７５ｂ、容量電極３００を含んで構成されている。容量電極３００は、窒化チタン−アルミニウム−窒化チタンという金属を含んだ層構造を有しており、第１の実施形態の液晶表示装置１００ａにおけるシールド層４００の機能も果たす。下部電極７１ｓは、例えば導電性のポリシリコン膜からなる。下部電極７１ｓは、第１層間絶縁膜４１上に設けられたコンタクトホール８３ｂを介してＴＦＴ素子３０の高濃度ドレイン領域１ｅに電気的に接続されている。
下部電極７１と誘電体膜７５ｂとの間の一部には、例えばＨＴＯからなるエッチングストッパー６１が形成されている。エッチングストッパー６１は、容量電極３００をエッチングする際に下部電極７１ｓをエッチング液等から保護する役割を果たす。これにより容量電極３００と下部電極７１ｓとを異なる形状にパターニングすることができる。本実施形態では、下部電極７１ｓは、一部が容量電極３００より広く張り出す形状にパターニングされている。下部電極７１ｓは、当該張り出し部において、後述する中継電極９３ａに接続されている。
上記第３層の上には、例えばシリコン酸化膜等からなる第２層間絶縁膜４２が設けられている。
第２層間絶縁膜４２上の第４層には、データ線６ａ及び中継電極９３ａが形成されている。データ線６ａ及び中継電極９３ａは、それぞれ下層から順に、複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１という層構造を有する。このうち複合チタン層４１ＴＮは、第１の実施形態と同様、チタンの層４１ａ及び窒化チタンの層４１ｂ（図１１（ａ）参照）とからなる。データ線６ａは、コンタクトホール８１ｂを介してＴＦＴ素子３０の高濃度ソース領域１ｄと接続部８ｄにおいて電気的に接続されている。また、中継電極９３ａは、コンタクトホール８４ｂを介して蓄積容量７０ｂの下部電極７１と接続部８ｅにおいて電気的に接続されている。
ここで、高濃度ソース領域１ｄのうち上記チタンの層４１ａに接触している部位には、チタンシリサイドの層１ｓ（図１１（ａ）参照）が形成されている。また、下部電極７１のうち上記チタンの層４１ａに接触している部位にも、チタンシリサイドの層１ｓが形成されている。すなわち、接続部８ｄ，８ｅは、第１の実施形態の接続部８ａ，８ｂ，８ｃと同様に、ポリシリコン−チタンシリサイド−チタンという層構造を有する。このようにポリシリコンとチタンとの間にチタンシリサイドの層をはさむことによって、当該接続をオーミック接続にするとともに低抵抗とすることができる。このため、上記接続部分の面積が狭小化した場合であっても、十分な導電性を確保することができる。上記において、高濃度ソース領域１ｄ及び下部電極７１は、本発明におけるシリコン層に対応する。
上記したデータ線６ａ及び中継電極９３ａは、いずれも最下層（すなわちＴＦＴ素子３０に近い側）に光吸収性能に優れたチタンの層４１ａを有している。そして、チタンの層４１ａは、アルミニウム層４１Ａの基板１０側（ＴＦＴ素子３０側）の略全体を覆うように形成されている。このため、基板１０側から入射した光の反射を抑え、当該反射光によるＴＦＴ素子３０の光リーク電流を低減させることができる。これにより、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。
上記第４層の上には、例えばシリコン酸化膜等からなる第３層間絶縁膜４３が設けられている。
第３層間絶縁膜４３上の第５層には、ＩＴＯからなる画素電極９ａが形成されている。画素電極９ａは、第３層間絶縁膜４３に設けられたコンタクトホール８５ｂを介して中継電極９３ａに電気的に接続されている。
また、対向基板２０ｂは、基板２０と、基板２０上に形成された対向電極２１、ポリイミド系の配向膜２２を有している。ＴＦＴ基板１０ｂと対向基板２０ｂとの間には、液晶５０が封入されている。
以上のような構成の液晶表示装置１００ｂは、上記第１層から第５層までの５層構造となっており、第１の実施形態の液晶表示装置１００ａより一層少ない。このため、製造に必要なフォトマスクや工程数が少ないという利点を有している。そして、接続部８ｄ，８ｅにおいて、ポリシリコンと金属配線とがチタンシリサイドの層１ｓを介して接続されるので、ポリシリコンと金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。また、データ線６ａ、中継電極９３ａの最下層（基板１０側）には、反射率の低いチタンの層４１ａが形成されているため、基板１０側から入射した光の反射を抑え、当該反射光によるＴＦＴ素子３０の光リーク電流を低減させることができる。
＜電子機器＞
上述した液晶表示装置１００ａ（１００ｂを含む。以下同じ）は、例えば、図１４（ａ）に示すような電子機器としてのプロジェクタ５００に搭載して用いることができる。プロジェクタ５００は、本体５１０、レンズ５２０を有しており、内蔵された光源（不図示）から光を射出し、これを内部に備え付けられた表示部若しくはライトバルブとしての液晶表示装置１００ａによって変調した後にレンズ５２０から前方に投写する装置である。このようなプロジェクタ５００は、ＴＦＴ素子３０への書き込み不足や光リーク電流等の影響による不具合の少ない、高品位な表示を行うことができる。
また、液晶表示装置１００ａは、例えば、図１４（ｂ）に示すような電子機器としての携帯電話機６００に搭載して用いることができる。携帯電話機６００は、表示部６１０及び操作ボタン６２０を有している。表示部６１０は、内部に組み込まれた液晶表示装置１００ａによって、操作ボタン６２０で入力した内容や着信情報を始めとする様々な情報について、ＴＦＴ素子３０への書き込み不足や光リーク電流等の影響による不具合の少ない、高品位な表示を行うことができる。
なお、本発明を適用した液晶表示装置１００ａは、上記プロジェクタ５００や携帯電話機６００の他、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
（変形例１）
第２層間絶縁膜４２にコンタクトホール８１を形成する際には、エッチングレートのばらつき等に起因して、コンタクトホール８１がＴＦＴ素子３０の高濃度ソース領域１ｄ（本発明におけるシリコン層に対応）を突き抜けて、貫通孔が形成されてしまう場合がある（図１３（ａ））。この場合は、コンタクトホール８１に設けられる金属配線（例えばデータ線６ａ）と、高濃度ソース領域１ｄとの接触を、高濃度ソース領域１ｄの断面で行わなければならない。このため、こうした場合には一般に接触面積が不足して接触抵抗が増大するが、本発明を適用することによりこれを回避することができる。
すなわち、コンタクトホール８１が高濃度ソース領域１ｄを貫通した状態（図１３（ａ））から、チタンの層４１ａ及び窒化チタンの層４１ｂを上記各実施形態と同様に形成し（図１３（ｂ））、その後アニール処理を行う。これにより、高濃度ソース領域１ｄの断面であってチタンの層４１ａに接する部位、すなわち高濃度ソース領域１ｄに開けられた貫通穴の内壁をシリサイド化することができる。例えば本変形例では、当該部位にチタンシリサイドの層１ｓが形成される（図１３（ｃ））。そうすると、高濃度ソース領域１ｄとチタンの層４１ａとの接触部は、ポリシリコン−チタンシリサイド−チタンという層構造を有することとなり、小面積ながら低抵抗の接続を実現することが可能となる。このように、本変形例によれば、コンタクトホール８１が高濃度ソース領域１ｄ等のシリコン層を貫通してしまった場合であっても、シリコン層と金属配線とを貫通孔の内壁において低抵抗で接続することができる。
上記は、高濃度ソース領域１ｄとデータ線６ａとの接続部８ａに関する説明であるが、上述した接続部８ｂ，８ｃ，８ｄ，８ｅにおいても同様の効果を得ることができる。
（変形例２）
上記各実施形態においては、シリコン層とチタンとの間に形成されるチタンシリサイドの層１ｓはＴｉ5Ｓｉ3を主成分とするものであるが、これに限定する趣旨ではなく、例えばより高温のアニール処理が可能な条件であれば、ＴｉＳｉ2等を主成分とするチタンシリサイドの層としてもよい。
（変形例３）
上記各実施形態おいては、電気光学装置用基板を電気光学装置としての液晶表示装置１００ａ，１００ｂに適用した例について説明したが、本発明の電気光学装置用基板は、例えばエレクトロルミネッセンス装置や電気泳動装置等の種々の電気光学装置にも適用可能である。
本発明に係る液晶表示装置を示し、（ａ）は平面図、（ｂ）は断面図。 液晶表示装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 第１の実施形態に係る液晶表示装置の画素構造を詳細に示す断面図。 ＴＦＴ基板上に形成される隣接した複数の画素について各層の成膜パターンを示す平面図。 図４中の要部の成膜パターンを示す平面図。 （ａ）から（ｅ）は、ＴＦＴ基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 （ａ）から（ｄ）は、ＴＦＴ基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 ＴＦＴ基板及び液晶表示装置の製造方法を示すフローチャート図。 ＴＦＴ基板及び液晶表示装置の製造方法の詳細を示すフローチャート図。 （ａ）から（ｄ）は、ＴＦＴ基板及び液晶表示装置の製造方法の詳細を断面図によって工程順に示す工程図。 （ａ）から（ｃ）は、ＴＦＴ基板及び液晶表示装置の製造方法の詳細を断面図によって工程順に示す工程図。 第２の実施形態に係る液晶表示装置の画素構造を詳細に示す断面図。 （ａ）から（ｃ）は、本発明の変形例に係るＴＦＴ基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 （ａ）は、電子機器としてのプロジェクタの斜視図、（ｂ）は、電子機器としての携帯電話機の斜視図。
符号の説明
１ａ…半導体層、１ｂ…低濃度ソース領域、１ｃ…低濃度ドレイン領域、１ｄ…高濃度ソース領域、１ｅ…高濃度ドレイン領域、１ｓ…チタンシリサイドの層、３ａ…ゲート電極、６ａ…データ線、８ａ，８ｂ，８ｃ，８ｄ，８ｅ…接続部、９ａ…画素電極、１０，２０…基板、１０ａ，１０ｂ…電気光学装置用基板としてのＴＦＴ基板、１１ａ…走査線、２０ａ，２０ｂ…対向基板、３０…ＴＦＴ素子、４１Ａ…第２の金属層としてのアルミニウム層、４１ＴＮ…複合チタン層、４１ａ…第１の金属層としてのチタンの層、４１ｂ…窒化チタンの層、５０…電気光学物質としての液晶、１００ａ，１００ｂ…電気光学装置としての液晶表示装置、５００…電子機器としてのプロジェクタ、６００…電子機器としての携帯電話機。

Claims (3)

  1. 基板上に、シリコン層をソース領域又はドレイン領域に有するＴＦＴ素子を形成する第１のステップと、
    前記シリコン層の少なくとも一部に接する状態でチタンの層を形成する第２のステップと、
    前記第２のステップと同一の雰囲気中で、前記チタンの層に窒化チタンの層を積層させる第３のステップと、
    前記基板をアニール処理することにより、前記シリコン層のうち前記チタンに接触する部位をシリサイド化させてチタンシリサイドの層を形成する第４のステップと、
    を有することを特徴とする電気光学装置用基板の製造方法。
  2. 請求項１に記載の電気光学装置用基板の製造方法であって、
    前記チタンの層と前記窒化チタンの層からなる複合チタン層上に、アルミニウム層を形成する第５のステップと、
    前記アルミニウム層上に、窒化チタン層を形成する第６のステップと、
    前記複合チタン層、前記アルミニウム層及び前記窒化チタン層を同時にパターニングしてデータ線を形成する第７のステップと
    を有することを特徴とする電気光学装置用基板の製造方法。
  3. 請求項１に記載の電気光学装置用基板の製造方法であって、
    前記第４のステップにおけるアニール処理の温度は、３００℃以上かつ４００℃以下であることを特徴とする電気光学装置用基板の製造方法。
JP2006191089A 2006-07-12 2006-07-12 電気光学装置用基板の製造方法 Expired - Fee Related JP4315172B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006191089A JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法
US11/758,365 US7816258B2 (en) 2006-07-12 2007-06-05 Method for manufacturing electro-optic device substrate with titanium silicide regions formed within

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191089A JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008020572A JP2008020572A (ja) 2008-01-31
JP4315172B2 true JP4315172B2 (ja) 2009-08-19

Family

ID=38948354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191089A Expired - Fee Related JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法

Country Status (2)

Country Link
US (1) US7816258B2 (ja)
JP (1) JP4315172B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107550A (ja) * 2008-10-28 2010-05-13 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US10651315B2 (en) * 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
WO2015194128A1 (ja) * 2014-06-19 2015-12-23 株式会社Ｊｏｌｅｄ アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN107527927B (zh) * 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
US10665622B2 (en) * 2018-07-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and array substrate
CN110010701B (zh) 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
KR20210118330A (ko) 2020-03-20 2021-09-30 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) * 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP3326014B2 (ja) 1994-07-14 2002-09-17 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3140303B2 (ja) 1994-07-26 2001-03-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4859266B2 (ja) 1999-01-05 2012-01-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法および液晶表示装置
JP2000206566A (ja) 1999-01-18 2000-07-28 Toshiba Corp 薄膜半導体装置
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3305301B2 (ja) * 2000-08-02 2002-07-22 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
JP4677713B2 (ja) 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP2005203675A (ja) 2004-01-19 2005-07-28 Seiko Epson Corp 電気光学装置とその製造方法、及び電子機器
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices

Also Published As

Publication number Publication date
JP2008020572A (ja) 2008-01-31
US7816258B2 (en) 2010-10-19
US20080012022A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4315172B2 (ja) 電気光学装置用基板の製造方法
JP3458382B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US7403237B2 (en) Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes
US7449411B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4650153B2 (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP3835403B2 (ja) 電気光学装置及び電子機器
JP3925549B2 (ja) 電気光学装置及び電子機器
JP2022139567A (ja) 電気光学装置および電子機器
JP5158131B2 (ja) 電気光学装置およびプロジェクタ
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP3767607B2 (ja) 電気光学装置及び電子機器
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2022139554A (ja) 電気光学装置および電子機器
JP4758868B2 (ja) 電気光学装置及び電子機器
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2005115294A6 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2005115294A (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Ref document number: 4315172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees