JP4315172B2 - 電気光学装置用基板の製造方法 - Google Patents

電気光学装置用基板の製造方法 Download PDF

Info

Publication number
JP4315172B2
JP4315172B2 JP2006191089A JP2006191089A JP4315172B2 JP 4315172 B2 JP4315172 B2 JP 4315172B2 JP 2006191089 A JP2006191089 A JP 2006191089A JP 2006191089 A JP2006191089 A JP 2006191089A JP 4315172 B2 JP4315172 B2 JP 4315172B2
Authority
JP
Japan
Prior art keywords
layer
titanium
electrode
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006191089A
Other languages
English (en)
Other versions
JP2008020572A (ja
Inventor
稔 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006191089A priority Critical patent/JP4315172B2/ja
Priority to US11/758,365 priority patent/US7816258B2/en
Publication of JP2008020572A publication Critical patent/JP2008020572A/ja
Application granted granted Critical
Publication of JP4315172B2 publication Critical patent/JP4315172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の製造方法に関する。
液晶表示装置を始めとする各種電気光学装置には、スイッチング素子や周辺回路にTFT(Thin Film Transistor)素子を用いた電気光学装置用基板が多く用いられている。上記電気光学装置においては、表示情報量の増加や表示品位の向上を目的とした画素の高精細化が進んでおり、これにともなってTFT素子、ひいてはTFT素子と配線との接触領域がますます小面積化する傾向にある。これにより、TFT素子と配線との接触抵抗が大きくなり、データの書き込み不足等の不具合が生じることがあった。
こうした接触抵抗の増大を回避する技術としては、ソース・ドレイン領域と配線との間にさらに一層を設け、ここに接続部を配置する構成のものが知られている(特許文献1参照)。
また、TFT素子と配線との接触抵抗の増大は、次のような要因によっても起こり得る。すなわち、TFT素子のソース・ドレイン領域上に積層された層間絶縁膜にコンタクトホールを形成する際、コンタクトホールがソース・ドレイン領域のシリコン層を貫通してしまい、配線とシリコン層との接触を、シリコン層の断面で行わなければならないことがある。こうした場合は、配線とソース・ドレイン領域との接触面積が小さくなるため、接触抵抗が増大してしまう。
このような要因による接触抵抗の増大を回避する技術としては、ソース・ドレイン領域上に導電性を有する中継層を形成することによって上記貫通を防止するものが知られている(特許文献2参照)。
特開2005−203675号公報 特開2005−158935号公報
しかしながら、これらの回避技術は、いずれもその実施のために新たなフォトマスクを必要とし、また工程が複雑化してしまうという問題点がある。
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の一つにより、新たなフォトマスクを必要とすることなく配線とソース・ドレイン領域との接触抵抗を低減させることが可能となる。また、コンタクトホールがソース・ドレイン領域を貫通している場合であっても、ソース・ドレイン領域と配線との間を低抵抗で接続することが可能となる。
本件の参考発明に係る電気光学装置用基板は、基板と、前記基板上に配置され、少なくとも一部がシリサイド化されたシリコン層を、ソース領域又はドレイン領域に有するTFT素子と、前記シリコン層のうち前記シリサイド化された部位に接続された金属配線と、を備えることを特徴とする。
このような構成によれば、シリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗(コンタクト抵抗)を低減させることができる。このようにTFT素子における上記接続をオーミック接続にするとともに低抵抗とすることにより、TFT素子の書き込み特性が向上し、コントラストが高く高品位な表示が可能な電気光学装置を実現することができる。また、電気光学装置の回路の集積度を高めたり、画素を高精細化することができるため、電気光学装置の表示品位を高めること、及び小型化することが可能となる。
上記電気光学装置用基板において、前記シリコン層は、当該シリコン層を貫通する貫通孔を有するとともに、当該貫通孔の内壁がシリサイド化されており、前記金属配線は、前記貫通孔の内壁において前記シリコン層と接続されていることが好ましい。
このような構成によれば、シリコン層と金属配線との接続は貫通孔の内壁においてのみ行われることとなる。こうした状況は、シリコン層上の層間絶縁膜にコンタクトホールを形成する際にエッチングレートがばらついた場合等に起こりうる。そして、上記接続部、すなわち貫通孔の内壁においては、シリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。このため、シリコン層が薄く、上記貫通孔の内壁の面積が小さい場合であっても、十分な電気的導通を確保することができる。
上記電気光学装置用基板において、前記シリコン層のうち前記シリサイド化された部位は、チタンシリサイドを含むことが好ましい。
上記電気光学装置用基板において、前記金属配線は、前記シリコン層の前記シリサイド化された部位に接続された第1の金属層と、第2の金属層と、を備え、前記第1の金属層は、前記第2の金属層より反射率が低く、かつ前記第2の金属層の前記基板側を略覆うように配置されていることが好ましい。
このような構成によれば、前記金属配線に前記基板側から入射した光の反射光の光量を抑えることができる。このため、上記反射光によるTFT素子の光リーク電流を低減することができ、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。
本件の参考発明に係る電気光学装置は、上記電気光学装置用基板と、前記電気光学装置用基板に接して配置された電気光学物質と、を備えることを特徴とする。
このような構成によれば、コントラストが高く高品位な表示が可能な電気光学装置を実現することができる。また、電気光学装置を小型化することが可能となる。
本発明の電子機器は、上記電気光学装置を表示部に備えることを特徴とする。
このような構成によれば、コントラストが高く高品位な表示が可能な電子機器を実現することができる。また、電子機器を小型化することが可能となる。
本発明の電気光学装置用基板の製造方法は、基板上に、シリコン層をソース領域又はドレイン領域に有するTFT素子を形成する第1のステップと、前記シリコン層の少なくとも一部に接する状態でチタンの層を形成する第2のステップと、前記第2のステップと同一の雰囲気中で、前記チタンの層に窒化チタンの層を積層させる第3のステップと、前記基板をアニール処理することにより、前記シリコン層のうち前記チタンに接触する部位をシリサイド化させてチタンシリサイドの層を形成する第4のステップと、を有することを特徴とする。
また、前記チタンの層と前記窒化チタンの層からなる複合チタン層上に、アルミニウム層を形成する第5のステップと、前記アルミニウム層上に、窒化チタン層を形成する第6のステップと、前記複合チタン層、前記アルミニウム層及び前記窒化チタン層を同時にパターニングしてデータ線を形成する第7のステップとを有することを特徴とする。


このような方法によれば、第1のステップから第3のステップを経て、シリコン−チタン−窒化チタンという層構造が形成される。ここで、第3のステップは第2のステップと同一の雰囲気中(例えば同一の真空チャンバー内)で行うため、チタンが大気に触れて反応するのを防ぐことができる。続く第4のステップにおいて、アニール処理によりシリコンとチタンとを反応させてチタンシリサイドの層を形成することができる。こうして得られた電気光学装置用基板は、TFT素子のシリコン層と金属配線とがシリサイドの層を介して接続されるので、シリコン層と金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。上記製造方法においては、第3のステップ後、他のステップをはさまずに第4のステップを行うことが好ましい。
上記電気光学装置用基板の製造方法において、前記第4のステップにおけるアニール処理の温度は、300℃以上かつ400℃以下であることが好ましい。
アニール処理の温度が300℃以上であれば、シリサイドの層を形成することができる。また、アニール処理の温度が400℃以下であれば、シリサイドの層に膜ムラが発生するのを抑えることができる。したがって、上記のような方法によれば、シリサイドの層を好適な状態に形成することができる。
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
<第1の実施形態>
(A.TFT基板及び液晶表示装置)
図1は、本実施形態に係る液晶表示装置100aを示す図であり、(a)は平面図、(b)は(a)中のH−H’線の位置で切断して示す断面図である。
本発明の電気光学装置としての液晶表示装置100aは、石英やガラス等の基板10を含むTFT基板10aと、石英やガラス等の基板20を含む対向基板20aとを備えている。ここで、TFT基板10aは、本発明における電気光学装置用基板に対応する。TFT基板10aと対向基板20aとは、枠状のシール材52を介して互いに対向した状態で貼り合わされており、このシール材52によって区画された画像表示領域5内に液晶50が封入されている。液晶50は、本発明における電気光学物質に対応する。シール材52の外側の周辺回路領域には、データ線駆動回路101及び外部接続端子102がTFT基板10aの一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路104が形成されている。また、対向基板20aの角部においては、TFT基板10aと対向基板20aとの間で電気的な導通を取るための上下導通材106が配設されている。
図2は、液晶表示装置100aの画素領域(素子領域)を構成する複数の画素における各種素子、配線等の等価回路図である。この図に示すように、画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応してTFT素子30が設けられ、このTFT素子30に画素電極9aが接続される。
TFT素子30は、走査線11aから供給される走査信号G1,G2,…,Gmに含まれるON信号によってオンとなり、このときデータ線6aに供給された画像信号S1,S2,…,Snが画素電極9aに供給される。この画素電極9aと対向基板20aに設けられた対向電極21(図3参照)との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられている。この蓄積容量70によって、画素電極9aの電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。
図3は、液晶表示装置100aの画素構造を詳細に示す断面図である。また、図4は、TFT基板10aに形成される隣接した複数の画素について各層の成膜パターンを示す平面図である。図4中のA−A’線の位置で切断して示す断面図が図3に相当する。図5は、図4中の要部の成膜パターンを示す平面図である。
図4において、画素電極9aは、TFT基板10aに、マトリクス状に複数設けられている。また、画素電極9aの縦横の境界に沿って、データ線6a及び走査線11a等が設けられている。
図3に示すように、TFT基板10aには、各種の構成要素が積層構造をなして配置されている。この積層構造は、下から順に、走査線11aを含む第1層、TFT素子30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12,41,42,43,44には、例えば、TFT素子30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81等も設けられている。以下では、これらの各要素について、下から順に説明を行う。
第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図4のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図4のX方向に沿うように延びる本線部と、データ線6a或いはシールド層400が延在する図4のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
これにより、走査線11aは、同一行に存在するTFT素子30のON・OFFを一斉に制御する機能を有することになる。また、走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されていることから、TFT素子30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT素子30の半導体層1aにおける光リーク電流の発生を抑制することができ、フリッカ等のない高品質な画像表示が可能となる。
第2層には、ゲート電極3aを含むTFT素子30が設けられている。TFT素子30は、LDD(Lightly Doped Drain)構造を有している。TFT素子30は、上述したゲート電極3a、ゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。これらの構成要素は、例えばポリシリコン膜(本発明におけるシリコン層に対応)からなる。また、TFT素子30は、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2も備えている。
そして、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図4に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
以上説明した走査線11aの上、かつ、TFT素子30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長と同じ幅の溝(コンタクトホール)12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT素子30の半導体層1aは、図4によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
また、この側壁部3bは、前記の溝12cvを埋めるように形成されているとともに、その下端が前記の走査線11aと接するようにされている。ここで走査線11aは上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。
第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT素子30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。また、蓄積容量70は、図4の平面図に示すように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT素子30の高濃度ドレイン領域1eとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極719を介して行われている。
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。容量電極300は、これを固定電位とするために、固定電位とされたシールド層400と電気的に接続されている。
そして、この容量電極300は、例えば導電性のポリシリコン膜からなり、基板10上において、各画素に対応するように島状に形成されている。下部電極71は、当該容量電極300とほぼ同一形状を有するように形成されている。これにより、蓄積容量70は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。
誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、この誘電体膜75は、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bからなる2層構造を有する。
以上説明したTFT素子30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT素子30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT素子30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。
さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。
また、第1層間絶縁膜41の上、すなわち上記第3層と後述する第4層との間には、例えば酸化シリコン膜等からなる第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT素子30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が開孔されているとともに、シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するためのコンタクトホール882が形成されている。
第4層には、データ線6aが設けられている。このデータ線6aは、TFT素子30の半導体層1aの延在する方向に一致するように、すなわち図4中Y方向に重なるようにストライプ状に形成されている。このデータ線6aは、図3に示すように、下層より順に、チタンと窒化チタンとがこの順に積層された複合チタン層41TN、アルミニウム層41A、窒化チタン層401が積層されてなる。窒化チタン層401は、その下層のアルミニウム層41Aと複合チタン層41TNを覆うように少し大きなサイズにパターンニングされている。
このデータ線6aは、図3に示す接続部8aにおいて、コンタクトホール81を介してTFT素子30の高濃度ソース領域1dに電気的に接続されている。図11(c)は、その様子を拡大して示す断面図である。この図からわかるように、データ線6aは、コンタクトホール81内においても複合チタン層41TN、アルミニウム層41A、窒化チタン層401の積層構造を有している。ここで、複合チタン層41TNは、チタンの層41aと窒化チタンの層41bとがこの順に積層されてなる。したがって、データ線6aのうち高濃度ソース領域1dに接するのは、複合チタン層41TNに含まれるチタンの層41aである。
そして、高濃度ソース領域1dのうち上記チタンの層41aに接触している部位は、シリサイド化されている。例えば本実施形態では、高濃度ソース領域1dのうち上記チタンの層41aに接触している部位に、チタンシリサイド(Ti5Si3)の層1sが形成されている。これにより、高濃度ソース領域1dとデータ線6aとの接触部分は、ポリシリコン(高濃度ソース領域1d)−チタンシリサイド−チタンという層構造を有している。このようにポリシリコンとチタンとの間にチタンシリサイドの層をはさむことによって、当該接続をオーミック接続にするとともに低抵抗とすることができる。このため、TFT素子30の小型化などによって接続部分の面積が狭小化した場合であっても、十分な導電性を確保することができる。上記において、高濃度ソース領域1dは、本発明におけるシリコン層に対応する。
図3に戻り、第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、図4に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図5中最左方に位置するデータ線6aに着目すると、その直右方に略四辺形状を有するシールド層用中継層6a1、更にその右方にシールド層用中継層6a1よりも若干大きめの面積をもつ略四辺形状を有する第2中継電極6a2が形成されている。シールド層用中継層6a1及び第2中継電極6a2は、データ線6aと同一工程で、下層より順に、チタンの層41aと窒化チタンの層41bとを含む複合チタン層41TN、アルミニウム層41A、窒化チタン層401からなる積層構造を有する膜として形成されている。そして、窒化チタン層401は、その下層のアルミニウム層41Aと複合チタン層41TNを覆うように少し大きなサイズにパターンニングされている。窒化チタン層41TNは、シールド層用中継層6a1、第2中継電極6a2に対して形成するコンタクトホール803,804のエッチングの突き抜け防止のためのバリアメタルとして機能する。
ここで、シールド層用中継層6a1と容量電極300との接続部8b、及び第2中継電極6a2と中継電極719との接続部8cも、接続部8aと同様にポリシリコン−チタンシリサイド−チタンという層構造を有している。すなわち、容量電極300及び第2中継電極6a2はともにポリシリコンからなるとともに、容量電極300のうちシールド層用中継層6a1と接する部位、及び中継電極719のうち第2中継電極6a2と接する部位には、上記した接続部8a(図11(c)参照)と同様にチタンシリサイドの層1sが形成されている。このようにポリシリコンとチタンとの間にチタンシリサイドの層1sをはさむことによって、接続部8b及び接続部8cにおける接続をオーミック接続にするとともに低抵抗とすることができる。これにより、例えば高開口率を確保するためにこれらの接続部分の面積が狭小化された場合であっても、十分な導電性を確保することができる。上記において、容量電極300及び中継電極719は、本発明におけるシリコン層に対応する。
上記したデータ線6a、シールド層用中継層6a1、第2中継電極6a2は、いずれも最下層(すなわちTFT素子30に近い側)にチタンの層41aを有している。このチタンの層41aは、光吸収性能に比較的優れ、特に高反射率のアルミニウム層41Aよりは反射率が低い。そして、チタンの層41aは、アルミニウム層41Aの基板10側(TFT素子30側)の略全体を覆うように形成されている。このため、基板10側から入射した光(例えば図3中の戻り光)の反射を抑え、当該反射光によるTFT素子30の光リーク電流を低減させることができる。これにより、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。ここで、チタンの層41aは、本発明の第1の金属層に対応し、アルミニウム層41Aは、本発明の第2の金属層に対応する。
第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、図4及び図5に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。シールド層400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
このシールド層400は、画素電極9aが配置された画像表示領域5からその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20aの対向電極21に供給される定電位源でも構わない。
このように、データ線6aの全体を覆うように形成されているとともに(図5参照)、固定電位とされたシールド層400の存在によれば、データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。シールド層400は格子状に形成されていることから、走査線11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
また、第4層には、このようなシールド層400と同一膜として、中継層としての第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の2層構造を有している。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。
さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT素子30の半導体層1aに対する入射光(図3参照)の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極300及びデータ線6aについても同様にいえる。これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFT基板10a上に構築される積層構造の一部をなしつつ、TFT素子30に対する上側からの光入射を遮る上側遮光膜として機能する。
データ線6aの上、かつ、シールド層400の下には、酸化シリコン膜等からなる第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、シールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、酸化シリコン膜等からなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。
一方、対向基板20aは、基板20と、基板20上に形成された対向電極21、ポリイミド系の配向膜22を有している。対向電極21は、ITO等の透明導電性膜からなる。配向膜16,22は、液晶50に含まれる液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
(B.製造方法)
次に、本実施形態に係る液晶表示装置100a及びこれに含まれるTFT基板10aの製造方法を図6乃至図11を参照して説明する。図6及び図7は、TFT基板10a及び液晶表示装置100aの製造方法を断面図によって工程順に示す工程図である。図8は、TFT基板10a及び液晶表示装置100aの製造方法を示すフローチャート図である。図9は図8中のステップS12の詳細を説明するためのフローチャート図であり、図10及び図11は、ステップS12の詳細を断面図によって工程順に示す工程図である。以下、図8のフローチャートに沿って説明する。
まず、ステップS1では、石英基板、ガラス、シリコン等からなる基板10を用意する。
次に、ステップS2では、基板10の全面に、Ti、Cr、W、Ta、Mo等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより堆積させる。以下、このようなパターニング前の膜を前駆膜という。そして、金属合金膜の前駆膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線11aを形成する。
次に、ステップS3では、走査線11a上に、例えば、常圧又は減圧CVD法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する。
次のステップS4においては、第2層に半導体層1aを形成する。半導体層1aの前駆膜は、下地絶縁膜12上に減圧CVD法等によって形成されるアモルファスシリコン膜である。次に、窒素雰囲気中でアニール処理を施すことにより、p−Si(ポリシリコン)膜を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。この際、TFT素子30をnチャネル型とするかpチャネル型とするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する(図6(a))。
次に、ステップS5においては、TFT素子30を構成する半導体層1aを熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧CVD法等により上層ゲート絶緑膜を形成することにより、一層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する(図6(b))。次に、TFT素子30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちnチャネル領域あるいはpチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。次に、下地絶縁膜12に対して、走査線11aに通ずる溝12cvを形成する。この溝12cvは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
次に、ステップS6では、ゲート電極3a及び中継電極719を形成する(図6(c))。まず、減圧CVD法等によりポリシリコン膜を堆積させ、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。そして、フォトリソグラフィ及びエッチングにより、所定のパターンのゲート電極3aを形成する。このゲート電極3a形成時において、これに延設される側壁部3bもまた同時に形成される。更に、これと同時に、中継電極719もまた形成される。
次に、前記半導体層1aについて、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成する。ここでは、TFT素子30をLDD構造をもつnチャネル型のTFTとする場合を説明すると、具体的にまず、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、ゲート電極3aをマスクとして、P等のV族元素のドーパンを低濃度でドープする。これによりゲート電極3a下の半導体層1aはチャネル領域1a’となる。次に、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、ゲート電極3aよりも幅の広い平面パターンを有するレジスト層をゲート電極3a上に形成し、その後、P等のV族元素のドーパントを高濃度でドープする。こうしてTFT素子30が完成する。ステップS4からステップS6までの一連のステップが、本発明における第1のステップ、すなわちTFT素子30を形成するステップに対応する。
次に、ステップS7では、ゲート電極3a上に、常圧又は減圧CVD法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜41を形成する。
次に、ステップS8において、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83及びコンタクトホール881を開孔する(図6(d))。
次に、ステップS9においては、下部電極71、誘電体膜75、容量電極300を含む蓄積容量70を形成する(図6(e))。まず、第1層間絶縁膜41上に、Pt等の金属膜やポリシリコン膜を減圧CVDやスパッタリングにより成膜して、下部電極71の前駆膜を形成する。次いで、下部電極71上に、誘電体膜75の前駆膜を形成する。この誘電体膜75は、絶縁膜2の場合と同様に、一般にTFTゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。次に、誘電体膜75上に、ポリシリコン膜を、減圧CVD又はスパッタリングにより成膜して、容量電極300の前駆膜を形成する。次に、下部電極71、誘電体膜75及び容量電極300の前駆膜を一挙にパターニングして、下部電極71、誘電体膜75及び容量電極300を形成して、蓄積容量70を完成させる(図7(a))。
次に、ステップS10では、常圧又は減圧CVD法等により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する。
次に、ステップS11において、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81、801及び882を開孔する(図7(b))。この際、コンタクトホール81は半導体層1aの高濃度ソース領域1dに通ずるように、コンタクトホール801は容量電極300へ通ずるように、また、コンタクトホール882は中継電極719に通ずるように、それぞれ形成される。図10(a)及び(b)に、それぞれステップS11が行われる前及び後の、高濃度ソース領域1dの近傍の様子を示す。
次に、ステップS12において、チタン、アルミニウム、窒化チタン等を積層させることにより、データ線6a、シールド層用中継層6a1、第2中継電極6a2を形成する(図7(c))。このステップS12は、より詳しくは図9に示すステップS121からステップS126を含んでいる。以下、図9のフローチャートに沿って説明する。
ステップS121では、フッ酸等を用いたライトエッチ(ウェットエッチング)によって、高濃度ソース領域1d、容量電極300、中継電極719(いずれもポリシリコン)の表面のネイティブオキサイド(表面酸化膜)や付着異物を除去する。これにより、これらの構成要素と、後に形成されるデータ線6a、シールド層用中継層6a1、第2中継電極6a2との接触抵抗を低減させることができる。このステップは、ライトエッチ以外のエッチング処理によって行うこともできる。
次に、ステップS122では、第2層間絶縁膜42上の全面に、真空チャンバー内でのスパッタリング等により、チタンの層41aを形成する(図10(c)参照。この図においては、高濃度ソース領域1dの近傍の様子のみが描かれている。図10の他の図及び図11についても同様)。このとき、チタンの層41aは、コンタクトホール81,801,882の内壁や底面にも形成されるため、高濃度ソース領域1d、容量電極300、中継電極719に接触した状態で形成されることとなる。チタンの層41aは、好ましくは約20nmの厚さに形成する。上記スパッタリングの前には、真空チャンバー内を枯らし(空焼き)することが好ましい。このステップS122は、本発明における第2のステップに対応する。
次に、ステップS123では、ステップS122と同一の雰囲気中で、すなわち同一チャンバー内でかつ真空状態を保ったままで、スパッタリング等によりチタンの層41aに重ねて窒化チタンの層41bを形成する(図10(d))。このように同一の雰囲気中で形成することにより、チタンの層41aが大気に触れて酸化等の反応をしてしまうのを防ぐことができる。窒化チタンの層41bは、好ましくは約50nmの厚さに形成する。当該スパッタリングは、N2雰囲気によるリアクティブスパッタとするのが好ましい。こうして、高濃度ソース領域1d、容量電極300、中継電極719の上にチタンの層41a及び窒化チタンの層41bからなる複合チタン層41TNが形成される。このステップS123は、本発明における第3のステップに対応する。
次に、ステップS124では、H2/Ar混合ガス中でアニール処理を行う。これにより、高濃度ソース領域1d、容量電極300、中継電極719(いずれもポリシリコン)のうちチタンの層41aに接触する部位をシリサイド化させてチタンシリサイドの層1sを形成する(図11(a))。当該アニール処理は、好ましくは、300℃以上400℃以下の環境下で約120分間行う。アニール処理の温度が300℃以上であれば、チタンシリサイドの層1sを形成することができる。また、アニール処理の温度が400℃以下であれば、チタンシリサイドの層1sに膜ムラが発生するのを抑えることができる。したがって、上記のような温度範囲でアニール処理を行えば、チタンシリサイドの層1sを好適な状態に形成することができる。こうした処理により、ポリシリコン膜(シリコン層)のうちチタンの層41aと接する複数の部位を一度にシリサイド化することができる。なお、このステップにおけるアニール処理は、上記したH2/Ar混合ガス以外にも、例えばN2ガス中等において行うこともできる。
次に、ステップS125では、複合チタン層41TN(窒化チタンの層41b)に重ねて、スパッタリング等により、アルミニウム層41Aを形成する(図11(b))。アルミニウム層41Aは、好ましくは約350nmの厚さに形成する。
次に、ステップS126では、アルミニウム層41Aに重ねて、スパッタリング等により、窒化チタン層401を形成する(図11(c))。窒化チタン層401は、好ましくは約150nmの厚さに形成する。この後、複合チタン層41TN、アルミニウム層41A、窒化チタン層401をフォトリソグラフィ及びエッチングにより一度にパターニングして、所定パターンをもつデータ線6a、シールド層用中継層6a1、第2中継電極6a2を形成する。こうして、ステップS121ないしステップS126を含むステップS12が終了し、ポリシリコン−チタンシリサイド−チタンという層構造を有する接続部8a,8b,8c(図11(c)、図3参照)が完成する。
図8に戻り、ステップS13では、データ線6a等の上を覆うように、例えば常圧又は減圧CVD法により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する。
次に、ステップS14において、第3層間絶縁膜43を例えばCMPを用いて平坦化する。
次に、ステップS15において、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール803及び804を開孔する。この際、コンタクトホール803は前記のシールド層用中継層6a1に通ずるように、また、コンタクトホール804は第2中継層6a2に通ずるように、それぞれ形成されることになる。
次に、ステップS16において、第3層間絶縁膜43の上には、スパッタリング法、或いはプラズマCVD法等により、第5層のシールド層400を形成する。ここでまず、第3層間絶縁膜43の直上には、例えばアルミニウム等の低抵抗な材料から下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極9aを構成するITOと電蝕を生じない材料から上層膜を形成し、最後に、下層膜及び上層膜をともにパターニングすることで、2層構造を有するシールド層400が形成される。なお、この際、シールド層400とともに、第3中継電極402もまた形成される。
次に、ステップS17では、画素領域において、例えば常圧又は減圧CVD法により、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜44を形成する。
次に、ステップS18において、第4層間絶縁膜44を例えばCMPを用いて平坦化する。
次に、ステップS19では、第4層間絶縁膜44に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール89を開孔する。この際、コンタクトホール89は前記の第3中継電極402に通ずるように形成されることになる。
次に、ステップS20では、第4層間絶縁膜44上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングによりパターニングして、画素電極9aを形成する。次に、画素電極9aの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜16を形成する。以上により、基板10上に配向膜16までが積層されたTFT基板20aが完成する。ここまでのステップが、本発明における電気光学装置用基板の製造方法に対応する実施形態である。
一方、対向基板20aについては、基板20の全面にスパッタ処理等によりITO等の透明導電性膜を堆積させ、対向電極21を形成する。さらに、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜22を形成する。以上により、基板20上に配向膜22までが積層された対向基板20aが完成する。
最後に、図1及び図3に示すように、各層が形成されたTFT基板10aと対向基板20aとを、例えば対向基板20aの4辺に沿ってシール材52を形成すると共に、シール材52の4隅に上下導通材106を形成して、配向膜16及び22が対面するようにシール材52により貼り合わせる。そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶50が封入される。
なお、シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材(スペーサ)が散布されている。このようなギャップ材は、液晶50中に含まれていてもよい。
上述した実施形態においては、データ線駆動回路101及び走査線駆動回路104をTFT基板10a上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFT基板10aの周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20aの投射光が入射する側及びTFT基板10aの出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
こうして得られた液晶表示装置100aは、高濃度ソース領域1dとデータ線6aとの接続部8a、容量電極300とシールド層用中継層6a1との接続部8b、及び中継電極719と第2中継電極6a2との接続部8cにおいて、ポリシリコンと金属配線とがチタンシリサイドの層1sを介して接続されるので、ポリシリコンと金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。また、データ線6a、シールド層用中継層6a1、第2中継電極6a2の最下層(基板10側)には、反射率の低いチタンの層41aが形成されているため、基板10側から入射した光の反射を抑え、当該反射光によるTFT素子30の光リーク電流を低減させることができる。
<第2の実施形態>
続いて、本発明を第1の実施形態とは異なる構成の液晶表示装置100bに適用した例について説明する。液晶表示装置100bは、液晶表示装置100aと比べて、構成要素の層構造が一部異なる。以下では、液晶表示装置100aと同様の構成要素については説明を省略する。
液晶表示装置100bの平面図及び断面図は、図1(a)及び(b)に示されている。図12は、液晶表示装置100bの画素構造を詳細に示す断面図である。この図において、基板10から画素電極9aまでの部分からなるTFT基板10bが、本発明における電気光学装置用基板に対応する。
ガラスや石英等からなる基板10上の第1層には、金属或いは導電性ポリシリコン等からなる走査線11aが設けられている。この第1層の上には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。
下地絶縁膜12上の第2層には、TFT素子30が設けられている。TFT素子30は、ゲート電極3a、ゲート電極3aからの電界によりチャネルが形成される半導体層のチャネル領域1a’、ゲート電極3aと半導体層とを絶縁する絶縁膜2a,2b、半導体層における低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。第2層の上には、例えばシリコン酸化膜等からなる第1層間絶縁膜41が設けられている。
第1層間絶縁膜41上の第3層には、蓄積容量70bが設けられている。蓄積容量70bは、下部電極71s、誘電体膜75b、容量電極300を含んで構成されている。容量電極300は、窒化チタン−アルミニウム−窒化チタンという金属を含んだ層構造を有しており、第1の実施形態の液晶表示装置100aにおけるシールド層400の機能も果たす。下部電極71sは、例えば導電性のポリシリコン膜からなる。下部電極71sは、第1層間絶縁膜41上に設けられたコンタクトホール83bを介してTFT素子30の高濃度ドレイン領域1eに電気的に接続されている。
下部電極71と誘電体膜75bとの間の一部には、例えばHTOからなるエッチングストッパー61が形成されている。エッチングストッパー61は、容量電極300をエッチングする際に下部電極71sをエッチング液等から保護する役割を果たす。これにより容量電極300と下部電極71sとを異なる形状にパターニングすることができる。本実施形態では、下部電極71sは、一部が容量電極300より広く張り出す形状にパターニングされている。下部電極71sは、当該張り出し部において、後述する中継電極93aに接続されている。
上記第3層の上には、例えばシリコン酸化膜等からなる第2層間絶縁膜42が設けられている。
第2層間絶縁膜42上の第4層には、データ線6a及び中継電極93aが形成されている。データ線6a及び中継電極93aは、それぞれ下層から順に、複合チタン層41TN、アルミニウム層41A、窒化チタン層401という層構造を有する。このうち複合チタン層41TNは、第1の実施形態と同様、チタンの層41a及び窒化チタンの層41b(図11(a)参照)とからなる。データ線6aは、コンタクトホール81bを介してTFT素子30の高濃度ソース領域1dと接続部8dにおいて電気的に接続されている。また、中継電極93aは、コンタクトホール84bを介して蓄積容量70bの下部電極71と接続部8eにおいて電気的に接続されている。
ここで、高濃度ソース領域1dのうち上記チタンの層41aに接触している部位には、チタンシリサイドの層1s(図11(a)参照)が形成されている。また、下部電極71のうち上記チタンの層41aに接触している部位にも、チタンシリサイドの層1sが形成されている。すなわち、接続部8d,8eは、第1の実施形態の接続部8a,8b,8cと同様に、ポリシリコン−チタンシリサイド−チタンという層構造を有する。このようにポリシリコンとチタンとの間にチタンシリサイドの層をはさむことによって、当該接続をオーミック接続にするとともに低抵抗とすることができる。このため、上記接続部分の面積が狭小化した場合であっても、十分な導電性を確保することができる。上記において、高濃度ソース領域1d及び下部電極71は、本発明におけるシリコン層に対応する。
上記したデータ線6a及び中継電極93aは、いずれも最下層(すなわちTFT素子30に近い側)に光吸収性能に優れたチタンの層41aを有している。そして、チタンの層41aは、アルミニウム層41Aの基板10側(TFT素子30側)の略全体を覆うように形成されている。このため、基板10側から入射した光の反射を抑え、当該反射光によるTFT素子30の光リーク電流を低減させることができる。これにより、フリッカや表示ムラ等の不具合の少ない高品位な表示を得ることができる。
上記第4層の上には、例えばシリコン酸化膜等からなる第3層間絶縁膜43が設けられている。
第3層間絶縁膜43上の第5層には、ITOからなる画素電極9aが形成されている。画素電極9aは、第3層間絶縁膜43に設けられたコンタクトホール85bを介して中継電極93aに電気的に接続されている。
また、対向基板20bは、基板20と、基板20上に形成された対向電極21、ポリイミド系の配向膜22を有している。TFT基板10bと対向基板20bとの間には、液晶50が封入されている。
以上のような構成の液晶表示装置100bは、上記第1層から第5層までの5層構造となっており、第1の実施形態の液晶表示装置100aより一層少ない。このため、製造に必要なフォトマスクや工程数が少ないという利点を有している。そして、接続部8d,8eにおいて、ポリシリコンと金属配線とがチタンシリサイドの層1sを介して接続されるので、ポリシリコンと金属配線とを直接接続させる場合に比べて接触抵抗を低減させることができる。また、データ線6a、中継電極93aの最下層(基板10側)には、反射率の低いチタンの層41aが形成されているため、基板10側から入射した光の反射を抑え、当該反射光によるTFT素子30の光リーク電流を低減させることができる。
<電子機器>
上述した液晶表示装置100a(100bを含む。以下同じ)は、例えば、図14(a)に示すような電子機器としてのプロジェクタ500に搭載して用いることができる。プロジェクタ500は、本体510、レンズ520を有しており、内蔵された光源(不図示)から光を射出し、これを内部に備え付けられた表示部若しくはライトバルブとしての液晶表示装置100aによって変調した後にレンズ520から前方に投写する装置である。このようなプロジェクタ500は、TFT素子30への書き込み不足や光リーク電流等の影響による不具合の少ない、高品位な表示を行うことができる。
また、液晶表示装置100aは、例えば、図14(b)に示すような電子機器としての携帯電話機600に搭載して用いることができる。携帯電話機600は、表示部610及び操作ボタン620を有している。表示部610は、内部に組み込まれた液晶表示装置100aによって、操作ボタン620で入力した内容や着信情報を始めとする様々な情報について、TFT素子30への書き込み不足や光リーク電流等の影響による不具合の少ない、高品位な表示を行うことができる。
なお、本発明を適用した液晶表示装置100aは、上記プロジェクタ500や携帯電話機600の他、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
(変形例1)
第2層間絶縁膜42にコンタクトホール81を形成する際には、エッチングレートのばらつき等に起因して、コンタクトホール81がTFT素子30の高濃度ソース領域1d(本発明におけるシリコン層に対応)を突き抜けて、貫通孔が形成されてしまう場合がある(図13(a))。この場合は、コンタクトホール81に設けられる金属配線(例えばデータ線6a)と、高濃度ソース領域1dとの接触を、高濃度ソース領域1dの断面で行わなければならない。このため、こうした場合には一般に接触面積が不足して接触抵抗が増大するが、本発明を適用することによりこれを回避することができる。
すなわち、コンタクトホール81が高濃度ソース領域1dを貫通した状態(図13(a))から、チタンの層41a及び窒化チタンの層41bを上記各実施形態と同様に形成し(図13(b))、その後アニール処理を行う。これにより、高濃度ソース領域1dの断面であってチタンの層41aに接する部位、すなわち高濃度ソース領域1dに開けられた貫通穴の内壁をシリサイド化することができる。例えば本変形例では、当該部位にチタンシリサイドの層1sが形成される(図13(c))。そうすると、高濃度ソース領域1dとチタンの層41aとの接触部は、ポリシリコン−チタンシリサイド−チタンという層構造を有することとなり、小面積ながら低抵抗の接続を実現することが可能となる。このように、本変形例によれば、コンタクトホール81が高濃度ソース領域1d等のシリコン層を貫通してしまった場合であっても、シリコン層と金属配線とを貫通孔の内壁において低抵抗で接続することができる。
上記は、高濃度ソース領域1dとデータ線6aとの接続部8aに関する説明であるが、上述した接続部8b,8c,8d,8eにおいても同様の効果を得ることができる。
(変形例2)
上記各実施形態においては、シリコン層とチタンとの間に形成されるチタンシリサイドの層1sはTi5Si3を主成分とするものであるが、これに限定する趣旨ではなく、例えばより高温のアニール処理が可能な条件であれば、TiSi2等を主成分とするチタンシリサイドの層としてもよい。
(変形例3)
上記各実施形態おいては、電気光学装置用基板を電気光学装置としての液晶表示装置100a,100bに適用した例について説明したが、本発明の電気光学装置用基板は、例えばエレクトロルミネッセンス装置や電気泳動装置等の種々の電気光学装置にも適用可能である。
本発明に係る液晶表示装置を示し、(a)は平面図、(b)は断面図。 液晶表示装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 第1の実施形態に係る液晶表示装置の画素構造を詳細に示す断面図。 TFT基板上に形成される隣接した複数の画素について各層の成膜パターンを示す平面図。 図4中の要部の成膜パターンを示す平面図。 (a)から(e)は、TFT基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 (a)から(d)は、TFT基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 TFT基板及び液晶表示装置の製造方法を示すフローチャート図。 TFT基板及び液晶表示装置の製造方法の詳細を示すフローチャート図。 (a)から(d)は、TFT基板及び液晶表示装置の製造方法の詳細を断面図によって工程順に示す工程図。 (a)から(c)は、TFT基板及び液晶表示装置の製造方法の詳細を断面図によって工程順に示す工程図。 第2の実施形態に係る液晶表示装置の画素構造を詳細に示す断面図。 (a)から(c)は、本発明の変形例に係るTFT基板及び液晶表示装置の製造方法を断面図によって工程順に示す工程図。 (a)は、電子機器としてのプロジェクタの斜視図、(b)は、電子機器としての携帯電話機の斜視図。
符号の説明
1a…半導体層、1b…低濃度ソース領域、1c…低濃度ドレイン領域、1d…高濃度ソース領域、1e…高濃度ドレイン領域、1s…チタンシリサイドの層、3a…ゲート電極、6a…データ線、8a,8b,8c,8d,8e…接続部、9a…画素電極、10,20…基板、10a,10b…電気光学装置用基板としてのTFT基板、11a…走査線、20a,20b…対向基板、30…TFT素子、41A…第2の金属層としてのアルミニウム層、41TN…複合チタン層、41a…第1の金属層としてのチタンの層、41b…窒化チタンの層、50…電気光学物質としての液晶、100a,100b…電気光学装置としての液晶表示装置、500…電子機器としてのプロジェクタ、600…電子機器としての携帯電話機。

Claims (3)

  1. 基板上に、シリコン層をソース領域又はドレイン領域に有するTFT素子を形成する第1のステップと、
    前記シリコン層の少なくとも一部に接する状態でチタンの層を形成する第2のステップと、
    前記第2のステップと同一の雰囲気中で、前記チタンの層に窒化チタンの層を積層させる第3のステップと、
    前記基板をアニール処理することにより、前記シリコン層のうち前記チタンに接触する部位をシリサイド化させてチタンシリサイドの層を形成する第4のステップと、
    を有することを特徴とする電気光学装置用基板の製造方法。
  2. 請求項1に記載の電気光学装置用基板の製造方法であって、
    前記チタンの層と前記窒化チタンの層からなる複合チタン層上に、アルミニウム層を形成する第5のステップと、
    前記アルミニウム層上に、窒化チタン層を形成する第6のステップと、
    前記複合チタン層、前記アルミニウム層及び前記窒化チタン層を同時にパターニングしてデータ線を形成する第7のステップと
    を有することを特徴とする電気光学装置用基板の製造方法。
  3. 請求項1に記載の電気光学装置用基板の製造方法であって、
    前記第4のステップにおけるアニール処理の温度は、300℃以上かつ400℃以下であることを特徴とする電気光学装置用基板の製造方法。
JP2006191089A 2006-07-12 2006-07-12 電気光学装置用基板の製造方法 Expired - Fee Related JP4315172B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006191089A JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法
US11/758,365 US7816258B2 (en) 2006-07-12 2007-06-05 Method for manufacturing electro-optic device substrate with titanium silicide regions formed within

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191089A JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008020572A JP2008020572A (ja) 2008-01-31
JP4315172B2 true JP4315172B2 (ja) 2009-08-19

Family

ID=38948354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191089A Expired - Fee Related JP4315172B2 (ja) 2006-07-12 2006-07-12 電気光学装置用基板の製造方法

Country Status (2)

Country Link
US (1) US7816258B2 (ja)
JP (1) JP4315172B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107550A (ja) * 2008-10-28 2010-05-13 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US10651315B2 (en) * 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
WO2015194128A1 (ja) * 2014-06-19 2015-12-23 株式会社Joled アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN107527927B (zh) * 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
US10665622B2 (en) * 2018-07-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and array substrate
CN110010701B (zh) 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
KR20210118330A (ko) 2020-03-20 2021-09-30 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) * 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP3326014B2 (ja) 1994-07-14 2002-09-17 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3140303B2 (ja) 1994-07-26 2001-03-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4859266B2 (ja) 1999-01-05 2012-01-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法および液晶表示装置
JP2000206566A (ja) 1999-01-18 2000-07-28 Toshiba Corp 薄膜半導体装置
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3305301B2 (ja) * 2000-08-02 2002-07-22 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
JP4677713B2 (ja) 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP2005203675A (ja) 2004-01-19 2005-07-28 Seiko Epson Corp 電気光学装置とその製造方法、及び電子機器
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices

Also Published As

Publication number Publication date
JP2008020572A (ja) 2008-01-31
US7816258B2 (en) 2010-10-19
US20080012022A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4315172B2 (ja) 電気光学装置用基板の製造方法
JP3458382B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US7403237B2 (en) Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes
US7449411B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4650153B2 (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP3835403B2 (ja) 電気光学装置及び電子機器
JP3925549B2 (ja) 電気光学装置及び電子機器
JP2022139567A (ja) 電気光学装置および電子機器
JP5158131B2 (ja) 電気光学装置およびプロジェクタ
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP3767607B2 (ja) 電気光学装置及び電子機器
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2022139554A (ja) 電気光学装置および電子機器
JP4758868B2 (ja) 電気光学装置及び電子機器
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2005115294A6 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2005115294A (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Ref document number: 4315172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees