CN110010701B - 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置 - Google Patents

薄膜晶体管和制作方法、阵列基板、显示面板、显示装置 Download PDF

Info

Publication number
CN110010701B
CN110010701B CN201910480914.5A CN201910480914A CN110010701B CN 110010701 B CN110010701 B CN 110010701B CN 201910480914 A CN201910480914 A CN 201910480914A CN 110010701 B CN110010701 B CN 110010701B
Authority
CN
China
Prior art keywords
layer
transition zone
hole
drain electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910480914.5A
Other languages
English (en)
Other versions
CN110010701A (zh
Inventor
包征
陈功
辛燕霞
胡红伟
吴奕昊
张祎杨
赵广洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910480914.5A priority Critical patent/CN110010701B/zh
Publication of CN110010701A publication Critical patent/CN110010701A/zh
Application granted granted Critical
Publication of CN110010701B publication Critical patent/CN110010701B/zh
Priority to US17/255,654 priority patent/US11563100B2/en
Priority to PCT/CN2020/092094 priority patent/WO2020244404A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种薄膜晶体管和制作方法、阵列基板、显示面板、显示装置，以改善现有技术的显示面板，在分辨率不断提升时，有源层与源漏极层走线之间接触电阻进一步增大，并最终出现严重的RC延迟、功率消耗较大的问题。所述薄膜晶体管，包括：依次层叠设置于衬底基板之上的有源层、绝缘层和源漏极层，其中，所述源漏极层通过贯穿所述绝缘层的通孔与所述有源层导通；所述源漏极层与所述有源层之间在所述通孔位置处具有过渡层，所述过渡层覆盖所述通孔的底部，以及覆盖所述通孔的至少部分侧壁，所述过渡层为一体结构，所述过渡层包括所述有源层的元素以及第一膜层的元素。

Description

薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管和制作方法、阵列基板、显示面板、显示装置。
背景技术
平面显示器(F1at Pane1 Disp1ay，FPD) 己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1 Disp1ay，LCD) 、有机发光二极管(Organic Light Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ayPane1，PDP) 及场发射显示器(Field Emission Display，FED) 等。
随着分辨率的不断提升，显示面板的信号走线宽度和通孔尺寸都会不断降低，这都会导致有源层与源漏极层走线之间接触电阻进一步增大，并最终出现严重的RC延迟、功率消耗大问题。
发明内容
本发明提供一种薄膜晶体管和制作方法、阵列基板、显示面板、显示装置，以改善现有技术的显示面板，在分辨率不断提升时，有源层与源漏极层走线之间接触电阻进一步增大，并最终出现严重的RC延迟、功率消耗较大的问题。
本发明实施例提供一种薄膜晶体管，包括：依次层叠设置于衬底基板之上的有源层、绝缘层和源漏极层，其中，所述源漏极层通过贯穿所述绝缘层的通孔与所述有源层导通；
所述源漏极层与所述有源层之间在所述通孔位置处具有过渡层，所述过渡层覆盖所述通孔的底部，以及覆盖所述通孔的至少部分侧壁，所述过渡层为一体结构，所述过渡层包括所述有源层的元素以及第一膜层的元素，其中，所述第一膜层为所述源漏极层中与所述过渡层接触的膜层。
在一种可能的实施方式中，所述过渡层覆盖所述通孔的全部侧壁。
在一种可能的实施方式中，所述过渡层还覆盖所述绝缘层在所述通孔位置处的边缘区域，且所述过渡层在所述衬底基板的正投影被所述源漏极层在所述衬底基板的正投影所覆盖。
在一种可能的实施方式中，所述有源层的材料为多晶硅，所述第一膜层的材料为钛，所述过渡层的材料为二硅化钛。
在一种可能的实施方式中，所述源漏极层为钛/铝/钛堆叠结构。
在一种可能的实施方式中，所述绝缘层包括第一绝缘层和位于所述第一绝缘层背离所述有源层一面的第二绝缘层，所述第一绝缘层与所述第二绝缘层之间还具有栅极。
在一种可能的实施方式中，所述绝缘层还包括位于所述第二绝缘层背离所述栅极一面的层间介质层。
本发明实施例还提供一种阵列基板，包括如本发明实施例提供的所述薄膜晶体管。
本发明实施例还提供一种显示面板，包括如本发明实施例提供的所述阵列基板。
本发明实施例还提供一种显示装置，包括如本发明实施例提供的所述显示面板。
本发明实施例还提供一种薄膜晶体管的制作方法，包括：
在衬底基板的一面形成有源层；
在所述有源层的背向所述衬底基板的一面形成绝缘层；
在所述绝缘层形成暴露所述有源层的通孔；
在所述通孔位置处形成过渡层，所述过渡层包括所述有源层的元素以及第一膜层的元素；
在所述过渡层背离所述有源层的一面形成源漏极层，所述第一膜层为所述源漏极层中与所述过渡层接触的膜层。
在一种可能的实施方式中，
在所述通孔位置处形成过渡层之前，所述制作方法还包括：将钛与硅按预设原子比例均匀混合，在预设温度下煅烧形成二硅化钛混合体；
所述在所述通孔位置处形成过渡层，包括：以所述二硅化钛混合体作为靶材，通过掩膜板，采用磁控溅射工艺在所述通孔位置处形成二硅化钛过渡层。
在一种可能的实施方式中，所述在预设温度下煅烧形成二硅化钛混合体，包括：
在1300oC~1500oC煅烧形成二硅化钛混合体。
本发明实施例有益效果如下：本发明实施例提供的薄膜晶体管，包括：依次层叠设置于衬底基板之上的有源层、绝缘层和源漏极层，其中，所述源漏极层通过贯穿所述绝缘层的通孔与所述有源层导通；所述源漏极层与所述有源层之间在所述通孔位置处具有过渡层，所述过渡层覆盖所述通孔的底部，以及覆盖所述通孔的至少部分侧壁，所述过渡层为一体结构，所述过渡层包括所述有源层的元素以及第一膜层的元素，其中，所述第一膜层为所述源漏极层中与所述过渡层接触的膜层，即，本发明实施例中，通过在源漏极层与有源层之间在通孔位置处形成过渡层，而过渡层包括有源层以及第一膜层的元素，进而可以降低有源层与源漏极层通过通孔导通时，在通孔位置处的接触电阻；而且，在通孔的尺寸逐渐变小的情况下，过渡层不仅覆盖通孔的底部，还覆盖至少部分侧壁，可以加强源漏极层与有源层在通孔位置处的连接性能。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的过渡层覆盖通孔全部侧壁的薄膜晶体管的结构示意图；
图3为本发明实施例提供的过渡层还覆盖栅极层上方的部分区域的薄膜晶体管的结构示意图；
图4为本发明实施例提供的源漏极层为Ti/Al/Ti堆叠结构的薄膜晶体管的结构示意图；
图5为本发明实施例提供的一种具体的薄膜晶体管的结构示意图；
图6为本发明实施例提供的一种薄膜晶体管的制作流程结构示意图；
图7为本发明实施例中，制备完成层间介质层薄膜晶体管的结构示意图；
图8为本发明实施例中，制作完成通孔的薄膜晶体管的结构示意图；
图9为本发明实施例中，制备完成过渡层的薄膜晶体管的结构示意图；
图10为本发明实施例中，制备完成Ti/Al/Ti薄膜层的薄膜晶体管的结构示意图；
图11为本发明实施例中，制备完成源漏极层的薄膜晶体管的结构示意图。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参见图1，本发明实施例提供一种薄膜晶体管，包括：依次层叠设置于衬底基板1之上的有源层2、绝缘层3和源漏极层4，其中，源漏极层4通过贯穿绝缘层3的通孔5与有源层2导通；
源漏极层4与有源层2之间在通孔5位置处具有过渡层6，过渡层6覆盖通孔5的底部，以及覆盖通孔5的至少部分侧壁，过渡层6为一体结构，过渡层6包括有源层2的元素以及第一膜层的元素，且过渡层6的电阻介于有源层2以及第一膜层之间，其中，第一膜层为源漏极层4中与过渡层6接触的膜层。
本发明实施例提供的薄膜晶体管，包括：依次层叠设置于衬底基板1之上的有源层2、绝缘层3和源漏极层4，其中，源漏极层4通过贯穿绝缘层3的通孔5与有源层2导通；源漏极层4与有源层2之间在通孔5位置处具有过渡层2，过渡层6覆盖通孔5的底部，以及覆盖通孔5的至少部分侧壁，过渡层6为一体结构，过渡层6包括有源层2的元素以及第一膜层的元素，其中，第一膜层为源漏极层4中与过渡层6接触的膜层，即，本发明实施例中，通过在源漏极层4与有源层2之间在通孔5位置处形成过渡层6，而过渡层6包括有源层2以及第一膜层的元素，进而可以降低有源层2与源漏极层4通过通孔5导通时，在通孔5位置处的接触电阻；而且，在通孔5的尺寸逐渐变小的情况下，过渡层6不仅覆盖通孔5的底部，还覆盖至少部分侧壁，可以加强源漏极层4与有源层2在通孔5位置处的连接性能。
在具体实施时，本发明实施例中的薄膜晶体管可以为OLED显示面板中的薄膜晶体管，衬底基板1具体可以为柔性有机衬底基板。衬底基板1与有源层2之间还可以设置有缓冲层8。
在具体实施时，参见图2所示，过渡层6覆盖通孔5的全部侧壁。
在具体实施时，参见图3所示，过渡层6还覆盖绝缘层3在通孔5位置处的边缘区域，即，图3中绝缘层3背离有源层2的一面在通孔5的附近区域，且过渡层6在衬底基板1的正投影被源漏极层4在衬底基板1的正投影所覆盖。
在具体实施时，有源层2的材料具体可以为多晶硅，第一膜层的材料具体可以为钛，过渡层6的材料为二硅化钛。本发明实施例中，过渡层6的材质为二硅化钛TiSi2，其为面心斜方晶系结构，属于C54相，相对于硅化二钛Ti2Si（体心斜方晶系结构，属于C49相，高阻态金属氧化物，已无法适用于高分辨率显示面板对降低有源层与源漏极层在通孔位置处低电阻的需求），本发明实施例中的二硅化钛TiSi2为低阻态金属氧化物，其可以满足高分辨率显示面板对降低有源层与源漏极层在通孔位置处低电阻的需求。但由于本发明实施例的二硅化钛TiSi2，由相邻两膜层在退火过程中形成时，需要的温度较高（≥750℃），无法在对源漏极层进行低温退火的过程中形成（源漏极层的退火温度较低，230℃左右），而在本发明实施例的薄膜晶体管为OLED显示面板的薄膜晶体管时，由于有机OLED显示面板涉及有机膜层较多，而高温会破坏有机膜层，因此，本发明实施例的过渡层，其具体可以一道独立的工序形成，即，通过掩膜板，采用磁控溅射工艺形成。
在具体实施时，参见图4所示，源漏极层4为钛/铝/钛堆叠结构，钛/铝/钛堆叠结构具体可以包括钛膜层41、铝膜层42和钛膜层41。
在具体实施时，参见图5所示，绝缘层3具体可以包括第一绝缘层31和位于第一绝缘层31背离有源层2一面的第二绝缘层32，第一绝缘层31与第二绝缘层32之间还具有栅极7。
在具体实施时，参见图5所示，绝缘层3还包括位于第二绝缘层32背离栅极7一面的层间介质层33。
基于同一发明构思，本发明实施例还提供一种阵列基板，包括如本发明实施例提供的薄膜晶体管。
基于同一发明构思，本发明实施例还提供一种显示面板，包括如本发明实施例提供的阵列基板。
基于同一发明构思，本发明实施例还提供一种显示装置，包括如本发明实施例提供的显示面板。
基于同一发明构思，参见图6所示，本发明实施例还提供一种薄膜晶体管的制作方法，包括：
步骤S101、在衬底基板的一面形成有源层。
步骤S102、在有源层的背向衬底基板的一面形成绝缘层。
步骤S103、在绝缘层形成暴露有源层的通孔。
步骤S104、在通孔位置处形成过渡层，过渡层包括有源层的元素以及第一膜层的元素。
步骤S105、在过渡层背离有源层的一面形成源漏极层，第一膜层为源漏极层中与过渡层接触的膜层。
本发明实施例提供的薄膜晶体管的制作方法，具体可以用于制作本发明实施例提供的薄膜晶体管。
在具体实施时， 在通孔位置处形成过渡层之前，本发明实施例的制作方法还包括：将钛与硅按预设原子比例均匀混合，在预设温度下煅烧形成二硅化钛混合体；相应地，对于步骤S104、在通孔位置处形成过渡层，具体可以包括：以二硅化钛混合体作为靶材，通过掩膜板，采用磁控溅射工艺在通孔位置处形成二硅化钛过渡层。本发明实施例中，在制作过渡层时，可以先在高温下通过煅烧形成二硅化钛混合体靶材，进而在后期制作过渡层时，可以直接以二硅化钛混合体作为靶材，通过磁控溅射形成过渡层，避免在本发明实施例的薄膜晶体管为OLED显示面板的薄膜晶体管时，由于OLED显示面板无法承受制作二硅化钛过渡层的温度，可能会导致OLED显示面板的有机膜层受损的问题。
在具体实施时，在预设温度下煅烧形成二硅化钛混合体，具体可以包括：在1300oC~1500oC煅烧形成二硅化钛混合体。
以下结合附图7-图11，对本发明实施例的薄膜晶体管的制作过程进一步举例说明。
步骤一、在衬底基板1上依次形成缓冲层8、有源层2、第一栅极绝缘层31、栅极7、第二栅极绝缘层32、层间介质层33。其中衬底基板1的材质具体可以为聚酰亚胺（PI）衬底，有源层2的材质具体可以为多晶硅，形成层间介质层33后的薄膜晶体管的结构示意图如图7所示。
步骤二、在绝缘层3打孔，形成暴露有源层2的通孔5，形成通孔5的薄膜晶体管的结构图参见图8所示。
步骤三、以二硅化钛混合体作为靶材，通过掩膜板，采用磁控溅射工艺在通孔5位置处形成过渡层6。其中，过渡层6覆盖通孔5的底部，覆盖通孔5的侧壁，还覆盖绝缘层3（具体可以为层间介质层33）在通孔5位置处的边缘区域，且过渡层6在衬底基板1的正投影被源漏极层4在衬底基板1的正投影所覆盖，即，过渡层6仅位于通孔5所在的区域及其边缘区域，形成过渡层6的薄膜晶体管的结构示意图如图9所示。
步骤四、通过溅射（Sputter）工艺，依次形成钛薄膜层410、铝薄膜层420、和钛薄膜层410，形成Ti/Al/Ti薄膜层的薄膜晶体管的结构示意图如图10所示。
步骤五、通过干刻工艺（Dry Etch），刻蚀Ti/Al/Ti薄膜层，刻蚀出源漏极（SD）走线结构，形成Ti/Al/Ti源漏极层4的薄膜晶体管的结构示意图如图11所示。当然，以上附图仅是以在栅极7的一侧形成源极或漏极为例进行的举例说明，在具体实施时，栅极7的两侧可以一侧设置源极，另一侧设置漏极，本发明不以此为限。
本发明实施例有益效果如下：本发明实施例提供的薄膜晶体管，包括：依次层叠设置于衬底基板1之上的有源层2、绝缘层3和源漏极层4，其中，源漏极层4通过贯穿绝缘层3的通孔5与有源层2导通；源漏极层4与有源层2之间在通孔5位置处具有过渡层6，过渡层6覆盖通孔5的底部，以及覆盖通孔5的与底部连接的至少部分侧壁，过渡层6包括有源层2的元素以及第一膜层的元素，其中，第一膜层为源漏极层4中与过渡层6接触的膜层，即，本发明实施例中，通过在源漏极层4与有源层2之间在通孔5位置处形成过渡层6，而过渡层6包括有源层2以及第一膜层的元素，进而可以降低有源层2与源漏极层4通过通孔5导通时，在通孔5位置处的接触电阻；而且，在通孔5的尺寸逐渐变小的情况下，过渡层6不仅覆盖通孔5的底部，还覆盖至少部分侧壁，可以加强源漏极层4与有源层2在通孔5位置处的连接性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括：依次层叠设置于衬底基板之上的有源层、绝缘层和源漏极层，其中，所述源漏极层通过贯穿所述绝缘层的通孔与所述有源层导通；
所述源漏极层与所述有源层之间在所述通孔位置处具有过渡层，所述过渡层覆盖所述通孔的底部，以及覆盖所述通孔的至少部分侧壁，所述过渡层为一体结构，所述过渡层包括所述有源层的元素以及第一膜层的元素，其中，所述第一膜层为所述源漏极层中与所述过渡层接触的膜层；
覆盖所述通孔底部的所述过渡层以及覆盖所述通孔的至少部分侧壁的所述过渡层中均包括所述有源层的元素以及所述第一膜层的元素。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述过渡层覆盖所述通孔的全部侧壁。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，所述过渡层还覆盖所述绝缘层在所述通孔位置处的边缘区域，且所述过渡层在所述衬底基板的正投影被所述源漏极层在所述衬底基板的正投影所覆盖。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述有源层的材料为多晶硅，所述第一膜层的材料为钛，所述过渡层的材料为二硅化钛。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述源漏极层为钛/铝/钛堆叠结构。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层包括第一绝缘层和位于所述第一绝缘层背离所述有源层一面的第二绝缘层，所述第一绝缘层与所述第二绝缘层之间还具有栅极。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述绝缘层还包括位于所述第二绝缘层背离所述栅极一面的层间介质层。
8.一种阵列基板，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管。
9.一种显示面板，其特征在于，包括如权利要求8所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板的一面形成有源层；
在所述有源层的背向所述衬底基板的一面形成绝缘层；
在所述绝缘层形成暴露所述有源层的通孔；
在所述通孔位置处形成过渡层，所述过渡层包括所述有源层的元素以及第一膜层的元素，所述过渡层覆盖所述通孔的底部，以及覆盖所述通孔的至少部分侧壁，所述过渡层为一体结构，其中，所述第一膜层为源漏极层中与所述过渡层接触的膜层，覆盖所述通孔底部的所述过渡层以及覆盖所述通孔的至少部分侧壁的所述过渡层中均包括所述有源层的元素以及所述第一膜层的元素；
在所述过渡层背离所述有源层的一面形成源漏极层，所述第一膜层为所述源漏极层中与所述过渡层接触的膜层。
12.如权利要求11所述的制作方法，其特征在于，
在所述通孔位置处形成过渡层之前，所述制作方法还包括：将钛与硅按预设原子比例均匀混合，在预设温度下煅烧形成二硅化钛混合体；
所述在所述通孔位置处形成过渡层，包括：以所述二硅化钛混合体作为靶材，通过掩膜板，采用磁控溅射工艺在所述通孔位置处形成二硅化钛过渡层。
13.如权利要求12所述的制作方法，其特征在于，所述在预设温度下煅烧形成二硅化钛混合体，包括：
在1300oC~1500oC煅烧形成二硅化钛混合体。
CN201910480914.5A 2019-06-04 2019-06-04 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置 Active CN110010701B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910480914.5A CN110010701B (zh) 2019-06-04 2019-06-04 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
US17/255,654 US11563100B2 (en) 2019-06-04 2020-05-25 Thin film transistor and method for manufacturing the same, array substrate, display panel, and display device
PCT/CN2020/092094 WO2020244404A1 (zh) 2019-06-04 2020-05-25 薄膜晶体管、薄膜晶体管的制作方法、阵列基板、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910480914.5A CN110010701B (zh) 2019-06-04 2019-06-04 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN110010701A CN110010701A (zh) 2019-07-12
CN110010701B true CN110010701B (zh) 2019-09-17

Family

ID=67177960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910480914.5A Active CN110010701B (zh) 2019-06-04 2019-06-04 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置

Country Status (3)

Country Link
US (1) US11563100B2 (zh)
CN (1) CN110010701B (zh)
WO (1) WO2020244404A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010701B (zh) * 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
US7833846B1 (en) * 2009-07-24 2010-11-16 Lg Display Co., Ltd. Array substrate and method of fabricating the same
CN102044424A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 包括金属硅化物层的半导体器件及其制造方法
TW201415639A (zh) * 2012-10-15 2014-04-16 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
CN109920819A (zh) * 2017-12-12 2019-06-21 三星显示有限公司 显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619697A (en) * 1984-08-30 1986-10-28 Mitsubishi Kinzoku Kabushiki Kaisha Sputtering target material and process for producing the same
DE69017802T2 (de) * 1989-08-30 1995-09-07 Nec Corp Dünnfilmkondensator und dessen Herstellungsverfahren.
JP2003224279A (ja) * 2002-01-31 2003-08-08 Oki Electric Ind Co Ltd 電界効果トランジスタ素子
JP4315172B2 (ja) * 2006-07-12 2009-08-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
CN102646715A (zh) 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN103219391B (zh) 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104409346A (zh) 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN104300006A (zh) * 2014-10-17 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、oled背板和显示装置
CN104882488B (zh) * 2015-06-15 2018-03-20 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN110010701B (zh) * 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
US7833846B1 (en) * 2009-07-24 2010-11-16 Lg Display Co., Ltd. Array substrate and method of fabricating the same
CN102044424A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 包括金属硅化物层的半导体器件及其制造方法
TW201415639A (zh) * 2012-10-15 2014-04-16 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
CN109920819A (zh) * 2017-12-12 2019-06-21 三星显示有限公司 显示设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《COMPARISON OF THE PROPERTIES OF TiSi 2 FILMS OBTAINED BY SILICON AND TITANIUM CO-SPUTTERING AND BY COMPOSITE TARGET SPUTTERING》;H. KOSTER, S. MEISER AND L. NIEWOHNER;《Thin Solid Films》;19890301;第170卷;71-80
《Physical Properties of Sputter-Deposited Titanium Silicide as a Function of Substrate Temperature》;M. Tanielian and S. Blackstone;《J. Electrochem. Soc.: SOLID-STATE SCIENCE AND TECHNOLOGY》;19850630;第132卷(第6期);1487-1491

Also Published As

Publication number Publication date
CN110010701A (zh) 2019-07-12
WO2020244404A1 (zh) 2020-12-10
US20210265478A1 (en) 2021-08-26
US11563100B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US10325942B2 (en) TFT substrate manufacturing method
CN103715141B (zh) 一种阵列基板及其制备方法
WO2016176886A1 (zh) 柔性oled及其制作方法
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN104362125A (zh) 阵列基板及其制作方法、显示装置
EP3335241B1 (en) Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
CN109378326A (zh) 显示面板及其制作方法
CN106252395B (zh) 一种薄膜晶体管及其制备方法
CN104779171A (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
CN109659347A (zh) 柔性oled显示面板以及显示装置
CN106783628A (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2015143745A1 (zh) 一种阵列基板的制造方法
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN109638078A (zh) Tft的制备方法、tft、oled背板和显示装置
CN110010701B (zh) 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
CN104766802B (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2016086608A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103177970A (zh) 一种氧化物薄膜晶体管制备方法
WO2019184427A1 (zh) 阵列基板、其制备方法和显示装置
CN102800705B (zh) 一种金属氧化物半导体薄膜晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant