CN104300006A - 薄膜晶体管及其制造方法、oled背板和显示装置 - Google Patents
薄膜晶体管及其制造方法、oled背板和显示装置 Download PDFInfo
- Publication number
- CN104300006A CN104300006A CN201410555601.9A CN201410555601A CN104300006A CN 104300006 A CN104300006 A CN 104300006A CN 201410555601 A CN201410555601 A CN 201410555601A CN 104300006 A CN104300006 A CN 104300006A
- Authority
- CN
- China
- Prior art keywords
- active layer
- alloying
- rete
- drain electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005275 alloying Methods 0.000 claims abstract description 77
- 239000000463 material Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 37
- 239000010936 titanium Substances 0.000 claims description 31
- 238000011282 treatment Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 238000013532 laser treatment Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 30
- 239000002184 metal Substances 0.000 abstract description 30
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 229910004339 Ti-Si Inorganic materials 0.000 description 3
- 229910010978 Ti—Si Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法、OLED背板和显示装置，涉及显示领域，能够降低金属与半导体之间的接触电阻，形成较理想的欧姆接触，优化薄膜晶体管的电流-电压特性。本发明提供的薄膜晶体管，包括：有源层和源漏电极，所述源漏电极与所述有源层之间形成有合金化膜层，且，形成所述合金化膜层的第一种材料与形成所述源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
Description
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制造方法、OLED背板和显示装置。
背景技术
薄膜晶体管是一种绝缘栅场效应晶体管，应用广泛。于显示领域如OLED(Organic Light Emitting Diode，有机发光)显示，薄膜晶体管主要用于形成驱动电路，控制一个独立像素上显示信号的加载。
薄膜晶体管主要包括：有源层、栅电极、栅绝缘层、源电极和漏电极。其中，有源层一般为功能材料层，实现半导体器件的电学性能，源电极和漏电极用来实现器件电流的输入和输出，一般由金属制成。在OLED背板工艺中，半导体层一般为多晶硅薄膜，电极与半导体层的接触其实质为金属与多晶硅之间的接触，金属与多晶硅之间的接触电阻会直接影响薄膜晶体管的电流-电压(IV)特性，接触电阻越大，器件源漏极间的寄生电阻越大，不仅会加大电路的功耗和噪声，也会影响了电路的速度。因此，如何降低金属与多晶硅之间的接触电阻，即在半导体与金属之间形成更理想的欧姆接触，是本领域技术人员一直在探究的问题。
金属与半导体的接触，如果表现为理想的欧姆接触，其接触面的电阻值即远小于半导体本身的电阻，当有电流流过时，欧姆接触上的电压降远小于器件本身的压降，这种接触不影响器件的电流-电压特性，或者说器件的电流-电压特性是由器件本身的电阻决定的。
发明内容
本发明的实施例提供一种薄膜晶体管及其制造方法、OLED背板和显示装置，能够降低金属与半导体之间的接触电阻，形成较理想的欧姆接触，优化薄膜晶体管的电流-电压特性。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明的实施例提供一种薄膜晶体管，包括：有源层和源漏电极，所述源漏电极与所述有源层之间形成有合金化膜层，且，形成所述合金化膜层的第一种材料与形成所述源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
可选地，所述合金化膜层通过在所述有源层的最上层上沉积一层所述第一种材料的膜层，再通过合金化处理得到。
可选地，所述合金化处理为激光处理或者快速退火处理。
可选地，所述有源层的最上层或者整个所述有源层采用P型硅制成。
可选地，所述源漏电极的最底层或者整个所述源漏电极采用金属钛制成。
可选地，所述合金化膜层为金属钛与P型硅形成的合金化膜层。
进一步地，所述的薄膜晶体管还包括：栅电极和栅绝缘层；所述栅绝缘层设置在所述有源层上，所述栅电极设置在所述栅绝缘层上，所述栅绝缘层还设置有暴露出所述有源层的过孔，所述合金化膜层设置在所述过孔内，所述源漏电极通过所述过孔内的合金化膜层与所述有源层电连接。
本发明实施例还提供一种OLED背板，包括：任一项所述的薄膜晶体管。
本发明实施例还提供一种显示装置，包括：任一项所述的薄膜晶体管，或者，所述的OLED背板。
另一方面，本发明实施例提供一种薄膜晶体管的制造方法，包括：形成有源层的工序和形成源漏电极的工序，还包括：在所述源漏电极与所述有源层之间形成有合金化膜层的工序，其中，形成所述合金化膜层的第一种材料与形成所述源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
可选地，在所述源漏电极与所述有源层之间形成有合金化膜层的工序，具体为：在所述有源层的最上层上沉积一层所述第一种材料的膜层，再进行合金化处理。
可选地，在所述有源层的最上层上沉积一层所述第一种材料的膜层，再进行合金化处理，具体包括：
在完成有源层与源漏电极的接触孔刻蚀之后，沉积所述第一种材料的膜层；
通过构图工艺，刻蚀掉所述接触孔之外的所述第一种材料，保留所述接触孔内的所述第一种材料；
对所述接触孔内的所述第一种材料与有源层的最上层进行合金化处理，生成所述第一种材料与所述第二种材料的合金化膜层。
可选地，所述合金化处理为激光处理或者快速退火处理。
具体地，所述有源层的最上层或者整个所述有源层采用P型硅制成，所述源漏电极的最底层或者整个所述源漏电极采用金属钛制成；所述合金化处理具体为：采用1500～2000W的激光功率，对所述源漏电极形成区域的钛薄膜及P型硅薄膜进行扫描；或者，使用快速退火设备，在氩气气氛下，在600～700℃温度下进行快速退火处理。
本发明实施例提供的薄膜晶体管及其制造方法、OLED背板和显示装置，在源漏电极与有源层之间形成有合金化膜层，且，所述合金化膜层采用如下材料形成：与形成源漏电极的最底层相同的材料，以及与形成有源层的最上层相同的材料。合金化膜层可以降低金属(即源漏电极)与半导体(即有源层)之间的势垒高度，从而降低源漏电极与有源层之间的接触电阻，形成良好的欧姆接触，优化薄膜晶体管的电流-电压特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有薄膜晶体管的剖面结构示意图；
图2为本发明实施例一提供的薄膜晶体管的剖面结构示意图；
图3为本发明实施例二提供的薄膜晶体管的制造方法流程图；
图4为本发明实施例二中第一具体实施例各膜层的上下相对关系示意图；
图5为本发明实施例二中第二具体实施例的具体工艺流程示意图。
附图标记：
10-缓冲层，11-有源层，12-栅绝缘层，13-栅极，14-源电极，15-漏电极，
16-层间绝缘层，17-合金化膜层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
需要说明的是，对于液晶显示领域的晶体管来说，漏电极和源电极没有明确的区别，并且制备时往往通过同样的膜层、工序同步制成，因此本发明实施例出现的源漏电极应理解为为漏电极和源电极的统称。本发明实施例中所提到合金化膜层可以单独应用于源电极或漏电极，当然更为优选地是同时应用于源电极和漏电极。
实施例一
图1所示为一种现有薄膜晶体管的剖面结构示意图，栅绝缘层12中设置过孔，源电极15、漏电极14通过直接沉积在过孔内的有源层11上而与有源层11连接。
参照图2所示，本发明实施例的薄膜晶体管包括：有源层11和源电极14、漏电极15，其中，源电极14、漏电极15与有源层11之间形成有合金化膜层17，且，形成合金化膜层17的第一种材料与形成源电极14、漏电极15的最底层的材料相同，形成合金化层17的第二种材料与形成有源层12的最上层的材料相同。
实现欧姆接触需要保证金属与半导体间有低的势垒高度(Barrier Height)，或者半导体有高浓度的杂质掺入即重掺杂。通常源电极14、漏电极15不只包括一种金属膜层，往往由多种金属膜层叠加形成，有源层12同样也不限于一个膜层，一般而言，影响金属与半导体间的势垒高度的主要是与合金化膜层17相接触的膜层，即源电极14、漏电极15中的最底层以及有源层12的最上层这两层膜层，因此，本实施例选择这两层膜层的材料形成合金化膜层17，可以有效降低金属与半导体之间的势垒高度，从而降低源漏电极与有源层之间的接触电阻，形成良好的欧姆接触，优化薄膜晶体管的电流-电压特性。
本实施例对上述合金化膜层17的具体形成方式不做限定，可以是本领域技术人员所熟知的任意实现方式。下面仅举出一种作为示例：在有源层11的最上层上沉积一层第一种材料的膜层，再通过合金化处理得到。可选地，所述合金化处理为激光处理或者快速退火处理。该方式简单易行、便于与前后工序衔接。
图2所示薄膜晶体管，制造时先在基板(未示出)上形成缓冲层10，该薄膜晶体管形成于缓冲层10上，薄膜晶体管自下而上依次包括有源层11、栅绝缘层12、栅电极13(栅金属层)、层间绝缘层(inter-layer dielectric)16、源电极14和漏电极15(源漏金属层)，栅绝缘层12设置在有源层11上，栅电极13再设置在栅绝缘层12上，栅绝缘层还设置有暴露出有源层11的过孔，合金化膜层17设置在过孔内，源电极14和漏电极15通过过孔内合金化膜层17与有源层11电连接。
本领域技术人员可以理解的是，图2所示仅为符合本发明实施例的一种薄膜晶体管，为便于理解的目的示出，并不用于限定。
可选地，上述的有源层11采用包括但不限于硅、锗等的半导体材料制成，源电极14、漏电极15用包括但不限于金属钛Ti、钼Mo、铝Al的材料形成，一般为多种材料形成的叠层结构，如Ti/Al/Ti，Mo/Al/Mo或其它。一种具体实施方式中，有源层11的最上层或者整个有源层11采用P型硅制成，源漏电极的最底层或者整个源漏电极采用金属钛Ti制成，合金化膜层17则为金属钛Ti与P型硅形成的合金化膜层。
本发明实施例提供一种薄膜晶体管，在源漏电极与有源层之间形成有合金化膜层，源漏电极与有源层之间可形成良好的欧姆接触，接触电阻小，薄膜晶体管的电流-电压特性好。
本发明实施例还提供一种OLED背板，包括：实施例任一项所述的薄膜晶体管。
本发明实施例还提供一种显示装置，包括：上述任一项所述的薄膜晶体管，或者，上述的OLED背板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
鉴于已描述的原因，本实施例提供的OLED背板以及显示装置，由于其上薄膜晶体管的电流-电压特性好，从而使电路的功耗和噪声降低，电路运算速度升，最终提高显示装置的显示品质、反应速度等等。
实施例二
本发明实施例提供一种薄膜晶体管的制造方法，如图3所示，该方法包括：
101、形成有源层的工序；103、形成源漏电极的工序；还包括：102、在源漏电极与有源层之间形成有合金化膜层的工序，其中，形成合金化膜层的第一种材料与形成源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
需要注意的是，上述工序编号并不用于限定执行的先后顺序，仅便于区分。例如还可以先形成源漏电极(工序103)，再形成合金化膜层(工序102)，最后形成有源层(工序101)。本领域技术人员可以根据实际情况进行灵活设置。
在源漏电极与有源层之间形成有合金化膜层的工序102具体实现方式多样，不一一列举。可选地，工序102具体为：在有源层的最上层上沉积一层述第一种材料的膜层，再进行合金化处理。可选地，所述合金化处理为激光处理或者快速退火处理。
具体而言，在完成有源层与源漏电极的接触孔刻蚀之后，沉积第一种材料的膜层；通过构图工艺，刻蚀掉所述接触孔之外的所述第一种材料，保留所述接触孔内的所述第一种材料；对所述接触孔内的所述第一种材料与有源层的最上层进行合金化处理，生成所述第一种材料与所述第二种材料的合金化膜层。
下面通过两种具体的实施例对薄膜晶体管的制造方法进行详细叙述。
第一具体的实施例：本实施例在沉积源漏金属层之前，在接触孔内沉积一层与源漏金属层最低层的金属材料相同的金属，通过激光合金化的方式，将接触孔(即过孔)内的金属与多晶硅形成合金，进而降低接触电阻，形成良好的欧姆接触，针对LTPS(low temperature poly-silicon低温多晶硅)背板的薄膜晶体管制程为例，如薄膜晶体管有源层11的最上层或者整个有源层采用P型硅制成，源电极14、漏电极15的最底层或者整个源电极14、漏电极15采用金属钛制成，具体制程如下：
在基板上沉积有源层11、栅绝缘层12和栅金属层，并通过刻蚀(包括干法和湿法刻蚀)形成栅极13以及在栅绝缘层12中形成接触孔之后，沉积一层金属(即第一材料膜层)。若源漏金属层结构为Ti/Al/Ti的叠层结构时，则在接触孔刻蚀之后沉积该金属为Ti金属。具体可在Ar气氛中，在4kW的功率下，采用溅射(sputter)设备沉积厚度为的Ti薄膜
然后采用一道构图工艺(mask)，保留接触孔内的Ti金属，将其他区域的Ti金属刻蚀掉。之后，对接触孔内的Ti金属层与P-Si层进行激光处理，完成Ti-Si的合金化，具体可采用1500～2000W的激光功率，对源漏电极形成区域(接触孔内的)的钛薄膜及P型硅薄膜进行扫描，使接触孔内的Ti薄膜和多晶硅进行合金化，形成Ti-Si合金化膜层。之后，再沉积源漏金属层，形成源漏电极，完成欧姆接触的形成。具体可采用Sputter设备，在合金化膜层17之上，在Ar气氛中，一定的功率下沉积分别沉积Ti，Al，Ti膜层，完成源漏金属层(Ti/Al/Ti)的沉积。各膜层的上下相对关系如图4所示。
第二具体的实施例：本实施例针对LTPS基板的TFT制程如下，在接触孔刻蚀工艺完成后，沉积一层Ti薄膜厚度为然后使用一道构图(mask)工艺，保存接触孔对应区域的Ti金属膜，将其他区域刻蚀掉；之后将基板放入快速退火(RTA)设备中，在Ar气氛下，在温度为600-700℃下退火完成Ti-Si合金化。然后在溅射Sputter设备中，完成源漏金属层的沉积，进而形成多晶硅与源漏电极之间的欧姆接触。具体的工艺流程如图5所示。
本发明实施例提供一种薄膜晶体管的制造方法，在源漏电极与有源层之间形成有合金化膜层，使得源漏电极与有源层之间可形成良好的欧姆接触，接触电阻降低，形成的薄膜晶体管的电流-电压特性好。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (14)
1.一种薄膜晶体管，包括：有源层和源漏电极，其特征在于，
所述源漏电极与所述有源层之间形成有合金化膜层，且，形成所述合金化膜层的第一种材料与形成所述源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述合金化膜层通过在所述有源层的最上层上沉积一层所述第一种材料的膜层，再通过合金化处理得到。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述合金化处理为激光处理或者快速退火处理。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层的最上层，或者整个所述有源层采用P型硅制成。
5.根据权利要求1或4所述的薄膜晶体管，其特征在于，
所述源漏电极的最底层，或者整个所述源漏电极采用金属钛制成。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述合金化膜层为金属钛与P型硅形成的合金化膜层。
7.根据权利要求5所述的薄膜晶体管，其特征在于，还包括：栅电极和栅绝缘层；
所述栅绝缘层设置在所述有源层上，所述栅电极设置在所述栅绝缘层上，所述栅绝缘层还设置有暴露出所述有源层的过孔，所述合金化膜层设置在所述过孔内，所述源漏电极通过所述过孔内的合金化膜层与所述有源层电连接。
8.一种OLED背板，其特征在于，包括：权利要求1-7任一项所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括：权利要求1-7任一项所述的薄膜晶体管，或者，权利要求8所述的OLED背板。
10.一种薄膜晶体管的制造方法，包括：形成有源层的工序和形成源漏电极的工序，其特征在于，还包括：
在所述源漏电极与所述有源层之间形成有合金化膜层的工序，其中，形成所述合金化膜层的第一种材料与形成所述源漏电极的最底层的材料相同，形成所述合金化膜层的第二种材料与形成所述有源层的最上层的材料相同。
11.根据权利要求10所述的制造方法，其特征在于，在所述源漏电极与所述有源层之间形成有合金化膜层的工序，具体为：
在所述有源层的最上层上沉积一层所述第一种材料的膜层，再进行合金化处理。
12.根据权利要求11所述的薄膜晶体管，其特征在于，在所述有源层的最上层上沉积一层所述第一种材料的膜层，再进行合金化处理，具体包括：
在完成有源层与源漏电极的接触孔刻蚀之后，沉积所述第一种材料的膜层；
通过构图工艺，刻蚀掉所述接触孔之外的所述第一种材料，保留所述接触孔内的所述第一种材料；
对所述接触孔内的所述第一种材料与有源层的最上层进行合金化处理，生成所述第一种材料与所述第二种材料的合金化膜层。
13.根据权利要求11或12所述的制造方法，其特征在于，所述合金化处理为激光处理或者快速退火处理。
14.根据权利要求13所述的制造方法，其特征在于，
所述有源层的最上层或者整个所述有源层采用P型硅制成，所述源漏电极的最底层或者整个所述源漏电极采用金属钛制成；所述合金化处理具体为：
采用1500～2000W的激光功率，对所述源漏电极形成区域的钛薄膜及P型硅薄膜进行扫描；或者，
使用快速退火设备，在氩气气氛下，在600～700℃温度下进行快速退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410555601.9A CN104300006A (zh) | 2014-10-17 | 2014-10-17 | 薄膜晶体管及其制造方法、oled背板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410555601.9A CN104300006A (zh) | 2014-10-17 | 2014-10-17 | 薄膜晶体管及其制造方法、oled背板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104300006A true CN104300006A (zh) | 2015-01-21 |
Family
ID=52319666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410555601.9A Pending CN104300006A (zh) | 2014-10-17 | 2014-10-17 | 薄膜晶体管及其制造方法、oled背板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104300006A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933146A (zh) * | 2018-06-29 | 2018-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| CN107910253B (zh) * | 2017-11-15 | 2020-11-20 | 上海华虹宏力半导体制造有限公司 | 一种聚酰亚胺及钝化层掩膜合并的方法 |
| WO2020244404A1 (zh) * | 2019-06-04 | 2020-12-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管的制作方法、阵列基板、显示面板、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101373793A (zh) * | 2007-08-23 | 2009-02-25 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法以及有机发光二极管显示装置 |
-
2014
- 2014-10-17 CN CN201410555601.9A patent/CN104300006A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101373793A (zh) * | 2007-08-23 | 2009-02-25 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法以及有机发光二极管显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910253B (zh) * | 2017-11-15 | 2020-11-20 | 上海华虹宏力半导体制造有限公司 | 一种聚酰亚胺及钝化层掩膜合并的方法 |
| CN108933146A (zh) * | 2018-06-29 | 2018-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| WO2020244404A1 (zh) * | 2019-06-04 | 2020-12-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管的制作方法、阵列基板、显示面板、显示装置 |
| US11563100B2 (en) | 2019-06-04 | 2023-01-24 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Thin film transistor and method for manufacturing the same, array substrate, display panel, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947757B2 (en) | Display device, array substrate, and thin film transistor | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US9536934B2 (en) | OLED array substrate | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US9263539B2 (en) | Thin-film transistor and fabrication method thereof, array substrate and display device | |
| CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
| JP2007221137A (ja) | シリコン層の形成方法及びそれを用いた表示基板の製造方法 | |
| KR101872629B1 (ko) | 저온폴리실리콘 박막 트랜지스터 및 그 제조방법 | |
| US11355571B2 (en) | OLED display panel having storage capacitor and manufacturing method thereof | |
| EP3703112A1 (en) | Method for manufacturing oled backplane | |
| US9461075B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US11204532B2 (en) | Wiring structure, display substrate, display device and method for fabricating display substrate | |
| CN103715264A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| US20160300955A1 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| JP2015149467A (ja) | 薄膜トランジスタ基板の製造方法 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| US9812541B2 (en) | Array substrate, method for fabricating the same and display device | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104300006A (zh) | 薄膜晶体管及其制造方法、oled背板和显示装置 | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150121 |
|
| RJ01 | Rejection of invention patent application after publication |