CN107910253B - 一种聚酰亚胺及钝化层掩膜合并的方法 - Google Patents
一种聚酰亚胺及钝化层掩膜合并的方法 Download PDFInfo
- Publication number
- CN107910253B CN107910253B CN201711127692.6A CN201711127692A CN107910253B CN 107910253 B CN107910253 B CN 107910253B CN 201711127692 A CN201711127692 A CN 201711127692A CN 107910253 B CN107910253 B CN 107910253B
- Authority
- CN
- China
- Prior art keywords
- executed
- polyimide
- layer
- heat treatment
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000002161 passivation Methods 0.000 title claims abstract description 65
- 229920001721 polyimide Polymers 0.000 title claims abstract description 64
- 239000004642 Polyimide Substances 0.000 title claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 238000010438 heat treatment Methods 0.000 claims abstract description 38
- 238000005275 alloying Methods 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 22
- 238000005498 polishing Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 4
- 239000007789 gas Substances 0.000 claims 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052786 argon Inorganic materials 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开一种聚酰亚胺及钝化层掩膜合并的方法，包括：步骤S1：提供硅基衬底，并在硅基衬底上形成金属层间介质层；步骤S2：对金属层间介质层进行化学机械研磨，并进行顶层器件设置；步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；其中，在对金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：步骤S0：对金属层间介质层进行合金化热处理。本发明将聚酰亚胺当做光阻使用进行钝化层蚀刻，减少钝化层的曝光制程；同时，在对金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对金属层间介质层进行合金化热处理，可以将前制程引入的电荷消除，使得器件与基线相符。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种聚酰亚胺及钝化层掩膜合并的方法。
背景技术
聚酰亚胺(Polyimide,PI)材料由于其具有良好的耐高温特性、机械性能、电学性能，以及化学稳定性，现已被广泛的应用于半导体器件的钝化层工艺中，以减少各种自然环境对半导体器件造成的损害，从而提高器件的可靠性和稳定性。
目前，为了降低成本和提高效率，将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。但是，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线。
为了避免上述缺陷与不足，现有工艺一般通过延长最终合金化热处理(Alloy)的时间，或者增加额外的聚酰亚胺固化，以弥补热处理的不足。但是，经试验证明，上述方法均难以使得器件与基线相符。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种聚酰亚胺及钝化层掩膜合并的方法。
发明内容
本发明是针对现有技术中，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线等缺陷提供一种聚酰亚胺及钝化层掩膜合并的方法。
为实现本发明之目的，本发明提供一种聚酰亚胺及钝化层掩膜合并的方法，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。
可选地，所述合金化热处理的温度控制范围为300～600℃。
可选地，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。
可选地，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
可选地，所述顶层器件设置包括顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。
可选地，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
可选地，所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
可选地，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
综上所述，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩；同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
附图说明
图1所示为本发明聚酰亚胺及钝化层掩膜合并的方法之流程图；
图2所示为本发明聚酰亚胺及钝化层掩膜合并的方法之具体实施流程图；
图3(a)～3(d)所示为本发明聚酰亚胺与钝化层掩膜合并的方法之各试验条件下对比试验图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
聚酰亚胺(Polyimide,PI)材料由于其具有良好的耐高温特性、机械性能、电学性能，以及化学稳定性，现已被广泛的应用于半导体器件的钝化层工艺中，以减少各种自然环境对半导体器件造成的损害，从而提高器件的可靠性和稳定性。
目前，为了降低成本和提高效率，将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。但是，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线。
为了避免上述缺陷与不足，现有工艺一般通过延长最终合金化热处理(Alloy)的时间，或者增加额外的聚酰亚胺固化，以弥补热处理的不足。但是，经试验证明，上述方法均难以使得器件与基线相符。
请参阅图1，图1所示为本发明聚酰亚胺及钝化层掩膜合并的方法之流程图。为了解决因氮化硅钝化层阻隔所导致的合金化热处理(Alloy)不足之缺陷，在本发明中，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。
为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合具体实施例对本发明的工艺步骤、工作原理等进行阐述。在具体实施例中，“顶层”等空间位置的描述仅针对硅基衬底的位置而言，不视为对器件位置的具体限定。同时，在具体实施例中的工艺步骤、工艺内容可按本领域技术人员所掌握的常规技术进行调整，均不应视为对本发明技术方案的限制。
请参阅图2，图2所示为本发明聚酰亚胺及钝化层掩膜合并的方法之具体实施流程图。所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
作为具体的实施方式，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
作为本领域技术人员，不难理解的，所述顶层器件设置包括但不限于顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。更具体地，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。作为本发明之优选方案，非限制性地，所述合金化热处理的温度控制范围为300～600℃。所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。更具体地，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
为了提高器件的可靠性和稳定性，在所述顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
作为本领域技术人员，容易理解地，在本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。
为了进一步强调本发明之创造性，非限制性地，以所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5进行工艺制程，并测试。
请参阅图3(a)～3(d)，图3(a)～3(d)所示为本发明聚酰亚胺与钝化层掩膜合并的方法之各试验条件下对比试验图。明显地，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
明显地，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
综上所述，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩；同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件跟基线相符。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (7)
1.一种聚酰亚胺及钝化层掩膜合并的方法，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对形成有所述金属层间介质层的所述硅基衬底进行合金化热处理，以消除所述聚酰亚胺及钝化层掩膜合并的前制程工艺中引入的电荷，所述合金化热处理的方法包括在N2和H2的混合气体氛围中对形成有所述金属层间介质层的所述硅基衬底进行所述合金化热处理，所述合金化热处理的温度控制范围为300摄氏度～600摄氏度。
2.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。
3.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
4.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述顶层器件设置包括顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。
5.如权利要求4所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
6.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
7.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711127692.6A CN107910253B (zh) | 2017-11-15 | 2017-11-15 | 一种聚酰亚胺及钝化层掩膜合并的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711127692.6A CN107910253B (zh) | 2017-11-15 | 2017-11-15 | 一种聚酰亚胺及钝化层掩膜合并的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910253A CN107910253A (zh) | 2018-04-13 |
| CN107910253B true CN107910253B (zh) | 2020-11-20 |
Family
ID=61845615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711127692.6A Active CN107910253B (zh) | 2017-11-15 | 2017-11-15 | 一种聚酰亚胺及钝化层掩膜合并的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910253B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111276399B (zh) * | 2020-02-19 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 焊盘结晶缺陷的返工方法及半导体器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150235A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 多層配線構造体の製造方法 |
| CN102420148A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种基于聚酰亚胺基体的铝垫制备工艺 |
| CN103035512A (zh) * | 2012-11-02 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种非感光性聚酰亚胺钝化层的制作方法 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
| CN103887159A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种对晶圆表面金属进行钝化及合金化处理的方法 |
| CN104253085A (zh) * | 2013-06-30 | 2014-12-31 | 无锡华润上华科技有限公司 | 一种消除顶层金属层结合区合金表面隆起的方法 |
| CN104300006A (zh) * | 2014-10-17 | 2015-01-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、oled背板和显示装置 |
| CN105575828A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN106098572A (zh) * | 2016-08-23 | 2016-11-09 | 全球能源互联网研究院 | 一种钝化层制造方法及高压半导体功率器件 |
-
2017
- 2017-11-15 CN CN201711127692.6A patent/CN107910253B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150235A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 多層配線構造体の製造方法 |
| CN102420148A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种基于聚酰亚胺基体的铝垫制备工艺 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
| CN103035512A (zh) * | 2012-11-02 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种非感光性聚酰亚胺钝化层的制作方法 |
| CN103887159A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种对晶圆表面金属进行钝化及合金化处理的方法 |
| CN104253085A (zh) * | 2013-06-30 | 2014-12-31 | 无锡华润上华科技有限公司 | 一种消除顶层金属层结合区合金表面隆起的方法 |
| CN105575828A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN104300006A (zh) * | 2014-10-17 | 2015-01-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、oled背板和显示装置 |
| CN106098572A (zh) * | 2016-08-23 | 2016-11-09 | 全球能源互联网研究院 | 一种钝化层制造方法及高压半导体功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107910253A (zh) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049891B1 (en) | Selective in situ cobalt residue removal | |
| US10079176B2 (en) | Method of using a barrier-seed tool for forming fine pitched metal interconnects | |
| TWI394858B (zh) | 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法 | |
| JP6706903B2 (ja) | タングステン膜の成膜方法 | |
| KR20080106290A (ko) | 높은 선택도로 유전체 배리어층을 에칭하는 방법 | |
| EP3216048A1 (en) | Methods for thermally forming a selective cobalt layer | |
| US7709400B2 (en) | Thermal methods for cleaning post-CMP wafers | |
| US20160181150A1 (en) | Precursors Of Manganese And Manganese-Based Compounds For Copper Diffusion Barrier Layers And Methods Of Use | |
| CN107910253B (zh) | 一种聚酰亚胺及钝化层掩膜合并的方法 | |
| KR20170026165A (ko) | 반도체 장치의 제조 방법 및 기억 매체 | |
| CN104795358B (zh) | 钴阻挡层的形成方法和金属互连工艺 | |
| US20070218214A1 (en) | Method of improving adhesion property of dielectric layer and interconnect process | |
| TWI437663B (zh) | 利用界面層的增設改善介電阻障物對銅之黏附 | |
| US20150194384A1 (en) | Cobalt Manganese Vapor Phase Deposition | |
| US20210062330A1 (en) | Selective cobalt deposition on copper surfaces | |
| US10643889B2 (en) | Pre-treatment method to improve selectivity in a selective deposition process | |
| TWI227039B (en) | Process for forming metal damascene structure | |
| WO2001013415A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteurs et fabrication dudit dispositif | |
| CN100590810C (zh) | 介质层的形成方法及双镶嵌结构的制造方法 | |
| US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
| KR0140639B1 (ko) | 구리실리사이드 형성방법 | |
| JP5616605B2 (ja) | 銅薄膜の形成方法 | |
| JP2018117065A (ja) | 金属膜の埋め込み方法 | |
| JP2008182001A (ja) | 半導体装置の製造方法 | |
| JP6470876B2 (ja) | Ｃｕ膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |