CN102420148A - 一种基于聚酰亚胺基体的铝垫制备工艺 - Google Patents

一种基于聚酰亚胺基体的铝垫制备工艺 Download PDF

Info

Publication number
CN102420148A
CN102420148A CN2011101603568A CN201110160356A CN102420148A CN 102420148 A CN102420148 A CN 102420148A CN 2011101603568 A CN2011101603568 A CN 2011101603568A CN 201110160356 A CN201110160356 A CN 201110160356A CN 102420148 A CN102420148 A CN 102420148A
Authority
CN
China
Prior art keywords
hard mask
dielectric
aluminium
layer
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101603568A
Other languages
English (en)
Other versions
CN102420148B (zh
Inventor
谢欣云
黄晓橹
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101603568A priority Critical patent/CN102420148B/zh
Publication of CN102420148A publication Critical patent/CN102420148A/zh
Application granted granted Critical
Publication of CN102420148B publication Critical patent/CN102420148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种基于聚酰亚胺基体的铝垫制造工艺，在半导体器件上淀积聚酰亚胺层，对聚酰亚胺层进行光刻形成沟槽图形；在半导体器件上依次淀积铝膜层和介电硬掩膜层，旋涂光刻胶，光刻光刻胶形成沟槽图形；对介电硬掩模层进行干法刻蚀，灰化去除光刻胶；干法刻蚀铝膜；旋涂聚酰亚胺层，光刻打开聚酰亚胺层，形成铝垫图形，后用干法刻蚀去除铝垫上介电硬掩模层。在本发明的制造中，省去去除光阻刻蚀铝膜后的灰化步骤，避免了对聚酰亚胺基体的损伤，减少引起窄铝连线倒塌的可能性。制造工艺也相对的简单，生产出的铝垫可以满足对铝垫改变布局的需要。

Description

一种基于聚酰亚胺基体的铝垫制备工艺
技术领域
本发明涉及一种铝垫的制造工艺，尤其涉及一种在晶圆上制造基于聚酰亚胺基体铝垫的工艺。
背景技术
对于将聚酰亚胺（Polyimide，PI）用作保护膜用在晶圆的表面的制造工艺来说，常会发生由于封装工艺的改变而需要对铝垫的布局进行改变。常用的处理方法如，直接用酸拔掉聚酰亚胺或者是将原来的铝垫去除。
在传统纯光阻工艺铝膜刻蚀后会有光阻残留，需要进行灰化步骤以去除光阻。而在铝膜下是聚酰亚胺层，聚酰亚胺是一种有机聚合物，灰化过程会对聚酰亚胺层造成损坏，会引起窄铝连线的倒塌，从而造成整个互连的失效。
台湾专利TW594895B披露了一种半导体器件上形成新的再分布层的方法。 首先在有接触垫层的半导体器件表面上形成一钛层，在钛层上依次淀积一铝层和一铜层。然后，铜层、铝层和钛层形成有图形的铜层、铝层和钛层。铜层被刻蚀，铝层和钛层被完全地留下来形成了导电通道，每一个导电通道都和半导体器件的接触垫相连接。在半导体器件和导电通道上形成一介电层，在介电层上形成了许多与导电通道相通的盲孔，盲孔和导电通道的之间的连通。
美国专利US6399508B1披露了一种使用介电硬掩刻蚀金属的方法，其中公开许多无机介电材料可作为硬掩模刻蚀金属的实例。堆积金属层得结构由上到下分别是无机介质层、低反射涂层硬掩层、导电层、扩散障碍层和介电层。
上述提及的常用的处理手段都会对整个芯片的性能造成损伤，造成良率下降，可靠性不足。如能解决对芯片损伤的问题，那将很大程度上提高生产的效率和品质，也将轻易的对铝垫的布局进行改变。
发明内容
本发明提供一种基于聚酰亚胺基体的铝垫制造工艺，使用介电硬掩模方法在聚酰亚胺（PI）基体上制造铝垫，避免在铝垫刻蚀后采用灰化步骤，从而解决使用纯光阻工艺灰化过程中对聚酰亚胺薄膜损伤的问题。
为了实现上述的目的，提供一种基于聚酰亚胺基体的铝垫制造工艺，其特征在于：在半导体器件所在的晶圆上覆盖第一聚酰亚胺层，并对第一聚酰亚胺层进行刻蚀形成第一开口，在第一开口中暴露作为半导体器件信号连接端子的铝垫；沉积一层铝膜至第一聚酰亚胺层上，部分铝膜同时淀积在第一开口中并覆盖在铝垫上；在铝膜上沉积一层介电硬掩膜；刻蚀所述介电硬掩膜，形成介电硬掩膜中的第二开口；通过第二开口刻蚀铝膜，形成由铝膜构成的再分布铝垫和铝线；再沉积第二聚酰亚胺层覆盖所述介电硬掩膜，同时部分第二聚酰亚胺还填充在铝膜被刻蚀掉而形成的沟槽中；刻蚀第二聚酰亚胺形成第二聚酰亚胺层中的第三开口，并进一步通过第三开口刻蚀介电硬掩膜，以在第三开口中暴露再分布铝垫。晶圆上原有的铝垫通过相对应的铝线与再分布铝垫电性连接。
本发明提供的基于聚酰亚胺基体的铝垫制造工艺，其中刻蚀所述介电硬掩膜形成介电硬掩膜中的第二开口包括：在介电硬掩膜层上旋涂光刻胶，光刻形成光阻、铝线和铝垫图案，刻蚀相应介电硬掩膜形成由铝膜构成的再分布铝垫和铝线，并移除光阻。本发明中的刻蚀介电硬掩膜层皆是采用干法刻蚀。
本发明提供的基于聚酰亚胺基体的铝垫制造工艺，其中介电硬掩膜层采用无机介电材料。介电硬掩膜层的材料优选为SiO2、和/或SiON、和/或SiN。
本发明提供的基于聚酰亚胺基体的铝垫制造工艺中，基于介电硬掩模与铝膜刻蚀选择比选取适当的介电硬掩模层的厚度，其中优选介电硬掩模层的厚度控制在50nm~300nm。
本发明提供的基于聚酰亚胺基体的铝垫制造工艺，其中淀积介电硬掩膜层采用化学气相沉积法。淀积介电硬掩膜层优先采用低压化学气相沉积法、和/或等离子体增强化学气相沉积法。
本发明基于聚酰亚胺基体的铝垫制造工艺，其中聚酰亚胺层选用缩聚型聚酰亚胺、和/或加聚型聚酰亚胺。
本发明提出的基于聚酰亚胺基体的铝垫制造工艺，可以在制造过程中，省去去除光阻刻蚀铝膜后的灰化步骤，避免了对聚酰亚胺基体的损伤，减少引起窄铝连线倒塌的可能性。制造工艺也相对的简单，生产出的铝垫可以满足对铝垫改变布局的需要。 
附图说明
图1是本发明基于聚酰亚胺基体的铝垫制造工艺流程图。
图2是本发明中完成聚酰亚胺工艺的晶圆结构剖视图。
图3是本发明中沉积铝膜后晶圆的结构剖视图。
图4是本发明中沉积介电硬掩膜后晶圆的结构剖视图。
图5是本发明中光刻形成铝线和铝垫图形后晶圆的结构剖视图。
图6是本发明中干法刻蚀介电硬掩模层并去除光阻后晶圆的结构剖视图。
图7是本发明中干法刻蚀铝膜后晶圆的结构剖视图。
图8是本发明工艺中旋涂第二聚酰亚胺层后晶圆的结构剖视图。
图9是通过本发明工艺制备的基于聚酰亚胺基体铝垫的构剖视图。
具体实施方式
本发明提出一种使用介电硬掩模方法在聚酰亚胺基体上制造铝垫的方法，在工艺步骤中省去铝垫刻蚀后的灰化步骤（Ashing），已达到解决使用纯光阻工艺灰化过程中对聚酰亚胺基体损坏的问题。
制造工艺包括：先在淀积聚酰亚胺薄膜的晶圆上淀积金属铝膜，在铝膜上淀积一层介电层作为铝刻蚀硬掩模；旋涂光刻胶后，光刻形成铝线和铝垫图形；干法刻蚀介电硬掩模，灰化去除光阻；干法刻蚀铝膜；旋涂聚酰亚胺后用光刻打开聚酰亚胺形成铝垫图形，处理聚酰亚胺后干法刻蚀去除铝垫上介电硬掩模层，如图1所示。
下面对通过具体的实施例对本发明进行详细描述，以使更好地理解本发明，但下述实施例并不限制本发明范围。
实施例1
参见图2，在半导体器件晶圆1上覆盖第一聚酰亚胺层5，聚酰亚胺采用加聚合型聚酰亚胺。对第一聚酰亚胺层进行刻蚀，并形成了第一开口511，第一聚酰亚胺层5分成了左右第一聚酰亚胺块501、502。在第一开口511中，用为半导体器件信号连接端子的铝垫2暴露其中。
沉积一层铝膜至第一聚酰亚胺层501、502上，部分铝膜同时淀积在第一开口511中并覆盖在铝垫2上，将铝垫2和铝膜层4连成一块，得到的晶圆结构如图3所示。
参见图4，在铝膜层4上，采用低压化学气相沉积法淀积一介电硬掩膜层3。介电硬掩膜层3由SiO2和SiN混合材料组成。在沉积过程中，沉积膜层得厚度控制在80~100mm范围内。
参见图5，先在介电硬掩膜层3上旋涂一光刻胶层7，后采用光刻把光刻胶刻成沟槽图形，光刻胶层7被分割成不相连的组块（701、702、703）。
对暴露的介电硬掩模层3采用干法进行刻蚀，形成介电硬掩膜中的第二开口311、312。刻蚀完成后把剩余介电硬掩模层301、302、303上的光刻胶701、702、703用灰化方法去除，得到的晶圆结构如6所示。
参见图7，对暴露出的铝膜层4采用干法进行刻蚀，直至移除聚酰亚胺层上所有的铝层。通过刻蚀第二开口311、312中的铝膜层4，形成有铝膜所构成的在分布铝垫403和铝线402.
在图8中，在介电硬掩膜301、302、303和铝膜备刻蚀掉而形成沟槽421、422中的第一聚酰亚胺层501、502上再旋涂第二聚酰亚胺层6。刻蚀再分布铝垫上的第二聚酰亚胺层6，从而在第二聚酰亚胺层6上打开第三开口611。通过第三开口611进一步刻蚀介电硬掩膜303，以在第三开口611中暴露在分布铝垫403。图9 为利用本发明工艺制备最终的基于聚酰亚胺基体铝垫的构剖视图。
实施例2
参见图2，在晶圆1上设有大量的半导体器件，先在晶圆1上覆盖一第一聚酰亚胺层5，聚酰亚胺采用加聚合型聚酰亚胺和缩聚型聚酰亚胺混合物。对第一聚酰亚胺层进行刻蚀，并形成了第一开口511，第一聚酰亚胺层5分成了第一聚酰亚胺块501、502。在第一开口511中，用为半导体器件信号连接端子的铝垫2暴露其中。
沉积一层铝膜至第一聚酰亚胺层501、502上，部分铝膜同时淀积在第一开口511中并覆盖在铝垫2上，将铝垫2和铝膜层4连成一块，得到的晶圆结构如图3所示。
参见图4，在铝膜层4上，采用等离子体增强增强化学气相沉积法淀积一介电硬掩膜层3。介电硬掩膜层3由SiON和SiN混合材料组成。在沉积过程中，沉积膜层得厚度控制在200~220mm范围内。
参见图5，先在介电硬掩膜层3上旋涂一光刻胶层7，后采用光刻把光刻胶刻成沟槽图形，光刻胶层7被分割成不相连的组块（701、702、703）。
对暴露的介电硬掩模层3采用湿法进行刻蚀，形成介电硬掩膜中的第二开口311、312。刻蚀完成后把剩余介电硬掩模层301、302、303上的光刻胶701、702、703用灰化方法去除，得到的晶圆结构如6所示。通过
对暴露出的铝膜层4采用干法进行刻蚀，保留一半的铝膜，用作与原有的铝垫、相对应的铝线和再分布铝垫电性连接线。通过刻蚀第二开口311、312中的铝膜层4，形成有铝膜所构成的再分布铝垫403和铝线402.
在图8中，在介电硬掩膜301、302、303和铝膜备刻蚀掉而形成沟槽421、422中的第一聚酰亚胺层501、502上再旋涂第二聚酰亚胺层6。刻蚀再分布铝垫上的第二聚酰亚胺层6，从而在第二聚酰亚胺层6上打开第三开口611。通过第三开口611进一步刻蚀介电硬掩膜303，以在第三开口611中暴露在分布铝垫403。图9为利用本发明工艺制备最终的基于聚酰亚胺基体铝垫的构剖视图。
本发明提出的基于聚酰亚胺基体的铝垫制造工艺，避免了对聚酰亚胺基体的损伤，减少引起窄铝连线倒塌的可能性。由上述描述工艺步骤与传统相比相对的简单，生产出的铝垫可以满足对铝垫改变布局的需要。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (8)

1.一种基于聚酰亚胺基体的铝垫制造工艺，其特征在于：
在半导体器件所在的晶圆上覆盖第一聚酰亚胺层，并对第一聚酰亚胺层进行刻蚀形成第一开口，在第一开口中暴露作为半导体器件信号连接端子的铝垫；
    沉积一层铝膜至第一聚酰亚胺层上，部分铝膜同时淀积在第一开口中并覆盖在铝垫上；
    在铝膜上沉积一层介电硬掩膜；
刻蚀所述介电硬掩膜，形成介电硬掩膜中的第二开口；
通过第二开口刻蚀铝膜，形成由铝膜构成的再分布铝垫和铝线；
再沉积第二聚酰亚胺层覆盖所述介电硬掩膜，同时部分第二聚酰亚胺还填充在铝膜被刻蚀掉而形成的沟槽中；
刻蚀第二聚酰亚胺形成第二聚酰亚胺层中的第三开口，并进一步通过第三开口刻蚀介电硬掩膜，以在第三开口中暴露再分布铝垫。
2.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述铝垫通过相对应的铝线与再分布铝垫电性连接。
3.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：刻蚀所述介电硬掩膜形成介电硬掩膜中的第二开口包括：在介电硬掩膜层上旋涂光刻胶，光刻形成光阻、铝线和铝垫图案，刻蚀相应介电硬掩膜形成由铝膜构成的再分布铝垫和铝线，并移除光阻。
4.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述移除光阻采用灰化法。
5.根据权利要求1或3所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述刻蚀介电硬掩膜层采用干法刻蚀。
6.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述介电硬掩膜层采用无机介电材料。
7.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述介电硬掩膜层为SiO2、和/或SiON、和/或SiN。
8.根据权利要求1所述的基于聚酰亚胺基体的铝垫制造工艺，其特征在于：所述介电硬掩模层的厚度控制在50nm~300nm。
CN2011101603568A 2011-06-15 2011-06-15 一种基于聚酰亚胺基体的铝垫制备工艺 Active CN102420148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101603568A CN102420148B (zh) 2011-06-15 2011-06-15 一种基于聚酰亚胺基体的铝垫制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101603568A CN102420148B (zh) 2011-06-15 2011-06-15 一种基于聚酰亚胺基体的铝垫制备工艺

Publications (2)

Publication Number Publication Date
CN102420148A true CN102420148A (zh) 2012-04-18
CN102420148B CN102420148B (zh) 2013-12-04

Family

ID=45944489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101603568A Active CN102420148B (zh) 2011-06-15 2011-06-15 一种基于聚酰亚胺基体的铝垫制备工艺

Country Status (1)

Country Link
CN (1) CN102420148B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103864003A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 微电机结构的制造方法
CN111128770A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫的形成方法以及包含铝垫的器件
CN107910253B (zh) * 2017-11-15 2020-11-20 上海华虹宏力半导体制造有限公司 一种聚酰亚胺及钝化层掩膜合并的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175686A1 (en) * 2005-02-09 2006-08-10 Fujitsu Limited Semiconductor device and fabrication method thereof
CN1929124A (zh) * 2005-09-06 2007-03-14 株式会社瑞萨科技 半导体器件及其制造方法
CN101295688A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 再分布结构及其制作方法和再分布凸点及其制作方法
KR20090044677A (ko) * 2007-11-01 2009-05-07 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
CN101592876A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 凸点下金属层和连接垫层的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175686A1 (en) * 2005-02-09 2006-08-10 Fujitsu Limited Semiconductor device and fabrication method thereof
CN1929124A (zh) * 2005-09-06 2007-03-14 株式会社瑞萨科技 半导体器件及其制造方法
CN101295688A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 再分布结构及其制作方法和再分布凸点及其制作方法
KR20090044677A (ko) * 2007-11-01 2009-05-07 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
CN101592876A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 凸点下金属层和连接垫层的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103864003A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 微电机结构的制造方法
CN103864003B (zh) * 2012-12-18 2016-11-09 上海华虹宏力半导体制造有限公司 微电机结构的制造方法
CN107910253B (zh) * 2017-11-15 2020-11-20 上海华虹宏力半导体制造有限公司 一种聚酰亚胺及钝化层掩膜合并的方法
CN111128770A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫的形成方法以及包含铝垫的器件

Also Published As

Publication number Publication date
CN102420148B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
KR100337580B1 (ko) 반도체장치및그제조방법
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US6323118B1 (en) Borderless dual damascene contact
FR2771843A1 (fr) Transformateur en circuit integre
JPH09283523A (ja) 半導体素子の多層配線の形成方法
TW519723B (en) Method for forming multi-level metal interconnection
TW200539281A (en) Wiring structure for integrated circuit with reduced intralevel capacitance
CN102420148B (zh) 一种基于聚酰亚胺基体的铝垫制备工艺
JP2006339633A (ja) 半導体素子の製造方法
JP2004172620A (ja) エアギャップを有する集積回路及びその製作方法
KR100668957B1 (ko) 엠아이엠 캐패시터 제조 방법
US5480824A (en) Semiconductor memory cell capacitor and fabrication method thereof
CN101937864B (zh) 接触孔填充方法
KR100449026B1 (ko) 트렌치를 이용한 금속구조물 제조방법
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
JP2002353304A (ja) 半導体装置、及びその製造方法
US5854130A (en) Method of forming multilevel interconnects in semiconductor devices
TWI704704B (zh) 磁阻式隨機存取記憶體陣列及其形成方法
JPS5893328A (ja) 絶縁層の平担化方法
US6599825B2 (en) Method for forming wiring in semiconductor device
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100211544B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH0590262A (ja) 半導体装置およびその製造方法
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Chen Yuwen

Inventor after: Li Lei

Inventor after: Hu Youcun

Inventor after: Zhang Liang

Inventor after: Ji Feng

Inventor before: Xie Xinyun

Inventor before: Huang Xiaolu

Inventor before: Chen Yuwen

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: XIE XINYUN HUANG XIAOLU CHEN YUWEN TO: CHEN YUWEN LI LEI HU YOUCUN ZHANG LIANG JI FENG