CN101937864B - 接触孔填充方法 - Google Patents

接触孔填充方法 Download PDF

Info

Publication number
CN101937864B
CN101937864B CN2009100543971A CN200910054397A CN101937864B CN 101937864 B CN101937864 B CN 101937864B CN 2009100543971 A CN2009100543971 A CN 2009100543971A CN 200910054397 A CN200910054397 A CN 200910054397A CN 101937864 B CN101937864 B CN 101937864B
Authority
CN
China
Prior art keywords
contact hole
metal
metal layer
per minute
watts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100543971A
Other languages
English (en)
Other versions
CN101937864A (zh
Inventor
聂佳相
何伟业
刘盛
孔祥涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100543971A priority Critical patent/CN101937864B/zh
Publication of CN101937864A publication Critical patent/CN101937864A/zh
Application granted granted Critical
Publication of CN101937864B publication Critical patent/CN101937864B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种接触孔填充方法，包括：提供一个表面具有至少一个接触孔开口的衬底；在接触孔的侧壁和衬底表面形成阻挡层；在阻挡层表面形成第一金属层，所述第一金属层的金属晶粒尺寸小于0.2微米；在第一金属层表面形成第二金属层，直至填充所述接触孔。本发明能够使得接触孔填充的金属阶梯覆盖性比较好，减小了接触孔的电阻，提高了接触孔性能。

Description

接触孔填充方法
技术领域
本发明涉及半导体制造领域，特别涉及一种接触孔填充方法。
背景技术
随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通，是通过金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口，在开口内填入导电材料，形成接触孔结构来实现的。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。
下面结合附图简单的介绍接触孔结构的形成过程。图1至图3为现有技术中接触孔填充方法的示意图。
如图1所示，在半导体衬底100上沉积一定厚度的层间介质层110，并利用光刻、刻蚀技术去除对应接触孔处的层间介质层110直至露出衬底表面，以形成接触孔开口111。
如图2所示，利用物理气相沉积(Physical Vapor Deposition，PVD)方法在具有接触孔开口111的衬底表面沉积阻挡层112；
如图3所示，利用物理气相沉积在接触孔内填充金属层113。
上述填充方法是目前最常用的接触孔填充方法，但是采用该方法填充的接触孔的缺点是阶梯覆盖性差，影响了金属铝与接触孔的接触效果，导致形成的接触孔电阻值高。
发明内容
本发明解决的问题是使得接触孔填充的金属阶梯覆盖性比较好，减小了接触孔的电阻，提高了接触孔性能。
为解决上述问题，本发明提供了一种接触孔填充方法，包括：提供一个表面具有至少一个接触孔开口的衬底；在接触孔的侧壁和衬底表面形成阻挡层；在阻挡层表面形成第一金属层，所述第一金属层的金属晶粒较小；在第一金属层表面形成第二金属层，直至填充所述接触孔。
与现有技术相比，本发明具有以下优点：通过在金属填充接触孔步骤之前引入一层金属晶粒小的第一金属层的填充工艺填充接触孔，使得接触孔填充的金属阶梯覆盖性比较好，减小了接触孔的电阻，提高了接触孔性能。
附图说明
图1至图3是现有技术填充接触孔的形成过程；
图4是本发明的接触孔填充方法的流程示意图；
图5至图9是本发明接触孔填充方法的形成过程。
具体实施方式
本发明的发明人发现，现有的接触孔填充方法阶梯覆盖性差，填充的金属会形成一个较大的空隙，影响了金属与接触孔的接触效果，导致形成的接触孔电阻值高。
经过大量的创造性实验，本发明的发明人发现上述填充的金属会形成一个较大的空隙的现象产生的原因是：利用物理气相沉积金属时，金属原子会先在所要沉积的区域形成金属晶粒，所述金属晶粒吸附金属原子形成薄膜。而现有的接触孔填充方法形成的金属晶粒尺寸比较大并且晶粒尺寸不均一，这样容易造成接触孔局部生长过快，并且所述金属晶粒尺寸比较大的现象还会造成侧壁表面比较粗糙，同样会造成接触孔局部生长过快，综上所述原因，使得接触孔填充的时候形成一个较大的空隙。
有鉴于此，本发明提供了一种接触孔填充方法，其流程如图4所述，具体包括如下步骤：
步骤S101，提供一个表面具有至少一个接触孔开口的衬底；
步骤S102，在接触孔的侧壁和衬底表面形成阻挡层；
步骤S103，在阻挡层表面形成第一金属层，所述第一金属层的金属晶粒尺寸小于0.2微米；
步骤S104，在第一金属层表面形成第二金属层，直至填充所述接触孔。
下面结合附图，对于本发明形成接触孔填充方法进行详细说明。
首先，参考图5，提供形成有介质层210的衬底200。
所述衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述介质层210的材料通常选自SiO2或者掺杂的SiO2，例如USG(Undoped Silicon Glass，没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass，掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。
所述介质层210形成工艺可以为现有的沉积工艺，具体工艺可以为等离子体增强化学气相沉积工艺或者亚常压化学气相沉积工艺。
所述介质层210可以是层间介质层(Inter-Metal Dielectric，ILD)。ILD是后道工艺在金属互联层之间的介电层，ILD中会在后续工艺中形成沟槽，用金属填充沟槽形成连接孔，所述连接孔用于连接相邻金属互连层中的导线。
参考图6，在介质层210内形成接触孔211。所述接触孔211用于连接形成在衬底200内的金属互联层与后续形成的焊盘。
所述形成接触孔211的工艺可为刻蚀工艺，具体步骤包括：在所述介质层210上形成与接触孔211对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀介质层210直至形成接触孔211。
所述形成光刻胶图形的工艺具体可以为：在所述介质层210表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔211相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形。
刻蚀介质层210的工艺可以为等离子体刻蚀工艺，具体包括：选用电感耦合等离子体型刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，刻蚀介质层210直至形成接触孔211。所述刻蚀工艺还可以在其他刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
参考图7，如步骤S102所述，在接触孔211的侧壁和衬底200表面形成阻挡层220。
所述阻挡层220材料选自氮化钽、钛或者氮化钛，所述阻挡层220可以为单层结构或者多层叠加的结构，所述阻挡层220用于实现后续形成的金属材料与介质层侧壁的氧化硅之间较好的粘附，提高了接触孔形成质量，还用于阻止后续形成的金属材料与介质层的硅反应，降低了接触孔的电阻。
所述阻挡层220的形成工艺可以为物理气相沉积，所述阻挡层220k可以为钛与氮化钛叠加结构，所述形成工艺可以为采用物理气相沉积工艺沉积一层钛，然后采用金属有机物化学气相沉积(Metal Organic Chemical VaporDeposition，MOCVD)工艺形成氮化钛。
参考图8，在阻挡层220表面形成第一金属层230，所述第一金属层的金属晶粒小于0.2微米。
在现有工艺中，接触孔的填充会采用物理气相沉积沉积金属铝来填充，这种填充工艺的阶梯覆盖性差，填充的金属会形成一个较大的空隙，影响了金属与接触孔的接触效果，导致形成的接触孔电阻值高。
本发明的发明人通过大量的实验，发现采用物理气相沉积填充金属时，形成在填充孔侧壁的金属晶粒的大小会影响到填充工艺的阶梯覆盖性，当形成在侧壁表面的金属晶粒越大，很容易导致晶粒尺寸不均一，这样容易造成接触孔局部生长过快，并且所述金属晶粒尺寸比较大的现象还会造成侧壁表面比较粗糙，同样会造成接触孔局部生长过快，使得填充金属的阶梯覆盖性差。
而当形成在侧壁表面的金属晶粒尺寸越小的时候，金属晶粒沉积在侧壁不会使得侧壁表面粗糙度恶化，金属晶粒吸附金属原子生长成薄膜的也相对比较均一，使得填充金属的阶梯覆盖性比较好。
有鉴于此，发明人通过大量实验，发现了通过控制反应条件可以来控制物理气相沉积工艺形成的金属晶粒尺寸大小，发明人通过在阻挡层220表面形成金属晶粒尺寸较小的第一金属层230，在第一金属层230上形成第二金属层，以实现比较好的阶梯覆盖性。
在阻挡层220表面形成第一金属层230的具体材料可以为铝，形成第一金属层230的工艺可以为物理气相沉积工艺，具体工艺条件包括：反应温度为20摄氏度至150摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米。直至在阻挡层220表面形成500纳米至2000纳米的铝金属层230。
经过本发明人进一步研究，发现反应温度为70左右摄氏度时，生成铝金属薄膜的金属晶粒尺寸为最优，所述生成的铝金属薄膜的金属晶粒尺寸约为0.2微米。
参考图9，在第一金属层230表面形成第二金属层240。
所述第二金属层240形成在第一金属层230表面，由于第一金属层230的金属晶粒比较小，并且表面光滑，使得后续形成的第二金属层240有比较好的台阶覆盖能力，填充的接触孔空隙较小，第二金属层230的反应温度比较高，不但避免了低温形成的金属层晶粒较小，在后续退火工艺中晶粒再生长导致可靠性差的缺点，而且提高了第二金属层240沉积速率，提高了生产效率。
所述第二金属层240材料选自金属铝，所述形成第二金属层240的工艺可以为物理气相沉积工艺，具体工艺条件包括：反应温度为250摄氏度至500摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米。直至填充接触孔211。
本发明通过在金属填充接触孔步骤之前引入一层金属晶粒小的第一金属层的填充工艺填充接触孔，使得接触孔填充的金属阶梯覆盖性比较好，减小了接触孔的电阻，提高了接触孔性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种接触孔填充方法，包括：
提供一个表面具有至少一个接触孔开口的衬底；
在接触孔的侧壁和衬底表面形成阻挡层；
其特征在于，还包括：
在阻挡层表面形成第一金属层，所述第一金属层的金属晶粒尺寸小于0.2微米，所述形成第一金属层的具体工艺为：反应温度为20摄氏度至150摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米；
在第一金属层表面形成第二金属层，直至填充所述接触孔。
2.如权利要求1所述的接触孔填充方法，其特征在于，所述第一金属层材料为铝，厚度为500纳米至2000纳米。
3.如权利要求1所述的接触孔填充方法，其特征在于，所述第一金属层的形成工艺为物理气相沉积工艺。
4.如权利要求1所述的接触孔填充方法，其特征在于，所述形成第一金属层的具体工艺为：反应温度为70摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米。
5.如权利要求1所述的接触孔填充方法，其特征在于，所述第二金属层材料为铝，形成工艺为物理气相沉积工艺。
6.如权利要求1所述的接触孔填充方法，其特征在于，所述第二金属层的晶粒尺寸大于第一金属层。
7.如权利要求1所述的接触孔填充方法，其特征在于，所述形成第二金属层的具体工艺为：反应温度为250摄氏度至500摄氏度，腔室压力为10毫托至18毫托，直流功率为10000瓦至40000瓦，氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米。
CN2009100543971A 2009-07-03 2009-07-03 接触孔填充方法 Expired - Fee Related CN101937864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100543971A CN101937864B (zh) 2009-07-03 2009-07-03 接触孔填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100543971A CN101937864B (zh) 2009-07-03 2009-07-03 接触孔填充方法

Publications (2)

Publication Number Publication Date
CN101937864A CN101937864A (zh) 2011-01-05
CN101937864B true CN101937864B (zh) 2012-03-07

Family

ID=43391105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100543971A Expired - Fee Related CN101937864B (zh) 2009-07-03 2009-07-03 接触孔填充方法

Country Status (1)

Country Link
CN (1) CN101937864B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990227B (zh) * 2015-02-27 2019-11-08 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
CN113097126A (zh) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 芯片、功率器件及芯片的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185034A (zh) * 1996-12-13 1998-06-17 西门子公司 铝连接的制作方法
CN1482655A (zh) * 2002-09-14 2004-03-17 ���ǵ�����ʽ���� 金属膜半导体器件及其制造方法
CN1575518A (zh) * 2001-09-26 2005-02-02 应用材料有限公司 阻挡层和籽层的集成
CN1767169A (zh) * 2004-10-29 2006-05-03 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN101043022A (zh) * 2006-03-20 2007-09-26 台湾积体电路制造股份有限公司 半导体元件的制造方法及其半导体元件
CN101459121A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185034A (zh) * 1996-12-13 1998-06-17 西门子公司 铝连接的制作方法
CN1575518A (zh) * 2001-09-26 2005-02-02 应用材料有限公司 阻挡层和籽层的集成
CN1482655A (zh) * 2002-09-14 2004-03-17 ���ǵ�����ʽ���� 金属膜半导体器件及其制造方法
CN1767169A (zh) * 2004-10-29 2006-05-03 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN101043022A (zh) * 2006-03-20 2007-09-26 台湾积体电路制造股份有限公司 半导体元件的制造方法及其半导体元件
CN101459121A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法

Also Published As

Publication number Publication date
CN101937864A (zh) 2011-01-05

Similar Documents

Publication Publication Date Title
US6806203B2 (en) Method of forming a dual damascene structure using an amorphous silicon hard mask
US10168075B2 (en) Critical dimension shrink through selective metal growth on metal hardmask sidewalls
US8298954B1 (en) Sidewall image transfer process employing a cap material layer for a metal nitride layer
US8241991B2 (en) Method for forming interconnect structure having airgap
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
CN101399222B (zh) 具有空气间隙的半导体元件的制造方法
US7476605B2 (en) Method of manufacturing semiconductor device
US7078814B2 (en) Method of forming a semiconductor device having air gaps and the structure so formed
CN102082114B (zh) 双大马士革结构的形成方法
JP2973905B2 (ja) 半導体装置の製造方法
WO2007084982A2 (en) Dual-damascene process to fabricate thick wire structure
TW201921498A (zh) 選擇性氧化鋁蝕刻的使用
US6495448B1 (en) Dual damascene process
US20190393074A1 (en) Barrier layer removal method and semiconductor structure forming method
US11495538B2 (en) Fully aligned via for interconnect
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US20030176055A1 (en) Method and structure for reducing capacitance between interconnect lines
JP2007110119A (ja) 半導体ウエハ上に設けられた配線ラインに付随する電気的分離の形成方法
CN104465508B (zh) 空气隙的形成方法
CN101937864B (zh) 接触孔填充方法
CN100423226C (zh) 双镶嵌结构的制造方法
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
CN102054755B (zh) 互连结构及其形成方法
CN102013410A (zh) 电感元件及其形成方法
CN104851835A (zh) 金属互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20200703