CN1482655A - 金属膜半导体器件及其制造方法 - Google Patents

金属膜半导体器件及其制造方法 Download PDF

Info

Publication number
CN1482655A
CN1482655A CNA031196039A CN03119603A CN1482655A CN 1482655 A CN1482655 A CN 1482655A CN A031196039 A CNA031196039 A CN A031196039A CN 03119603 A CN03119603 A CN 03119603A CN 1482655 A CN1482655 A CN 1482655A
Authority
CN
China
Prior art keywords
metal film
film
metal
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031196039A
Other languages
English (en)
Inventor
李钟鸣
朴仁善
全宗植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1482655A publication Critical patent/CN1482655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成金属膜的方法，包括在衬底的表面、凹槽的底表面和侧壁上形成金属势垒层；在衬底上而不是在凹槽内形成第一金属膜；用氮等离子体处理第一金属膜以形成包括氮的绝缘膜；在位于凹槽中的金属势垒层的部分上形成第二金属膜；以及在衬底、凹槽和绝缘膜上形成第三金属膜。

Description

金属膜半导体器件及其制造方法
技术领域
本发明通常涉及形成半导体器件的金属膜的方法，并且更具体地，涉及在衬底上形成金属膜的方法，它包括诸如接触孔或通孔的凹槽。
背景技术
信息处理装置的快速发展需要具有高操作速度和大存储容量的半导体器件的发展。这种半导体器件具有高集成密度，提高的可靠性和快速的反应速度。这些仅仅是这种先进的半导体器件的先进品质的若干示例。
关于半导体器件的设计，其金属布线应该具有低电阻和高可靠性。使用相对便宜的金属布线有助于降低制造成本。因此通常使用铝来形成金属布线。最近半导体器件要求遵循这样的设计规则：低于约0.15μm，并要求接触孔或通孔具有高深宽比(aspect ratio)。因此，用铝布线充分填充接触孔或通孔的方法得到了发展。
例如，其中的一种方法包括在具有诸如接触孔或通孔的衬底上直接形成铝膜，以便通过使用铝的回流特性来填充凹槽。这种方法有效地用铝来填充凹槽。但是，因为铝膜很快就沉积在了具有高深宽比的凹槽的入口处，因此凹槽入口可能堵塞。此外，该铝形成方法可能造成在凹槽中所不希望的空隙。
用铝来填充凹槽的另一种方法要求有选择地在例如金属势垒层的绝缘膜和导电膜上沉积铝。这种方法能够用于填充通孔。但是，该方法不需要被用于填充包括例如金属势垒层的导电膜的接触孔。
因此，发展了完全地在接触孔中填充金属膜，同时降低布线的接触阻抗和电阻的方法。该方法包括有选择地在衬底上形成抗结晶层(anti-nucleation layer)(ANL)以获得上述的降低。这种方法的一个例子被揭示于美国专利第6,001,420号(授予Mosely等人)当中、韩国专利第269,878号中、韩国公开的专利申请第2001-73825号中、以及公开的日本专利申请第2001-168101号中。
根据韩国专利第269,878号，在于衬底上形成抗结晶层后，同时避免了其凹槽，铝膜连续地形成在凹槽的底表面和侧壁上。然后，使用溅射过程，在衬底上和凹槽上形成铝膜。这保证了凹槽填充有铝膜。接下来，形成高氧化金属膜，并之后通过氧化金属膜来形成ANL。这种形成ANL需要的另外的氧化工艺降低了凹槽填充工艺的生产率。
美国专利第6,001,420号公开了一种用铝膜填充凹槽的方法，它包括就地形成ANL和铝膜。该方法声称提高了凹槽填充工艺过程的生产率。根据该专利，使用二甲基氢化铝(DMAH)和没有等离子体的氮气来形成ANL，并且填充凹槽的铝膜是通过化学蒸气淀积工艺形成的。但是，不用等离子体，ANL的形成效率很低。此外，使用化学蒸气淀积通常不能用铝膜来填充凹槽。化学蒸气淀积工艺形成连续形成在凹槽的底表面和侧壁上的衬层形(liner shape)铝膜。结果，尽管可能提高了生产率，但是可能会发生处理过程的失败。
发明内容
本发明的示例性实施例提供了一种形成金属膜的方法，它可以通过等离子体处理就地形成作为抗结晶层(ANL)的绝缘膜。
本发明的示例性实施例提供了一种形成金属膜的方法，它可以就地形成作为抗结晶层(ANL)的金属层和绝缘膜。
本发明的示例性实施例提供了一种形成金属膜的方法，包括在衬底的表面上、在凹槽的底表面和侧壁上形成金属势垒层；在衬底上而不是在凹槽内形成第一金属膜；用氮等离子体处理第一金属层以形成包括氮的绝缘膜；在位于凹槽中的金属势垒层的部分上形成第二金属膜；以及在衬底、凹槽和绝缘层上形成第三金属膜。
此外，本发明的示例性实施例提供了一种形成金属膜的方法，包括在衬底的表面上、凹槽的底表面上和凹槽侧壁上形成金属势垒层；在衬底的表面上而不是在凹槽内形成绝缘膜；在位于凹槽中的金属势垒层的部分上形成第一金属膜；以及用第二金属膜填充凹槽。
另外，本发明的示例性实施例提供了一种半导体器件，包括形成在衬底的凹槽中的金属势垒层，形成在衬底的部分上而不是在凹槽中的绝缘膜，形成在凹槽中的金属势垒层的部分上的金属膜，以及另外的形成在衬底上的金属膜。
本发明的示例性实施例提供了一种半导体器件的形成方法，包括在衬底的凹槽中形成金属势垒层，在衬底的部分上而不是在凹槽中形成绝缘膜，在凹槽中的金属势垒层的部分上形成金属膜，以及在衬底上形成另外的金属膜。
本发明应用的进一步的范围将通过下面给出的详细的说明而变得明了。但是可以理解，该详细的说明和具体的例子只是为了说明而指出的本发明的示例性实施例，因为在本发明的精神和范围内，对于本领域中的普通技术人员而言，通过下面详细的说明可得出，对于本发明可以有各种修改和改变。
附图说明
本发明的示例性实施例将通过下面给出的仅以说明为目的的详细的说明和结合的附图而变得更加好理解，并且本发明并不局限于此，其中：
图1A到1F示出了根据本发明的示例性实施例制造金属膜的方法的截面图。
图2A到2E示出了根据本发明的另一个示例性实施例制造金属膜的方法的截面图。
具体实施方式
现在参考附图详细说明本发明的示例性实施例。但是本发明可以表现为许多不同的形式并不应该局限于在此所述的示例性实施例；相反，这些示例性实施例是为了使得这种说明透彻并完整，以及向本领域中的普通技术人员传递本发明的理念而提供的。在图中，层的厚度为了清楚而被夸大了。当层被称为在另外的层或衬底“上”时，该层可能直接位于另外的层或衬底上，或也可以表现为插入的层。
在示例性实施例中，衬底具有凹槽，该凹槽包括接触孔或通孔。当在衬底上形成层间电介质膜后，对层间电介质层构图，以便穿过层间电介质层在衬底上形成接触孔或通孔。因此，衬底具有形成接触孔或通孔的层间电介质图形。如果凹槽是通孔，金属膜可以按照传统的方法充分填充在通孔中。因此，示例性实施例的凹槽可以包括接触孔。
如果第一金属层形成为直接接触衬底，在衬底和第一金属膜之间发生材料的移动。因此，可以在衬底上形成金属势垒层以便减少在衬底和第一金属膜之间的材料移动。金属势垒层形成在衬底的表面上、凹槽的底表面上、以及凹槽的侧壁上。金属势垒层能够包括钛层、氮化钛层或包括连续形成的钛层和氮化钛层的复合膜。
第一金属膜形成在衬底的表面上。第一金属膜可以通过化学蒸气淀积工艺有选择地形成在衬底的部分上；但是，凹槽不容纳第一金属膜。第一金属膜具有低电阻和相对较高的可靠性。
第一金属膜可以以经济的方法形成。具体地，第一金属膜当用氮等离子体处理时很容易被转化。因此，第一金属膜可以使用铝形成以达到上述的条件。如果第一金属膜包括铝膜，形成第一金属膜的源气可以包括例如二甲基乙基胺铝烷(DEMMA)、甲基吡啶铝烷(methylpyroridinealane)(MPA)、二甲基氢化铝(DMAH)等的化合物。尽管可以单独地使用指出的化合物，但是源气还可以包括多于两种的化合物。
形成第一金属层的工艺条件可以根据选择的化合物而不同。例如，当源气包括MPA以形成第一金属膜时，处理条件可以以下面的方式而变化。
当用于形成第一金属膜时，MPA的流速约为1到10sccm。在一个示例性实施例中的第一金属膜可以在约120到160℃中形成。此外，在一个示例性实施例中的第一金属膜可以在约1到10秒中形成，它制成了理想的厚度。此外，如果控制了工艺条件，第一金属膜可以形成有相对较差的阶梯覆盖和低于约100的厚度。
为了将第一金属膜改变为具有氮的绝缘膜，可以用氮等离子体处理第一金属膜。如果用N2或NH3等离子体处理第一金属膜，该第一金属膜转变为氮化铝膜。此时，氮化铝膜作为抗结晶层(ANL)，它降低了形成金属膜的可能性，在本发明的一个示例性实施例中，第一金属膜可以用氮等离子体在约120到160℃、约1到10torr的压力下进行处理。此外，氮等离子体可以用约50到500watts的等离子体功率产生。氮等离子体处理可以进行约1到60秒。
在本发明的一个示例性实施例中，第一金属膜可以改变为绝缘膜，它作为ANL用于通过氮等离子体处理减少金属膜的应用。因此，即使在不太可能的第一金属膜等离子体处理不成功的情况下也可以减少工艺的失败。
使用氮等离子体处理，减少金属膜的应用的绝缘膜可以形成在衬底上，同时金属势垒层可以形成在凹槽的侧壁和底表面上。
第二金属膜可以形成在金属势垒层所位于的凹槽中。第二金属膜可以通过金属蒸气施加工艺，或类似的蒸气施加工艺来形成。因为绝缘层可以作为ANL形成在衬底上，第二金属膜可以在凹槽中作为衬层形成。第二金属膜很便宜，并具有类似第一金属膜的低电阻和高可靠性。
第二金属膜可以包括铝。如果第二金属膜包括铝膜，形成第二金属膜的源气可以包括例如DEMMA、MPA、DMAH等的化合物。该源气可以包括指定的化合物中的一种，但也可以包括两种或更多化合物的混合物。形成第二金属膜的条件可以根据选择的化合物的类型和数量而变化。如果源气包括MPA以形成第二金属膜，则处理条件可以如下变化。
当用于形成第二金属膜时，MPA的流速约为10到100sccm。第二金属膜可以在约120到160℃下在0.2到0.5torr的压力下形成。此外，第二金属膜可以在约20到180秒的过程中形成，以便获得理想的厚度。此外，如果第二金属膜形成有优于第一金属膜的阶梯覆盖，并且具有约300到1000的厚度就理想了。通过控制工艺条件，能够以那样的方式获得第二金属膜。
在根据本发明的示例性实施例的方法中，如果包括铝膜的第二金属膜通过化学蒸气淀积工艺形成，则可以充分保证铝膜不完全填充凹槽。结果，绝缘膜可以形成在衬底的表面上，同时第二金属膜形成为在凹槽中的衬层。
根据本发明的示例性实施例，可以就地实现包括形成第一金属膜、氮等离子体处理和形成第二金属膜的工艺。即，因为可以在不同的根据每个工艺的压力下进行这些工艺，所以这些工艺可以就地进行。
第三金属膜可以通过溅射工艺形成在最终的结构上。该第三金属膜可以包括铝膜。如果第三金属膜是使用铝通过溅射工艺形成的，该第三金属膜能够充分地填充在凹槽中。该第三金属膜可以还形成在绝缘膜上。此时，尽管绝缘膜可以减少金属膜的结晶，该绝缘膜并不阻挡通过溅射形成金属膜。因此，可以在绝缘膜上形成第三金属膜。在形成第三金属膜之后，它可以在约400到600℃下回流。这种回流技术使第三金属膜填充到凹槽中。用溅射工艺形成的第三金属膜通常比通过化学蒸气淀积工艺形成的金属膜均匀。因此，通过溅射方法形成的第三金属膜具有更好的均匀性。
根据本发明的示例性实施例，金属膜构成的接触和布线的电阻可以降低，因为金属膜包括铝。此外，可以选择地沉积金属膜以便能够用金属膜填充凹槽。具体地，金属膜可以被充分地用于形成金属势垒层的接触孔中。此外，形成金属膜的工艺的生产率可以被提高，因为该工艺能够就地进行。此外，可以充分降低工艺的失败，因为工艺条件能够根据金属膜的条件来适当地控制。
下面说明的示例性实施例的衬底是基本上与上述讨论的示例性实施例中使用的衬底相同的。该衬底可以包括凹槽。金属势垒层可以也使用与第一示例中类似的方法来形成。具体地，金属势垒层可以形成在衬底的表面或部分上、凹槽的底表面上、以及凹槽的侧壁上。
作为用于减少金属膜的应用的ANL的绝缘膜可以用氮等离子体处理形成在衬底上。该绝缘膜可以包括氮，因为可以采用化学蒸气施加工艺(chemical vapor application process)和氮等离子体处理来形成绝缘膜。形成绝缘膜的源气可以包括例如二甲基乙基胺铝烷(DEMMA)、甲基吡啶铝烷(MPA)、二甲基氢化铝(DMAH)等的化合物。尽管这些化合物可以单独用于形成绝缘膜的源气中，但是源气可以包括两种以上的指定化合物。但是形成绝缘膜的工艺条件可以根据选择的化合物或组合物而变化。例如，如果源气包括MPA，则工艺条件可以如下变化。
当形成绝缘膜时，MPA的流速约为1到10sccm。在本发明的示例性实施例中，绝缘膜可以在约120到160℃和1到10torr的压力中形成。此外，在一个示例性实施例中的第一金属膜可以在约1到10秒中形成，它制成了理想的厚度。此外，如果控制了工艺条件，第一金属膜可以形成有相对较差的阶梯覆盖和低于约100的厚度。
在根据本发明的示例性实施例的方法中，因为可以用N2或NH3等离子体进行氮等离子体处理，具有金属的源气将形成对立于金属膜的绝缘膜。氮等离子体可以用约50到500watts的等离子体功率产生。此外，绝缘膜层膜可以直接形成在衬底上，因此，可以降低通常在等离子体处理没有用于绝缘膜的研制时产生的工艺过程失败。
根据本发明的示例性实施例中，化学蒸气淀积工艺和氮等离子体处理被用于在衬底上形成绝缘膜以便作为ANL；并且金属势垒层可以形成在凹槽的侧壁和底表面上。
第一金属膜可以形成在金属势垒层所位于的凹槽中。本发明的示例性实施例的第一金属膜可以采用与上述讨论的示例性实施例中类似的工艺形成。因此，绝缘膜可以形成在衬底的表面上，同时第一金属膜可以在凹槽中形成为具有衬层形状。此外，形成绝缘和第一金属膜的工艺可以就地进行。因为根据每个工艺，工艺过程可以在不同的压力下进行，因此是可能的。
第二金属膜可以通过溅射工艺形成在最终结构上。本发明的示例性实施例的第二金属膜可以采用类似于前面讨论的形成第三金属膜的工艺来形成。
根据本发明的示例性实施例，金属膜构成的接触和布线电阻可以降低，因为金属膜包括铝。此外，可以选择地沉积金属膜以便能够用金属膜填充凹槽。具体地，金属膜可以被充分地用于形成金属势垒层的接触孔中。此外，形成金属膜的工艺的生产率可以被提高，因为该工艺能够就地进行。此外，可以充分降低工艺过程的失败，因为工艺条件能够根据金属膜的特性来适当地控制。
现在参照图说明根据本发明的形成所述的金属膜的示例性实施例。
图1A到1F示出了根据本发明的示例性实施例形成金属膜的方法的截面图。
参照附图1A和1B，层间电介质膜可以形成在衬底10上。包括接触孔13的层间电介质膜图形12可以通过光刻工艺(photolithography)或其他类似工艺形成在衬底10上。
具有钛膜或氮化钛膜的金属势垒层14可以形成在层间电介质膜图形12上或在接触孔13内。因此，金属势垒层14可以形成在部分或整个层间电介质膜12表面上、形成在接触孔13的底表面上和接触孔13的侧壁上。
参照图1C，铝膜16可以通过化学蒸气施加工艺形成在金属势垒层14的第一部分上。在接触孔13中的金属势垒层14的第二部分不需要进行化学蒸气施加工艺。该铝膜16可以在约3秒中、约140℃的温度下、约5torr的压力下形成。形成铝膜16的源气可以至少使用具有约5sccm流速的MPA。因此，铝膜16可以具有差的阶梯覆盖和低于约100的厚度。
参照图1D，可以使用氮等离子体处理铝膜16，同时源气可以被阻挡以便在金属势垒层14的第一部分上的铝膜16被改变为氮化铝膜17。该氮化铝膜17可以减少在其上沉积作为ANL的金属膜的可能性。可以采用约100watts等离子体功率并在140℃的温度下进行氮等离子体处理。该氮等离子体处理可以在约5torr的压力下进行10秒。
参照图1E，铝膜18可以形成在位于接触孔13中的金属势垒层14的第二部分上。该铝膜可以使用化学蒸气淀积工艺或其他类似的工艺形成。该铝膜18可以在约140℃的温度、60秒时间内、并且在约1torr的压力下形成。该形成铝膜18的源气可以至少使用具有约30sccm的流速的MPA。因此，铝膜18可以具有相对优良的约500的阶梯覆盖。该铝膜18可以在接触孔13的侧壁或底表面上形成为衬层或具有衬层形状。
参照图1F，采用溅射工艺，可以在形成于衬底10上的最终结构之上形成铝膜20。该铝膜20在约500℃的温度下回流。结果，铝膜20充分填充接触孔13，同时铝膜20基本均匀地形成在最终结构上。示例2
图2A到2E示出了根据本发明的另一示例性实施例形成金属膜的方法的截面图。
参照图2A和2B，层间电介质膜可以形成在衬底30上。具有接触孔33的层间电介质膜图形32可以随后通过光刻工艺或其他类似的工艺形成在衬底30上。
随后，具有钛膜或氮化钛膜的金属势垒层34可以形成在层间电介质膜图形32上和接触孔33内。金属势垒层34可以形成在层间电介质膜32的表面或部分上、形成在接触孔33的底表面上和接触孔33的侧壁上。
参照图2C，氮化铝膜36可以采用化学蒸气施加工艺和氮等离子体处理工艺形成在金属势垒层34的第一部分上。但是，在接触孔33中的金属势垒层34的第二部分不需要接受氮化铝膜36。该氮化铝膜36可以在约3秒中、约140℃的温度下、约5torr的压力下形成。氮等离子体处理可以采用约100watt的等离子体功率进行。形成氮化铝膜36的源气可以包括具有约5sccm流速的MPA。因此，氮化铝膜36可以具有较差的阶梯覆盖和低于约100的厚度。
参照图2D，铝膜38可以采用化学蒸气施加工艺形成在位于接触孔33中的金属势垒层34的第二部分上。该铝膜38可以在约140℃的温度下、约60秒中、约1torr的压力下形成。形成铝膜38的源气可以至少包括具有约30sccm流速的MPA。因此，铝膜38可以具有相对较好的阶梯覆盖和约500的厚度。该铝膜38可以在接触孔33的侧壁上或底表面上形成为衬层或具有衬层形状。
参照图2E，采用溅射工艺，可以在形成于衬底30上的最终结构上形成铝膜40。铝膜38在约500℃的温度下回流。因此，铝膜40可以充分填充接触孔33，而且铝膜40基本均匀地形成在最终结构上。
根据本发明的示例性实施例，金属膜可以被填充到具有高深宽比的凹槽中。具体地，金属膜可以方便地填充到接触孔或通孔中。
此外，接触阻抗和布线电阻可以由于金属膜至少由铝形成而降低。
此外，形成金属膜的工艺的生产率可以由于就地进行形成金属膜的若干工艺而提高。
说明了形成金属膜的示例性实施例，可以注意到，本领域中的普通技术人员通过上面的讲解可以作出修改和变化。因此，可以理解，在本发明通过权利要求所述的精神和范围内，可以进行对于本发明的示例性实施例的修改。

Claims (28)

1.一种形成金属膜的方法，包括：
在衬底的表面、凹槽的底表面和侧壁上形成金属势垒层；
在衬底上而不是在凹槽内形成第一金属膜；
用氮等离子体处理第一金属膜以形成包括氮的绝缘膜；
在位于凹槽中的金属势垒层的部分上形成第二金属层；以及
在衬底、凹槽和绝缘膜上形成第三金属膜。
2.根据权利要求1所述的形成金属膜的方法，其中第一金属膜在约120到160℃的温度下，约1到10秒时间中并且在约3到10torr的压力下形成。
3.根据权利要求1所述的形成金属膜的方法，其中第一金属膜用具有约50到100watt的等离子体功率，在约120到160℃的温度下，约1到60秒时间中并且在约1到10torr的压力下进行处理。
4.根据权利要求1所述的形成金属膜的方法，其中第二金属膜在约120到160℃的温度下，约30到180秒时间内并且在约0.2到5.0torr的压力下形成。
5.根据权利要求1所述的形成金属膜的方法，其中第一金属膜通过采用从二甲基乙基胺铝烷、甲基吡啶铝烷、二甲基氢化铝中选择的至少一种的第一源气的化学蒸气淀积工艺形成，并且第二金属膜通过采用从DEMMA、MPA和DMAH中选择的至少一种的第二源气的化学蒸气淀积工艺形成。
6.根据权利要求5所述的形成金属膜的方法，其中第二气体的流速约为第一源气的流速的八到十二倍。
7.根据权利要求1所述的形成金属膜的方法，其中第二金属膜具有约为第一金属膜的厚度的三到十倍厚的厚度。
8.根据权利要求1所述的形成金属膜的方法，其中第一金属膜、绝缘膜和衬层是就地形成的。
9.根据权利要求1所述的形成金属膜的方法，其中第一、第二和第三金属膜中的每一个都包括铝膜。
10.根据权利要求1所述的形成金属膜的方法，其中第三金属膜是通过连续进行溅射工艺和回流工艺形成的。
11.根据权利要求1所述的形成金属膜的方法，其中金属势垒层包括钛膜、氮化钛膜以及具有连续形成的钛膜和氮化钛膜多层膜之一。
12.根据权利要求1所述的形成金属膜的方法，其中第二金属膜的阶梯覆盖优于第一膜的阶梯覆盖。
13.一种形成金属膜的方法，包括：
在衬底的表面上、凹槽的底表面上和凹槽侧壁上形成金属势垒层；
在衬底的表面上而不是在凹槽内形成绝缘膜；
在位于凹槽中的金属势垒层的部分上形成第一金属层；以及
用第二金属膜填充凹槽。
14.根据权利要求13所述的形成金属膜的方法，其中绝缘膜用氮等离子体处理形成，该氮等离子体处理在具有约50到500watt的等离子体功率下，在约120到160℃的温度下，约1到10秒时间中并且在约3到10torr的压力下进行。
15.根据权利要求13所述的形成金属膜的方法，其中第一金属膜在约120到160℃的温度下，约30到180秒时间中并且在约0.2到5.0torr的压力下形成。
16.根据权利要求13所述的形成金属膜的方法，其中绝缘膜通过采用包括二甲基乙基胺铝烷、甲基吡啶铝烷、二甲基氢化铝中的至少一种的第一源气的化学蒸气淀积工艺形成，并且第一金属膜通过采用包括DEMMA、MPA和DMAH中的至少一种的第二源气的化学蒸气淀积工艺形成。
17.根据权利要求16所述的形成金属膜的方法，其中第二气体的流速约为第一源气的流速的八到十二倍大。
18.根据权利要求13所述的形成金属膜的方法，其中第一金属膜具有约为绝缘膜的厚度的三到十倍厚的厚度。
19.根据权利要求13所述的形成金属膜的方法，其中金属势垒膜、绝缘膜和衬层是就地形成的。
20.根据权利要求13所述的形成金属膜的方法，其中第二金属膜是通过连续进行溅射工艺和回流工艺形成的。
21.根据权利要求13所述的形成金属膜的方法，其中第一金属膜的阶梯覆盖优于绝缘膜的阶梯覆盖。
22.一种半导体器件，包括：
形成在衬底的凹槽中的金属势垒层；
形成在衬底的部分上而不是在凹槽中的绝缘膜；
形成在凹槽中的金属势垒层的部分上的金属膜；以及
另外的形成在衬底上的金属膜。
23.根据权利要求22所述的半导体器件，其中绝缘膜是通过用氮等离子体处理金属膜形成的。
24.根据权利要求22所述的半导体器件，其中金属势垒层形成在衬底上。
25.根据权利要求22所述的半导体器件，其中另外的金属膜形成在衬底、凹槽和绝缘膜上。
26.一种形成半导体器件的方法，包括：
在衬底的凹槽中形成金属势垒层；
在衬底的部分上而不是在凹槽中形成绝缘膜；
在凹槽中的金属势垒层的部分上形成金属膜；以及
在衬底上形成另外的金属膜。
27.根据权利要求26所述的方法，其中绝缘膜是通过用氮等离子体处理金属膜形成的。
28.根据权利要求26所述的方法，其中另外的金属膜形成在衬底、凹槽和绝缘膜上。
CNA031196039A 2002-09-14 2003-03-14 金属膜半导体器件及其制造方法 Pending CN1482655A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR55970/2002 2002-09-14
KR10-2002-0055970A KR100457057B1 (ko) 2002-09-14 2002-09-14 금속막 형성 방법

Publications (1)

Publication Number Publication Date
CN1482655A true CN1482655A (zh) 2004-03-17

Family

ID=31944875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031196039A Pending CN1482655A (zh) 2002-09-14 2003-03-14 金属膜半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US6844627B2 (zh)
JP (1) JP2004111924A (zh)
KR (1) KR100457057B1 (zh)
CN (1) CN1482655A (zh)
DE (1) DE10314534A1 (zh)
TW (1) TW200404343A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416963B2 (en) 2004-07-16 2008-08-26 Mitsuo Umemoto Manufacturing method of semiconductor device
CN101937864B (zh) * 2009-07-03 2012-03-07 中芯国际集成电路制造(上海)有限公司 接触孔填充方法
CN105779953A (zh) * 2015-01-08 2016-07-20 三星电子株式会社 多层薄膜、制造其的方法和包括其的电子产品

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
KR100541814B1 (ko) * 2003-09-15 2006-01-11 삼성전자주식회사 화학기상증착장치
US20070176294A1 (en) * 2004-03-26 2007-08-02 Fujikura Ltd. Thorough wiring board and method of manufacturing the same
US20060060977A1 (en) * 2004-09-22 2006-03-23 Kabushiki Kaisha Toshiba Semiconductor device
US20080174021A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same
JPWO2011059036A1 (ja) * 2009-11-12 2013-04-04 株式会社アルバック 半導体装置の製造方法
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
US9255324B2 (en) * 2012-08-15 2016-02-09 Up Chemical Co., Ltd. Aluminum precursor composition

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181172A (en) * 1981-04-30 1982-11-08 Toshiba Corp Schottky barrier diode and manufacture thereof
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
KR970052353A (ko) * 1995-12-26 1997-07-29 김주용 반도체 소자의 콘택홀 형성방법
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US5847463A (en) * 1997-08-22 1998-12-08 Micron Technology, Inc. Local interconnect comprising titanium nitride barrier layer
KR100363086B1 (ko) 2000-01-20 2002-11-30 삼성전자 주식회사 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
US6277737B1 (en) * 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
KR100338941B1 (ko) * 1999-11-26 2002-05-31 박종섭 반도체소자의 컨택 형성방법
JP2001168101A (ja) 1999-11-29 2001-06-22 Texas Instr Inc <Ti> 窒化アルミニウム障壁を形成する方法
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6518648B1 (en) * 2000-09-27 2003-02-11 Advanced Micro Devices, Inc. Superconductor barrier layer for integrated circuit interconnects
JP4053226B2 (ja) * 2000-10-18 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416963B2 (en) 2004-07-16 2008-08-26 Mitsuo Umemoto Manufacturing method of semiconductor device
CN101937864B (zh) * 2009-07-03 2012-03-07 中芯国际集成电路制造(上海)有限公司 接触孔填充方法
CN105779953A (zh) * 2015-01-08 2016-07-20 三星电子株式会社 多层薄膜、制造其的方法和包括其的电子产品

Also Published As

Publication number Publication date
US6844627B2 (en) 2005-01-18
KR20040024375A (ko) 2004-03-20
TW200404343A (en) 2004-03-16
US20050035458A1 (en) 2005-02-17
KR100457057B1 (ko) 2004-11-10
US20040051175A1 (en) 2004-03-18
DE10314534A1 (de) 2004-03-25
JP2004111924A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
CN1150597C (zh) 在具有大的高宽比的亚微米孔及线路中形成衬垫的方法
CN1134060C (zh) 超薄单相金属导体扩散阻挡层
CN1139111C (zh) 半导体器件及其制造方法
US7276443B2 (en) Method for forming metal wiring in semiconductor device
CN1359536A (zh) 形成金属互连的方法
CN1477695A (zh) 半导体器件的制造方法
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1933124A (zh) 制造半导体器件的方法
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN101043028A (zh) 半导体器件及其制造方法
JP2005203476A (ja) 半導体装置の配線構造及びその製造方法
CN1819178A (zh) 半导体器件及其制造方法
CN1482655A (zh) 金属膜半导体器件及其制造方法
KR100735519B1 (ko) 구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조
CN1236481C (zh) 改善阻障层的覆盖均匀性的方法及具有该阻障层的内连线
CN1667811A (zh) 形成布线结构的方法和半导体器件
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
US7498262B2 (en) Method of fabricating a thin film and metal wiring in a semiconductor device
CN1825561A (zh) 半导体装置中形成金属线的方法
CN1574337A (zh) 半导体器件及其制造方法
CN1360346A (zh) 电子结构及其形成方法
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
CN1434508A (zh) 半导体装置
CN1236975A (zh) 互联系统及其生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication