KR100735519B1 - 구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조 - Google Patents
구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조 Download PDFInfo
- Publication number
- KR100735519B1 KR100735519B1 KR1020060011167A KR20060011167A KR100735519B1 KR 100735519 B1 KR100735519 B1 KR 100735519B1 KR 1020060011167 A KR1020060011167 A KR 1020060011167A KR 20060011167 A KR20060011167 A KR 20060011167A KR 100735519 B1 KR100735519 B1 KR 100735519B1
- Authority
- KR
- South Korea
- Prior art keywords
- high melting
- melting point
- point metal
- layer
- copper
- Prior art date
Links
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 147
- 239000010949 copper Substances 0.000 title claims abstract description 147
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000005240 physical vapour deposition Methods 0.000 title claims abstract description 54
- 238000001465 metallisation Methods 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 238000002844 melting Methods 0.000 claims abstract description 108
- 230000008018 melting Effects 0.000 claims abstract description 108
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 85
- 239000001257 hydrogen Substances 0.000 claims abstract description 85
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000009713 electroplating Methods 0.000 claims abstract description 4
- 238000007747 plating Methods 0.000 claims description 62
- 150000004767 nitrides Chemical class 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 150000002431 hydrogen Chemical class 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 description 27
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- MVETVBHSYIYRCX-UHFFFAOYSA-I [Ta+5].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Ta+5].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O MVETVBHSYIYRCX-UHFFFAOYSA-I 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- RYGMFSIKBFXOCR-AHCXROLUSA-N copper-60 Chemical compound [60Cu] RYGMFSIKBFXOCR-AHCXROLUSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
집적 회로 기판 위의 트렌치 내에 구리 금속 배선을 형성하는 방법이 제공된다. 구리 금속 배선은 물리적 기상 증착 방법을 이용하여 트렌치 내에 고융점 금속으로된 라이너를 형성하고, 물리적 기상 증착 방법을 이용하여 이러한 라이너 위에 구리 도금 씨드층을 형성하며 그 후 이와 같은 구리 도금 씨드층 위에 구리를 도금함으로써 집적 회로 기판 위의 트렌치 내에 형성된다. 이러한 구리 도금 씨드층 위에 구리를 전기 도금하기 전에, 예를 들어, 라이너 및/또는 구리 도금 씨드층을 형성하는 과정 및/또는 그 후에 이러한 라이너 및/또는 구리 도금 씨드층을 수소가 포함된 플라즈마에 노출시킴으로써 라이너 및/또는 구리 도금 씨드층이 수소로 충진된다.
금속 배선, 라이너, 수소 플라즈마 충진
Description
도 1은 본 발명의 다양한 실시예에 따른 구리 금속 배선을 형성하기 위한 공정 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : 집적 회로 기판
20 : 유전층 및/또는 절연 코팅막을 갖는 전도층
22s : 트렌치 측벽 22f : 트렌치 저면
22o : 트렌치 외부 표면 30, 40 : 고융점 금속층
50 : 구리 도금 씨드층 60 : 구리층
본 발명은 마이크로 전자 장치의 제조 방법과 그 구조에 관한 것으로, 보다 자세하게는 구리 금속 배선 제조 공정 및 미세 전자(microelectronic) 장치의 구조 에 관한 것이다.
집적 회로 장치는 소비자를 위한 상품 또는 다른 분야에 응용되어 광범위하게 사용되고 있다. 당해 기술 분야에서 통상의 지식을 가진 자에게 자명하듯이, 집적 회로 장치는 통상적으로 반도체 기판과 같은 마이크로 전자 기판 내에 트랜지스터와 같은 많은 수의 능동 소자(active device)를 포함한다. 이러한 소자들은 흔히 "금속 배선(metallization)"이라고 언급되어지는 하나 또는 그 이상의 패턴화된 전도층을 이용하여 원하는 배선(interconnection) 패턴으로 연결된다. 집적 회로 장치의 집적도가 증가함에 따라, 향상된 배선 성능(perfomance)을 얻기 위하여 구리 금속 배선 스킴(scheme)들이 개발되어 왔다.
구리 배선들은 종종 다마신(damascene) 및/또는 듀얼 다마신(dual damascene) 공정을 이용하여 형성되는데, 여기서 트렌치 및/또는 비아가 하나 또는 그 이상의 유전층 내에 형성되고, 구리로 충분히 채워지며 그 후 폴리싱(polishing)되어 이러한 트렌치 외부에 있는 여분의 구리가 제거된다. 통상적으로, 이러한 트렌치 내에 고융점 금속(refractory metal)을 포함하는 라이너를 형성하고 이와 같은 라이너 위에 구리 도금 씨드층(seed layer)을 형성하며, 그 후 상기 구리 도금 씨드층 위에 구리를 도금함으로써 구리 금속 배선이 집적 회로 기판 위의 트렌치 내에 형성된다. 비록 타이타늄(titanium) 및 텅스텐(tungsten)과 같은 다른 고융점 금속들 또한 사용될 수 있으나, 상기 고융점 금속은 탄탈륨(tantalum)으로 사용될 수 있다.
통상적으로, 상기 라이너는 탄탈륨 질화물(tantalum nitrite)층과 같은 금속 질화물층과 이러한 금속 질화물층 위에 있는 탄탈륨층과 같은 고융점 금속층을 포함한다. 이러한 라이너 및 상기 구리 도금 씨드층은 물리적 기상 증착(physical vapor deposition) 및/또는 화학적 기상 증착(chemical vapor deposition) 방법을 이용하여 제조될 수 있다.
당해 분야에서 통상의 지식을 가진 자에게 자명하듯이, 기상 증착이란 기체 상태에 있는 물질들이 응축(condensation)과정을 통해 응축되고, 화학적 반응 및/또는 전환(converision)이 이루어져 고체 물질을 형성하게 되는 과정을 말한다. 기상 증착 공정은 물리적 기상 증착 및 화학적 기상 증착으로 분류될 수 있다.
물리적 기상 증착에 있어서는, 박막 물질을 물리적 방법에 의해 기체로 전환시키고, 이러한 기체를 압력이 낮은 영역을 거쳐 상기 박막 물질이 있는 소스로부터 기판이 있는 쪽으로 이송하며, 이러한 기체가 상기 기판 위에서 응축되게 하여 박막이 형성되도록 함으로써, 박막이 이러한 기판 위에 증착된다. 스퍼터링(sputtering)은 집적 회로 제조에 있어서 널리 사용되는 물리적 기상 증착 방법이다. 스퍼터링의 경우, 원자들이 고에너지 입자와의 충돌 결과로 물질의 표면으로부터 떨어져 나오게된다. 타겟(target) 물질로부터 떨어져 나오는 이러한 원자 및 분자들이 기판 위에 박막으로 응축된다.
한편, 화학적 기상 증착은 원하는 성분을 포함하는 기체 상태의 화학 반응 물질을 반응시켜 기판 위에 고체 막을 형성하는 것을 말한다. 반응 챔버(chamber)가 이러한 공정에 사용되는데, 여기에 반응성 기체가 도입되어, 분해되며 상기 기판과 반응하여 막을 형성한다. 따라서, 화학적 기상 증착에 있어서는, 미리 정의된 (predefined) 반응성 기체와 희석용 비활성(inert) 기체로된 혼합 가스가 특정한 속도의 유량으로 반응 챔버 내로 도입된다. 상기 가스들은 위의 기판 위로 이동하고, 반응물이 상기 기판의 표면에 흡착된다. 이러한 반응물은 상기 기판과 화학 반응을 함으로써 이러한 막을 형성하게 된다. 원자층 증착(atomic layer deposition)은 원자 또는 분자층이 하나씩 증착되어지는 화학 기상 증착의 한 형태이다.
탄탈륨 및/또는 탄탈륨 질화물로 된 라이너를 형성하는데 있어서, 이와 같은 물질들은 공정 과정에서 다음과 같은 화학 반응에 따라 흡착된 물에 의해 산화될 수 있는 것으로 알려져 있다.
이러한 산화는 상기 라이너와 잇달아 형성되는 구리층 사이의 접착을 약하게 할 수 있는데, 이러한 현상은 예를 들어 Yatuda et al., Quantitative Control of Plasma-Surface Interactions for Highly Reliable Interconnects, Proceedings of the IEEE 2004 International Interconnect Technology Conference, June7-9, pp90-92에서 언급된 바와 같이 보이드(void)를 형성시켜 배선의 신뢰도를 떨어뜨릴 수 있다. 이러한 보이드는 배선 내에 전기적 이동(electromigration) 문제를 일으킬 수 있다.
또한 다음에 나타난 바와 같이, 충분한 수소 분압(PH2, partial pressure)은 탄탈륨(Ta)/탄탈륨질화물(TaN)과 물 사이의 반응을 줄여주거나 억제할 수 있다는 것도 알려져 있다.
따라서, 후속 유전층을 증착하기 이전에 도금된 구리층을 수소 플라즈마에 노출시키는 처리를 함으로써 구리 금속 배선 시스템 위에 수소-함유(containing) 플라즈마 처리 공정을 수행하는 것이 알려져 있다. 이러한 수소 전처리(pretreatment)는 상기 집적 회로 기판 위에 화학적 기계적 폴리싱(chemical mechanical polishing)을 수행하여 도금된 구리, 구리 씨드층 및/또는 상기 트렌치 외부의 라이너층을 제거한 이후에, 그러나 상기 구리가 채워진 트렌치 위의 후속 유전층을 형성하기 이전에 350℃에서 수행될 수 있다.
상기 트렌치 내의 구리층에 대한 이러한 수소 전처리는 5배 내지 10배 이상의 전기적 이동 수명(electromigration lifetime)의 향상을 가져올 수 있는 것으로 밝혀졌다. 그러나, 이러한 전기적 이동 수명의 증가는 원하지 않은 구리 금속 배선의 누설 전류(leakage current) 및/또는 라인(line) 저항의 증가를 수반할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 집적 회로 기판 위의 트렌치 내에 구리 금속 배선을 형성하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 집적 회로 기판 위의 트렌치 내에 구리 금속 배선을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따라, 물리 기상 증착 방법을 이용하여 트렌치 내에 고융점 금속을 포함하는 라이너를 형성하고, 물리적 기상 증착 방법을 이용하여 상기 라이너 위에 구리 도금 씨드층을 형성하며 상기 구리 도금 씨드층 위에 구리를 도금함으로써 집적 회로 기판 위의 트렌치 내에 구리 금속 배선을 형성할 수 있다. 상기 구리 도금 씨드층 위에 구리를 도금하기 이전에 상기 라이너 및/또는 상기 구리 도금 씨드층이 수소로 충진(stuffed)된다. 본 발명의 일부 실시예에 따라, 상기 라이너 및/또는 구리 도금 씨드층을 수소를 포함하는 플라즈마에 노출시킴으로써 상기 라이너 및/또는 구리 도금 씨드층이 수소로 충진된다.
본 발명의 다양한 실시예에 따라, 상기 라이너 및/또는 씨드층 형성 공정 중에 일 회 또는 수 회에 걸쳐 구리 씨드층 위에 구리를 도금하기 전에 수소-함유 플라즈마 처리가 수행될 수 있다. 예를 들어, 일 실시예에서, 이러한 라이너는 고융점 금속 질화물층 및 이러한 고융점 금속 질화물층 위의 고융점 금속층을 포함하는 데, 두 층 모두 물리적 기상 증착 방법으로 형성되고, 상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층은 수소-함유 플라즈마에 노출된다. 이러한 고융점 금속 질화물층 및/또는 고융점 금속층은 물리적 기상 증착 과정 및/또는 그 후에 수소-함유 플라즈마에 노출될 수 있다. 다른 실시예에서, 상기 구리 도금 씨드층은 물리적 기상 증착 과정 및/또는 그 후에 수소-함유 플라즈마에 노출될 수 있다.
일 실시예에서, 이러한 구리 도금 씨드층 위에 구리를 전기 도금하기 전에 일 회(single)의 수소-함유 플라즈마 처리가 수행될 수 있다. 수소는 상대적으로 모빌리티(mobility)가 크므로 일 회의 수소 플라즈마 처리만으로도 충분할 수 있으며, 따라서 이러한 수소는 상기 라이너를 통하여 확산이 가능하다. 그러나, 다른 실시예에서, 상기 공정을 거치면서 위에서 언급한 2회 또는 그 이상의 회수로, 복수(multiple)의 플라즈마 처리가 수행될 수 있다.
본 발명의 다양한 실시예에 따라 집적 회로 기판에 대한 구리 금속 배선 구조는 라이너를 포함하는데, 이 라이너는 트렌치 저면 및 측벽 위에 고융점 금속 및 수소를 포함하며 트렌치 저면 위 보다 트렌치 측벽 위에서 더 얇다. 또한 이러한 확산(diffusion) 라이너 위의 구리 도금 씨드층도 수소를 포함하며 역시 트렌치 저면 위 보다 트렌치 측벽 위에서 더 얇다. 구리층이 이러한 트렌치 내의 구리 도금 씨드층 위에 제공된다. 일 실시예에서, 이러한 라이너 및 구리 도금 씨드층에는 탄소가 존재하지 않는다. 더욱이, 중간 구조에서는 이러한 라이너 및 구리 도금 씨드층 역시 상기 트렌치 외부의 기판 표면 위로 연장되며 이러한 라이너 및 구리 도금 씨드층은 트렌치 측벽 위 보다 트렌치 외부 표면 위에서 더 두껍다.
본 발명은 아래 도면을 참조하여 이하에서 보다 상세히 설명될 것이며 이러한 도면에는 본 발명의 실시예들이 나타나 있다. 그러나 본 발명은 다양한 형태를 포함하며 이하에서 개시되는 실시예들에 한정되는 것은 아니다. 오히려 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면들에 있어서 층이나 영역들의 두께 및 상대적인 두께는 명확성을 위해 과장되어져 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
하나의 구성요소 또는 층이 다른 구성요소 또는 층 "위", "에 연결된(connected to)" 및/또는 "와 커플된(coupled to)"이라고 언급되어질 때는 상기 구성요소 또는 층이 직접적으로 상기 다른 구성요소 또는 층에 대해 위에 있거나, 연결되거나 또는 커플될 수 있으며 또한 다른 개입하는 구성요소나 층이 존재할 수 있다는 의미이다. 한편 하나의 구성요소가 다른 구성요소나 층에 대해 "직접적으로위에", "직접적으로 연결된" 및/또는 "직접적으로 커플된"이라고 언급되어 질 때는 다른 개입하는 구성요소나 층이 존재하지 않는다. 여기서 사용되듯이 "및/또는"은 하나 또는 그 이상의 연관된 용어(iterms)의 일 조합 및 모든 조합을 포함할 수 있다.
비록 일차(first), 이차(second), 삼차(third),등의 용어는 여기서 다양한 구성요소, 성분, 영역, 층 및/또는 면을 언급하기 위해 사용되지만, 이러한 구성요소, 성분, 영역, 층 및/또는 면은 이와 같은 용어로 한정되어지는 것은 아니다. 이러한 용어는 하나의 구성요소, 성분, 영역, 층 및/또는 면을 다른 구성요소, 성분, 영역, 층 및/또는 면과 구별하기 위해 사용될 수 있다. 예를 들면, 아래에서 논의될 일차 구성요소, 성분, 영역, 층 및/또는 면은 본 발명의 내용과는 상관없이 이차 구성요소, 성분, 영역, 층 및/또는 면으로 지칭될 수 있다.
"밑(beneath)", "아래(below)", "하부(lower)", "위(above)", "상부(upper)"및 이와 유사한 표현들과 같은 공간 관련 용어(spatially relative terms)들은 도면에 도시된 바와 같이, 하나의 구성요소 및/또는, 다른 구성요소(들) 및/또는 구조(feature)(들)와의 상관 관계를 쉽게 설명하기 위하여 여기서 사용될 수 있다. 공간과 관련된 용어들은 도면에 묘사된 배향(orientation) 뿐 아니라, 사용 또는 동작 중인 장치의 다른 배향들을 포함하는 의미이다. 예를 들어, 도면에 있는 장치의 위 아래가 바뀌면 다른 구성요소 또는 구조의 "아래" 및/또는 "밑"에 있는 것으로 언급된 구성요소들은 상기 다른 구성요소 또는 구조의 "위"에 배향하게 된다. 이와 같이 "아래"라는 예시적인 용어는 위 및 아래의 배향 모두를 포함할 수 있다. 이러한 장치는 상기한 것과는 다르게 배향(90도 회전되거나 다른 배향으로) 될 수 있으며 여기서 쓰여진 공간 관련 표현들이 이에 따라 일치하는 의미로 사용되었다.
여기서 사용되는 용어들은 단지 특정한 실시예를 설명하기 위한 목적으로 사용되어 졌으며 본 발명을 제한하려는 의도로 사용된 것은 아니다. 여기서 사용되듯이, 단수 표현 "하나(a, an)" 및 "상기(the)"는 문맥상 분명히 다른 경우를 지칭하지 않는다면 복수 형태 또한 포함하는 의미로 사용되어 진다. 여기에 더하여 "포함한다(comprises, comprising, includes, 및/또는 including)"라는 용어가 본 명세서에서 사용되는 경우는 언급된 구조, 숫자, 단계, 동작, 구성요소, 및/또는 성분 들이 존재하는 것을 말한다. 그러나 하나 또는 그 이상의 다른 구조, 숫자, 단계, 동작, 구성요소, 성분 및/또는 그룹의 존재 또는 추가를 배제하는 것은 아니다.
본 발명의 실시예들이 단면도를 참조하여 설명되어질 것이며 이러한 도면은 완전한 실시예(및 중간 구조)를 도식화한 것이다. 그와 같이 예를 들어, 제조 기술 및/또는 허용 오차로 인해 상기 도면의 형태가 변화될 수 있다. 본 발명의 실시예는 명백히 정의되어진 경우가 아니라면 여기서 나타난 특정한 영역의 모양에 한정하여 해석되어져서는 안되며 예를 들어, 제조 되어진 형태에 있어서 여러가지 변화된 형태를 포함하는 것으로 해석되어져야 한다. 예를 들어, 트렌치는 통상 둥근 또는 굽은 코너를 갖는다. 따라서 도면에서 나타난 영역들은 사실상 도식적인 것이며 그 형태들은 장치의 실제 모양을 나타내기 위한 것은 아니고 여기서 명백히 정의된 것이 아니면 본 발명의 사상을 제한하려고 하는 의미도 아니다.
다르게 정의된 바가 없으면 여기서 사용되는 모든 용어(기술 및 과학용어를 포함하여)들은 본 발명이 속하는 분야에서 통상적인 지식을 가진가가 보통 이해하는 것과 같은 의미를 갖는다. 일반적인 사전에서 정의되는 용어들과 같이, 용어들은 해당 기술 및 본 발명의 문맥 속에서 갖는 의미와 일치하는 것으로 해석되어져야 하고 여기서 명백히 정의되지 않는한 상식을 넘어서 해석되어져서는 안된다.
본 발명의 일 실시예는 수소 플라즈마 처리가 고융점 금속 라이너 위 및/또는 구리 도금 씨드층 위에서 수행될 수 있고, 이를 통해 상기 구리 씨드층 위에 구리를 도금하기 이전에 이 같은 라이너 및/또는 구리 도금 씨드층을 수소로 충진하려는 착상에서부터 비롯된다. 상기 구리층을 전기 도금하기 이전에 수소 플라즈마 처리를 수행함으로써 이러한 라이너 및/또는 씨드층은 수소로 충진될 수 있으며, 이를 통해 전기적 이동을 줄이거나 방지할 수 있고, 또한 구리 배선의 저항 및/또는 누설 전류를 낮게 유지할 수 있다.
도 1을 참조하면, 집적 회로 기판(10)이 단면도(100)에 나타나 있다. 이러한 집적 회로 기판(10)은 단일 원소로 이루어진 반도체, 화합물로 이루어진 반도체 및/또는 하나 또는 그 이상의 반도체, 절연체 및/또는 전도층을 그 위에 포함하는 비반도체(non-semiconductor) 기판일 수 있다. 이러한 집적 회로 기판(10)은 또한 그 위에 층(20)을 포함하는데, 이는 유전층 및/또는 절연 코팅막을 갖는 전도층일 수 있으며 그 안에 트렌치(22)를 정의한다. 상기 트렌치는 트렌치 저면(22f) 및 트렌치 측벽(22s)을 포함한다. 또한 트렌치(22)는 트렌치의 외부에 있는 외부 표면(22o)을 정의한다. 층(20) 및 트렌치(22)를 포함하는 집적 회로 기판(10)의 설계와 제조는 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 또한, 상기 트렌치(22)는 하부 비아와 연결(combined)될 수 있는데 이는 하부의 전도층과 배선이 이루어지도록 하며, 또한 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있는 다마신 공정을 이용하여 금속으로 채워질 수 있다. 트렌치 및 하부 비아를 금속으로 채우기 위한 듀얼 다마신 공정을 포함하여 트렌치를 금속으로 채우기 위한 다마신 공정은 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다.
도 1의 설명으로 돌아가, 단면(110)에서, 물리적 기상 증착 방법을 이용하여 탄탈륨 질화물층과 같은 고융점 금속 질화물층(30)을 형성함으로써 라이너가 상기 트렌치(22) 내에 형성된다. 물리적 기상 증착을 통해 고융점 금속 질화물층(30)을 제조하는 방법은 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 또한 물리적 기상 증착을 통해 고융점 금속 질화물층(30)을 제조하는 경우, 단면(110)에서 나타난 수평 표면 위의 고융점 금속 질화물층(30)은 단면(110)에서 나타난 수직 표면 위의 고융점 금속 질화물층 부분 보다 두꺼울 수 있다. 따라서 트렌치의 저면(22f) 및 외부 표면(22o) 위의 고융점 금속층(30)은 측벽(22s) 위의 고융점 금속 질화물층(30) 부분 보다 두껍다. 예를 들면, 일 실시예에서, 외부 표면(22o) 위의 고융점 금속 질화물층(30)은 약 100Å 정도의 두께일 수 있고, 트렌치 저면(22f) 위의 금속 질화물층(30)은 약 50Å 정도의 두께일 수 있으며, 측벽(22s) 위의 고융점 금속 질화물층(30)은 약 10Å에서 약 20Å 정도의 두께일 수 있다. 더욱이 탄소를 포함하는 전구체(precursor)를 사용하여 화학적 기상 증착 및 원자층 증착이 통상적으로 수행되는 반면, 물리적 기상 증착은 매우 높은 진공 상태(예를 들어, 10-9 torr 이하)에서 순도 높은 기체(순도 99.9999% 이상인 아르곤 및/또는 질소)를 사용하여 수행될 수 있으므로 고융점 금속 질화물층(30)에는 탄소가 존재하지 않을 수 있다. 일 실시예에서, 약 수 ppm(parts per million) 수준 이하의 탄소가 고융점 금속 질화물층(30) 내에 제공될 수 있다.
도 1에 나타난 바와 같이, 본 발명의 일 실시예에서, 고융점 금속 질화물층 (30)의 물리적 기상 증착 과정 동안에 수소-함유 플라즈마 처리(112)가 수행된다. 다른 실시예에서, 고융점 금속 질화물층(30)의 물리적 기상 증착이 수행되는 전(entire) 시간 동안, 수소 플라즈마 처리(112)가 수행될 수 있다. 본 발명의 일 실시예에서, 수소 가스를 물리적 기상 증착(스퍼터링과 같은) 챔버의 내부 공간으로 도입함으로써 수소 플라즈마 처리가 수행될 수 있다. 챔버 내부 상태는 고융점 금속 질화물 스퍼터링에 이용되는 타겟으로부터 플라즈마를 형성함과 아울러 수소 플라즈마를 형성할 수 있다.
도 1을 참조하면, 화살표(115)가 지시하는 바 대로, 고융점 금속 질화물층(30)의 물리적 기상 증착 후에, 그러나 고융점 금속층(40)의 물리적 증착 이전에, 전술한 수소 플라즈마 처리(112) 대신 또는 이와 더불어, 수소 플라즈마 처리(117)가 수행될 수 있다. 이러한 수소 플라즈마 처리(117)는 별도의 챔버 내에서 수행되거나 또는 고융점 금속 질화물층(30)을 형성하는데 사용되었던 스퍼터링 타겟을 덮거나 제거함으로써 수행될 수 있다.
도 1의 설명으로 돌아와, 단면(120)에서, 물리적 기상 증착 방법을 이용하여 하부의 고융점 금속 질화물층(30) 위에 탄탈륨층과 같은 고융점 금속층(40)을 형성함으로써, 라이너 형성이 계속된다. 물리적 기상 증착 방법을 이용하여 고융점 금속층(40)을 제조하는 것은 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 또한 물리적 기상 증착을 통해 고융점 금속층(40)을 제조하는 경우, 단면(120)에서 나타난 수평 표면 위의 고융점 금속층(40)은 단면(120)에서 나타난 수직 표면 위의 고융점 금속층 부분 보다 두꺼울 수 있다. 따라서 트렌치의 저면(22f) 및 외부 표면(22o) 위의 고융점 금속층(40) 부분은 측벽(22s) 위의 고융점 금속층(40) 부분 보다 두껍다. 예를 들면, 일 실시예에서, 외부 표면(22o) 위의 고융점 금속층(40)은 약 100Å 정도의 두께일 수 있고, 트렌치 저면(22f) 위의 금속층(40)은 약 50Å 정도의 두께일 수 있으며, 측벽(22s) 위의 고융점 금속층(40)은 약 10Å 에서 20Å 정도의 두께일 수 있다. 더욱이 탄소를 포함하는 전구체를 사용하여 화학적 기상 증착 및 원자층 증착이 통상적으로 수행되는 반면, 물리적 기상 증착은 매우 높은 진공 상태(예를 들어, 10-9 torr 이하)에서 순도 높은 기체(순도 99.9999% 이상인 아르곤 및/또는 질소)를 사용하여 수행될 수 있으므로 고융점 금속층(40)에는 탄소가 존재하지 않을 수 있다. 일 실시예에서, 약 수 ppm(parts per million) 수준 이하의 탄소가 고융점 금속층(40) 내에 제공될 수 있다.
도 1에 나타난 바와 같이, 본 발명의 일 실시예에서, 고융점 금속층(40)의 물리적 기상 증착 과정 동안에 수소-함유 플라즈마 처리(122)가 수행된다. 다른 실시예에서, 고융점 금속층(40)의 물리적 기상 증착이 수행되는 전(entire) 시간 동안, 수소 플라즈마 처리(122)가 수행될 수 있다. 본 발명의 일 실시예에서, 수소 가스를 물리적 기상 증착(스퍼터링과 같은) 챔버의 내부 공간으로 도입함으로써 수소 플라즈마 처리가 수행될 수 있다. 챔버 내부 상태는 고융점 금속 질화물 스퍼터링에 이용되는 타겟으로부터 플라즈마를 형성함과 아울러 수소 플라즈마를 형성할 수 있다.
도 1을 참조하면, 화살표(125)가 지시하는 바 대로, 고융점 금속층(40)의 물리적 기상 증착 후 및 구리 도금 씨드층(50)의 물리적 증착 이전에, 일찍이 위에서 설명한 수소 플라즈마 처리 대신 또는 이와 더불어, 수소 플라즈마 처리(127)가 수행 될 수 있다. 이러한 수소 플라즈마 처리(127)는 별도의 챔버 또는 고융점 금속층(40)을 형성하는데 사용되었던 스퍼터링 타겟 물질을 덮거나 제거하여 수행 될 수 있다.
도 1의 단면(130)을 참조하면, 물리적 기상 증착 방법을 이용하여 구리 도금 씨드층(50)이 고융점 금속층(40) 위에 형성된다. 물리적 기상 증착 방법을 이용하는 구리 도금 씨드층(50)의 제조는 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 더욱이 물리적 기상 증착 방법을 이용하여 구리 도금 씨드층(50)을 제조하는 경우에는, 단면(130)에 나타난 수평 표면 위의 구리 도금 씨드층(50)이 단면(130)에 나타난 수직 표면 위의 구리 도금 씨드층 부분 보다 두꺼울 수 있다. 따라서 트렌치 저면(22f) 위 및 외부 표면(22o) 위의 구리 도금 씨드층(50) 부분은 측벽(22s) 위의 구리 도금 씨드층(50) 부분 보다 두껍다. 예를 들면, 일 실시예에서, 외부 표면(22o) 위의 고융점 구리 도금 씨드층(50)은 약 100Å 정도의 두께일 수 있고, 트렌치 저면(22f) 위의 구리 도금 씨드층(50)은 약 50Å 정도의 두께일 수 있으며, 측벽(22s) 위의 구리 도금 씨드층(50)은 약 10Å 에서 20Å 정도의 두께일 수 있다. 더욱이 탄소를 포함하는 전구체를 사용하여 화학적 기상 증착 및 원자층 증착이 통상적으로 수행되는 반면, 물리적 기상 증착은 매우 높은 진공 상태(예를 들어, 10-9 torr 이하)에서 순도 높은 기체(순도 99.9999% 이상인 아르곤 및/또는 질소)를 사용하여 수행될 수 있으므로 고융점 구리 도금 씨드층(50)은 탄소가 존재하지 않을 수 있다. 예를 들면, 약 수 ppm(parts per million) 수준 이하의 탄소가 구리 도금 씨드층(50) 내에 제공될 수 있다.
도 1에 나타난 바와 같이, 본 발명의 일 실시예에서, 구리 도금 씨드층(50)의 물리적 기상 증착 과정 동안 수소-함유 플라즈마 처리(132)가 수행될 수 있다. 일 실시예에서 구리 도금 씨드층(50)의 물리적 기상 증착이 수행되는 전(entire) 시간 동안, 수소 플라즈마 처리가 수행될 수 있다. 본 발명의 일 실시예에 따라, 수소 가스를 물리적 기상 증착(스퍼터링과 같은) 챔버의 내부 공간으로 도입함으로써 수소 플라즈마 처리가 수행될 수 있다. 챔버 내부 상태는 고융점 구리 도금 씨드 스퍼터링에 이용되는 타겟으로부터 플라즈마를 형성함과 아울러 수소 플라즈마를 형성할 수 있다.
도 1을 참조하면, 화살표(135)가 지시하는 바 대로, 구리 도금 씨드층(50)의 물리적 기상 증착 후 및 구리층(60)의 도금 이전에, 전술한 수소 플라즈마 처리 대신 또는 이와 더불어, 수소 플라즈마 처리(137)가 수행 될 수 있다. 이러한 수소 플라즈마 처리(137)는 별도의 챔버 내에서 수행되거나 또는 구리 도금 씨드층(50)을 형성하는데 사용되었던 스퍼터링 타겟 물질을 덮거나 제거함으로써 수행될 수 있다.
도 1의 설명으로 돌아와, 단면(140)에서 구리층(60)이 구리 도금 씨드층(50) 위에 도금된다. 구리 도금 씨드층(50) 위에 구리층(60)을 도금하는 것은 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 일 실시예에서, 구리층(60)은 트렌치(22) 외부에서 약 5000Å 에서 약 15000Å의 두께를 가질 수 있다.
마지막으로, 도 1의 단면(150)을 참조하면, 화학적 기계적 폴리싱 및/또는 다른 기술들을 사용하여 트렌치(22) 외부의 구리층(60), 구리 도금 씨드층(50), 고융점 금속층(40) 및 고융점 질화물층(30)을 제거할 수 있으며, 트렌치(22) 내에 고융점 금속 질화물층(30'), 고융점 금속층(40'), 구리 도금 씨드층(50') 및 구리층(60')을 형성하게 된다. 화학적 기계적 폴리싱 및/또는 다른 기술들을 사용하는 것은 당해 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 여기서는 더 이상 언급하지 않기로 한다. 트렌치(22) 내의 고융점 금속 질화물층(30') 및 고융점 금속(40')은 라이너라고 불리거나 확산 베리어 라이너(diffusion barrier liner)라고 불리워 질 수 있다.
본 발명의 다양한 실시예들에 관한 추가적인 논의가 제공될 것이다. 일 실시예에서, 수소가 고융점 금속 질화물층(30), 고융점 금속층(40) 및/또는 구리 도금 씨드층(50)의 그레인 경계(grain boundary)를 따라 용이하게 확산될 수 있으므로, 구리층(60)의 형성 이전에 이와 같은 층들 중 어느 하나에 수소가 도입되는 한, 상기 층들을 수소로 충진하기 위해, 단지 도 1의 수소 플라즈마 처리 단계 112, 117, 122, 127, 132 또는 137 중 어느 하나가 수행될 필요가 있다. 그러나 본 발명의 다 른 실시예에서, 수소 플라즈마 처리 단계 112, 117, 122, 127, 132 및 137의 다양한 조합 및 서브 조합이 사용될 수 있다.
본 발명의 일 실시예에 따르면, 라이너 (30'/40')의 그레인 경계 내부로 수소를 충진함으로써, 전기적 이동 신뢰도가 현저히 증가될 수 있는데, 이는 도금된 구리층(60')의 그레인 경계 내로 수소가 충진되면서 발생할 수 있는, 도금된 구리층의 저항을 크게 열화(degrading)시키지 않으며, 또한 구리층을 화학적 기계적 폴리싱 한 이후에 수소 플라즈마가 사용되는 경우, 유전층의 손상으로 인한 누설 전류를 크게 증가시키지 않는다.
또한, 라이너는 도 1에 도시된 두 층 30' 및 40' 보다 많거나 또는 적은 층을 포함할 수 있다는 것은 당해 기술 분야에서 통상의 지식을 가진 자에게 이해되어질 것이다. 예를 들어, 이러한 라이너는 탄탈륨 질화물 및 탄탈륨으로 된 별개의 층들을 포함할 수 있으며, 이들 중 어느 하나의 층을 제조하는 단계, 그 단계 사이 및/또는 후에 수소 충진이 수행될 수 있다. 어떠한 동작 이론에 얽매임 없더라도, 본 발명의 예시적인 실시예에 따라 구리 도금 씨드층(50) 위에 구리(60)를 도금하기 이전에 수소 플라즈마의 사용은, 라이너 40/50 및/또는 구리 도금 씨드층(60) 내부로 수소를 충진할 수 있으며, 또한 수소의 부분 압력을 제공할 수 있는데, 이것은 탄탈륨 및/또는 탄탈륨 질화물 및 물 사이의 반응을 줄이거나 억제할 수 있다.
본 발명의 다양한 실시예에 따라 물리적 기상 증착 방법을 이용하여 형성된 수소 충진층은 화학적 기상 증착 방법을 이용하여 형성된 수소 충진층과는 구조적 으로 구별될 수 있다. 예를 들어, 원자층 증착을 포함하는 화학적 기상 증착 방법은 일반적으로 트렌치 저면 위, 트렌치 측벽 위 및 트렌치 외부 위에 균일한 두께의 층을 형성하는 반면, 스퍼터링과 같은 물리적 기상 증착 방법은 일반적으로 트렌치 저면 또는 트렌치 외부 위 보다 트렌치 측벽 위에 더 얇은 층을 형성한다. 더욱이 물리적 기상 증착에 의해 제조된 구조는 현저히 탄소가 존재하지 않는 반면 화학적 기상 증착에 의해 제조된 구조는 탄소를 포함할 수 있다.
따라서 본 발명의 실시예들은, 구리 금속 배선의 저항 및/또는 누설 전류의 과도한 증가 없이 구리 배선 내에 보이드가 생기는 것을 줄이거나 제거할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 또한 비록 특정한 용어가 사용되더라도, 이는 단지 포괄적(generic)이고 기술적(descriptive)으로 사용된 것이며, 이하에서 주장하는 청구항인, 본 발명의 사상을 제한하려는 목적에서 사용된 것이 아니다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 구리 금속 배선을 형성하는 방법에 따르면 구리 금속 배선의 저항 또는 누설 전류의 과도한 증가 없이 구리 배선 내에 보이드가 생기는 것을 줄이거나 제거할 수 있다.
Claims (20)
- 물리적 기상 증착 방법을 이용하여 트렌치 내에 고융점 금속을 포함하는 라이너를 형성하되, 상기 물리적 기상 증착 방법을 이용하여 상기 트렌치 내에 고융점 금속 질화물층 및 상기 고융점 금속 질화물층 위의 고융점 금속층을 포함하는 라이너를 형성하는 것을 포함하고,물리적 기상 증착 방법을 이용하여 상기 라이너 위에 구리 도금 씨드층을 형성하며,상기 구리 도금 씨드층 위에 구리를 도금하는 것을 포함하되,상기 구리 도금 씨드층 위에 구리를 도금하는 것 이전에 상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소로 충진하는 집적 회로 기판 위의 트렌치 내에 구리 금속 배선을 형성하는 방법.
- 제1항에 있어서,상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소로 충진하는 것은,상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 삭제
- 제2항에 있어서,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 수소-함유 플라즈마에 노출시키는 것은,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 물리적 기상 증착 과정 동안 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제2항에 있어서,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 수소-함유 플라즈마에 노출시키는 것은,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 물리적 기상 증착 과정 후에 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제2항에 있어서,상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소로 충진하는 것은,상기 구리 도금 씨드층을 물리적 기상 증착 과정 동안 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제2항에 있어서,상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소로 충진하는 것은,상기 구리 도금 씨드층을 물리적 기상 증착 과정 후에 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제2항에 있어서,상기 고융점 금속 질화물층, 상기 고융점 금속층 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것은, 상기 구리 씨드층 위에 구리를 도금하는 것 이전에 반복적으로 수행되는 구리 금속 배선을 형성하는 방법.
- 제2항에 있어서,상기 고융점 금속 질화물층, 상기 고융점 금속층을 형성하는 것, 상기 구리 도금 씨드층을 형성하는 것 및 상기 구리를 도금하는 것은 상기 트렌치 내에서 뿐만 아니라 상기 트렌치 외부에서 모두 수행되고,상기 구리를 도금하는 것 이후에 상기 집적 회로 기판을 화학적-기계적 폴리싱하여 상기 트렌치 외부의 상기 도금된 구리, 상기 구리 씨드층 및 상기 고융점 금속 질화물층, 상기 고융점 금속층을 제거하는 구리 금속 배선을 형성하는 방법.
- 물리적 기상 증착 방법을 이용하여 트렌치 내에 고융점 금속을 포함하는 라이너를 형성하고,물리적 기상 증착 방법을 이용하여 상기 라이너 위에 구리 도금 씨드층을 형성하며,상기 구리 도금 씨드층 위에 구리를 도금하는 것을 포함하되,상기 구리 도금 씨드층 위에 구리를 도금하는 것 이전에 상기 라이너 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 집적회로 기판 위의 트렌치 내에 구리 금속 배선을 형성하는 방법.
- 제10항에 있어서,상기 물리적 기상 증착 방법을 이용하여 상기 트렌치 내에 고융점 금속을 포함하는 라이너를 형성하는 것은, 물리적 기상 증착 방법을 이용하여 상기 트렌치 내에 고융점 금속 질화물층 및 상기 고융점 금속 질화물층 위에 고융점 금속층을 포함하는 라이너를 형성하고,상기 라이너 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것은 상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제11항에 있어서,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 수소-함유 플라즈마에 노출시키는 것은,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 물리적 기상 증착 과정 동안 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제11항에 있어서,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 수소-함유 플라즈마에 노출시키는 것은,상기 고융점 금속 질화물층 및/또는 상기 고융점 금속층을 물리적 기상 증착 과정 후에 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제10항에 있어서,상기 라이너 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것은,상기 구리 도금 씨드층을 물리적 기상 증착 과정 동안 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제10항에 있어서,상기 라이너 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것은,상기 구리 도금 씨드층을 물리적 기상 증착 과정 후에 수소-함유 플라즈마에 노출시키는 것을 포함하는 구리 금속 배선을 형성하는 방법.
- 제10항에 있어서,상기 라이너 및/또는 상기 구리 도금 씨드층을 수소-함유 플라즈마에 노출시키는 것은, 상기 구리 씨드층 위에 구리를 전기 도금하는 것 이전에 반복적으로 수행되는 구리 금속 배선을 형성하는 방법.
- 표면 내에 트렌치를 포함하되 상기 트렌치는 측벽 및 저면을 구비하는 집적 회로 기판의 구리 배선 구조로서,상기 배선 시스템은 상기 트렌치 저면 위 및 상기 트렌치 측벽 위에 고융점 금속 및 수소를 포함하고, 상기 트렌치 측벽 위가 상기 트렌치 저면 위 보다 얇은 라이너, 상기 트렌치 저면 위의 상기 확산 라이너 위 및 상기 트렌치 측벽 위에 수소를 포함하고, 상기 트렌치 측벽 위가 상기 트렌치 저면 위 보다 얇은 구리 도금 씨드층 및 상기 트렌치 내 상기 구리 도금 씨드층 위의 구리층을 포함하는 구리 금속 배선 구조.
- 제17항에 있어서,상기 라이너 및 상기 구리 도금 씨드층에는 탄소가 존재하지 않는 구리 금속 배선 구조.
- 제17항에 있어서,상기 라이너는,상기 트렌치 저면 위 및 상기 트렌치 측벽 위에 수소를 포함하는 고융점 금속 질화물층; 및상기 고융점 금속 질화물층 위의 고융점 금속층을 포함하는 구리 금속 배선 구조.
- 제17항에 있어서,상기 라이너 및 상기 구리 도금 씨드층은 상기 트렌치 외부 표면 위로 연장되며,상기 라이너 및 상기 구리 도금 씨드층은 상기 트렌치 측벽 위 보다 상기 트렌치 외부 표면 위에 더 두껍게 형성된 구리 금속 배선 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/251,947 | 2005-10-17 | ||
| US11/251,947 US7387962B2 (en) | 2005-10-17 | 2005-10-17 | Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070042060A KR20070042060A (ko) | 2007-04-20 |
| KR100735519B1 true KR100735519B1 (ko) | 2007-07-04 |
Family
ID=37948670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060011167A KR100735519B1 (ko) | 2005-10-17 | 2006-02-06 | 구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7387962B2 (ko) |
| KR (1) | KR100735519B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8241701B2 (en) * | 2005-08-31 | 2012-08-14 | Lam Research Corporation | Processes and systems for engineering a barrier surface for copper deposition |
| KR100923192B1 (ko) * | 2004-03-16 | 2009-10-22 | 가부시키가이샤 아이에이치아이 | 반도체 장치의 제조 방법 |
| US8764961B2 (en) * | 2008-01-15 | 2014-07-01 | Applied Materials, Inc. | Cu surface plasma treatment to improve gapfill window |
| US20120086101A1 (en) * | 2010-10-06 | 2012-04-12 | International Business Machines Corporation | Integrated circuit and interconnect, and method of fabricating same |
| KR101780050B1 (ko) * | 2011-02-28 | 2017-09-20 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
| KR20180026995A (ko) * | 2016-09-05 | 2018-03-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10157785B2 (en) | 2017-05-01 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112889A (ko) * | 2000-06-15 | 2001-12-22 | 박종섭 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR20020048267A (ko) * | 2000-12-18 | 2002-06-22 | 박종섭 | 반도체 소자의 금속 배선 형성 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555183B2 (en) | 1999-06-11 | 2003-04-29 | Applied Materials, Inc. | Plasma treatment of a titanium nitride film formed by chemical vapor deposition |
| KR100316721B1 (ko) | 2000-01-29 | 2001-12-12 | 윤종용 | 실리사이드막을 구비한 반도체소자의 제조방법 |
| KR100404941B1 (ko) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100612543B1 (ko) | 2000-06-26 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속배선 형성 방법 |
| KR100671610B1 (ko) * | 2000-10-26 | 2007-01-18 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US6455422B1 (en) * | 2000-11-02 | 2002-09-24 | Advanced Micro Devices, Inc. | Densification process hillock suppression method in integrated circuits |
| KR100358050B1 (ko) | 2000-12-29 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| US6554914B1 (en) * | 2001-02-02 | 2003-04-29 | Novellus Systems, Inc. | Passivation of copper in dual damascene metalization |
| KR100505676B1 (ko) * | 2003-03-10 | 2005-08-03 | 삼성전자주식회사 | Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법 |
| US6955986B2 (en) * | 2003-03-27 | 2005-10-18 | Asm International N.V. | Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits |
| KR20050002525A (ko) | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 확산방지막 제조방법 |
| US6958291B2 (en) * | 2003-09-04 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite barrier layers and method for fabricating the same |
-
2005
- 2005-10-17 US US11/251,947 patent/US7387962B2/en active Active
-
2006
- 2006-02-06 KR KR1020060011167A patent/KR100735519B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112889A (ko) * | 2000-06-15 | 2001-12-22 | 박종섭 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR20020048267A (ko) * | 2000-12-18 | 2002-06-22 | 박종섭 | 반도체 소자의 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070087567A1 (en) | 2007-04-19 |
| US7387962B2 (en) | 2008-06-17 |
| KR20070042060A (ko) | 2007-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735519B1 (ko) | 구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조 | |
| CN100477158C (zh) | 半导体器件的制造方法以及半导体器件 | |
| US7994055B2 (en) | Method of manufacturing semiconductor apparatus, and semiconductor apparatus | |
| JP5173098B2 (ja) | ダマシン・メタライゼーションのためのコンフォーマルライニング層 | |
| US7405143B2 (en) | Method for fabricating a seed layer | |
| KR101468241B1 (ko) | 상호접속 구조체 및 다마신 구조체의 제조 방법 | |
| US20020117399A1 (en) | Atomically thin highly resistive barrier layer in a copper via | |
| US7928006B2 (en) | Structure for a semiconductor device and a method of manufacturing the same | |
| US8058164B2 (en) | Methods of fabricating electronic devices using direct copper plating | |
| US8759975B2 (en) | Approach for reducing copper line resistivity | |
| KR20010083240A (ko) | 탄탈 산화물의 조밀화에 의한 탄탈 질화물의 화학 증착 | |
| US6893953B2 (en) | Fabrication process of a semiconductor device including a CVD process of a metal film | |
| US7846839B2 (en) | Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium | |
| KR20030059270A (ko) | 듀얼 다마신 메탈 배선화를 위한 최적화된 라이너 | |
| US7041582B2 (en) | Method of manufacturing semiconductor device | |
| KR100639458B1 (ko) | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 | |
| KR101089249B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006147895A (ja) | 半導体装置の製造方法 | |
| JP2006024667A (ja) | 半導体装置の製造方法 | |
| KR20050054117A (ko) | 반도체 소자의 구리 배선 제조 방법 | |
| KR19980044980A (ko) | 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 13 |