CN1599028A - 金属－绝缘体－金属电容器及互连结构 - Google Patents
金属－绝缘体－金属电容器及互连结构 Download PDFInfo
- Publication number
- CN1599028A CN1599028A CNA2004100849490A CN200410084949A CN1599028A CN 1599028 A CN1599028 A CN 1599028A CN A2004100849490 A CNA2004100849490 A CN A2004100849490A CN 200410084949 A CN200410084949 A CN 200410084949A CN 1599028 A CN1599028 A CN 1599028A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- hole
- groove
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 title claims description 152
- 239000002184 metal Substances 0.000 title claims description 152
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 18
- 208000005189 Embolism Diseases 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种使用金属镶嵌工艺制造MIM电容器和互连结构的方法。可以以相同的深度形成MIM电容器和第一互连结构。
Description
技术领域
本发明的实施例涉及使用金属镶嵌工艺制造包括电容器(例如，MIM电容器)和互连结构的半导体器件。
本申请要求2003年7月29日在韩国知识产权局申请的韩国专利申请NO.2003-52398的优先权，在此将其公开内容全部引入作为参考。
背景技术
随着某些应用中半导体器件的集成度增加，要求增加电容器的电容量以确保电容器安全工作。但是，由于多晶硅膜和介质膜之间的低介电常数膜，金属-绝缘体-半导体(MIS)电容器可能具有电容量小的缺点。因此，为了更安全工作，可以使用金属-绝缘体-金属(MIM)电容器。
MIM电容器通过接触栓塞(contact plug)可以连接到外围金属互连层或晶体管的漏极区(drain region)。可以围绕MIM电容器形成与金属互连层互连的互连结构。该互连结构可以是通过接触栓塞(例如，钨栓塞)在上部金属互连层和下部金属互连层之间互连的结构。
铜可以有利地用作用于增加半导体器件的速度的金属互连材料。由于铜互连具有比铝线更低的电阻和具有良好的电迁移性能，所以铜互连可以增加半导体器件的可靠性。但是，通常不能通过蚀刻工序形成铜互连图形。相反，因为铜是难以蚀刻的材料，所以可以通过金属镶嵌工艺形成铜互连图形。
在使用金属镶嵌工艺形成互连结构和MIM电容器时，由于互连结构和MIM电容器中的通孔的不同深度，在制造通孔的过程中可能遇到困难。例如，可以在形成接触MIM电容器的上电极的通孔之前形成接触MIM电容器的下电极的通孔。因此，由于不同的蚀刻深度，可能损伤通孔底下的金属电极。
图1A和1B是MIM电容器和互连结构的剖面图。在图1A和1B中，下金属互连层11和21用作MIM电容器10和20的下电极。MIM电容器10和20包括下金属互连层11和21、电容器介质膜12和22以及上电极13和23。MIM电容器10和20的上电极13和23通过接触栓塞15a，16a和25a连接到上金属互连层17和27。下金属互连层11和21用作MIM电容器10和20的下电极。下金属互连层11和21通过接触栓塞19a和29a连接到上金属互连层18和28。通过用金属材料填充在金属间(the inter-metal)绝缘层14和24中形成的通孔15b，16b，19b，25b和29b形成接触栓塞15a，16a，19a，25a和29a。
在图1A中，当蚀刻金属间绝缘层14以形成通孔19b时，因为在通孔19a之前形成通孔15b和16b，所以上电极13可能被损坏。因为通孔19b比通孔15b和16b深，所以在通孔15b和16b之前形成通孔19b。例如，当通过通孔15b和16b将上电极13和下电极11打开贯通(opened)时，通过接触栓塞15a和16a可能在上电极13和下电极11之间形成短路连接。如果上电极13和下电极11互连，那么MIM电容器不能正常地工作。
在图1B中所示的器件具有与图1A中所示的器件类似的结构。但是，连接到上电极23的接触栓塞25a与下电极21隔开。通过将接触栓塞25a与下电极21分开，即使穿过上电极23和电容器介质膜22形成将上互连层连接到上电极23的通孔，也可以避免在由形成接触栓塞的材料制成的上电极23和下电极21之间的短路连接。虽然如此，当蚀刻通孔29b时，因为通孔29b比通孔25b深，所以不能完全避免穿过通孔25b蚀刻损坏上电极23。
图2A和2B是包括MIM电容器和互连结构的器件的剖面图。在图2A和2B所示的器件中，除形成下金属互连层39c和49c之外，还形成MIM电容器的下电极31和41。下电极31和41分别通过接触栓塞36a和46a连接到上金属互连层38和48。
参考图2A和2B，在绝缘层5上形成MIM电容器30，40(包括下电极31和41，电容器介质层32和42以及上电极33和43)。MIM电容器30和40的上电极33和43通过接触栓塞35a和45a连接到上金属互连层37和47。与下电极31和41分开地形成的下金属互连层39c和49c通过接触栓塞39a和49a连接到上金属互连层38和48。
在图2A所示的器件中，通孔39b(用于将下金属互连层39c连接到上金属互连层38)比通孔35b和36b(用于将上电极33和下电极31分别连接到上金属互连层37和38)深。由于在通孔39b之前形成通孔35b和36b，因此当蚀刻通孔39b时，上电极33和下电极31可能被损坏。
在图2B中所示的器件具有与图2A中所示的器件类似的结构。但是，接触栓塞45a(用于连接MIM电容器40的上电级43)与下电极41隔开。通过使下电极41的端部与接触栓塞45a分开，即使穿过上电极43形成用于将上金属互连层47连接到上电极43的通孔45b，也可以避免上电极43和下电极41之间通过接触栓塞材料的连接。但是，当蚀刻通孔49b时，因为通孔49b比通孔45b和46b深，所以不能完全避免穿过通孔45b和46b蚀刻损坏上电极43和下电极41。
为了解决该问题，研究发现一种在金属间绝缘层中的MIM电容器中形成沟槽的方法，使得用于将MIM电容器连接到金属互连层的通孔可以具有相同的深度。例如，韩国特许公开专利公开号2000-53453公开了一种使用双金属镶嵌方法在具有与用于互连结构的开口相同深度的沟槽中形成MIM电容器的方法。当用于MIM电容器的互连结构和沟槽形成为相同的深度时，可以以相同深度形成用于连接MIM电容器的通孔和用于将互连结构连接到各个上金属互连层的通孔。此外，通过在沟槽中形成MIM电容器可以增加半导体器件的电容量。
但是，在该方法中(韩国特许公开专利公开号2000-53453)，在使用光致抗蚀剂掩模淀积金属形成互连结构的同时，由于一部分(用于形成MIM电容器的沟槽)被遮蔽，因此选择性的金属淀积几乎不可能。用于形成铜互连结构的电镀通常在基于硫酸(H2SO4)的溶液中进行。因此，光致抗蚀剂材料可能被硫酸溶液分解(degraded)。因此，用于掩蔽沟槽部分的光致抗蚀剂材料不能完成充分的掩蔽作用。因为电镀互连结构和电镀MIM电容器必须分开进行，所以该工艺可能必然被复杂化。由于大的高差(large step)，电镀之后铜层的平面化也可能是困难的。
发明内容
本发明的实施例涉及制造半导体器件方法，其中以相同的深度形成连接互连结构的通孔和连接MIM电容器的通孔。因此，在实施例中，可以增加MIM电容器的电容量以及可以增强互连结构和MIM电容器的可靠性。
根据本发明的实施例，一种制造半导体器件的方法，包括以下步骤：在一下金属互连层上形成一下金属间绝缘膜；在所述下金属间绝缘膜中形成用于一MIM电容器的一沟槽，暴露出所述下金属互连层；在一整个表面(包括用于MIM电容器的沟槽表面)上顺序地淀积一下阻挡金属层、一电容器介质膜和一上阻挡金属层之后，在所述上阻挡金属层上形成一第一导电膜；通过平面化所述第一导电膜在所述沟槽中形成一MIM电容器；在所述下金属间绝缘膜中形成用于金属互连的一通孔和用于金属互连的一沟槽，暴露出所述下金属互连层；形成一第二导电膜，填充用于金属互连的所述通孔和用于金属互连的所述沟槽；以及通过平面化所述第二导电膜形成具有等于所述MIM电容器的一深度的一第一互连结构。
在实施例中，该方法在形成第一互连结构之后还包括下列步骤：在所述MIM电容器和所述第一互连结构上形成一上金属间绝缘膜；以及以相同深度在所述上金属间绝缘膜中形成用于连接所述MIM电容器的一通孔和连接到所述第一互连结构的一通孔。在实施例中，该方法还包括形成所述第二导电膜以及在用于金属互连的所述通孔和用于金属互连的所述沟槽上形成一金属阻挡层。
一种根据本发明的实施例的制造半导体器件的方法，其中在所述下金属互连层上形成所述下金属间绝缘膜包括下列步骤：在所述下金属互连层上形成一第一蚀刻停止层(etch stopper)；在所述第一蚀刻停止层上形成一第一金属间绝缘膜；在所述第一金属间绝缘膜上形成一第二蚀刻停止层；在所述第二蚀刻停止层上形成一第二金属间绝缘膜；以及在所述第二金属间绝缘膜上形成一缓冲绝缘膜。所述蚀刻停止层可以由选自由SiC、SiN、SiCN以及SiCO构成的一组材料之中的一种材料形成。所述缓冲绝缘膜可以由选自由氟掺杂的硅玻璃(FSG)和不掺杂的硅玻璃(USG)构成的一组材料之中的一种材料形成。
在实施例中，该方法还包括在形成用于金属互连的通孔或形成用于金属互连的沟槽之前，在整个表面(包括平面化的第一导电膜表面)上形成蚀刻停止层。
可以按照掩模布局(the layout of a mask)上的网格图形形成用于形成MIM电容器的沟槽图形。在形成下金属间绝缘膜中的通孔之后，可以形成用于下金属间绝缘膜中的金属互连的沟槽。在形成用于下金属间绝缘膜中的金属互连的沟槽之后，可以形成用于下金属间绝缘膜中的金属互连的通孔。可以使用ALD和CVD之一沿用于形成MIM电容器的沟槽表面形成电容器介质膜。电容器介质膜可以由选自由SiO2膜、Si3N4膜、Ta2O5膜、TiO2膜以及A2O3膜构成的一组之中的一种膜形成。
在实施例中，下金属互连层、第一导电膜以及第二导电膜由铜形成。但是，下金属互连层、第一导电膜以及第二导电膜也可以包括选自由Al、Au、Ag、Ti、Ta、W以及这些金属的合金构成的一组材料之中的一种材料。阻挡金属层可以由选自由Ta层、TaN层、WN层以及具有Ta层/TaN层结构的层构成的一组之中的一个层形成。在实施例中，阻挡层阻挡导电膜扩散到金属间绝缘膜中。
根据本发明的实施例的制造半导体器件的方法包括下列步骤：在下金属互连层上形成下金属间绝缘膜；在下金属间绝缘膜中形成用于MIM电容器的沟槽和用于金属互连的通孔，以暴露出下金属互连层；用绝缘材料填充用于MIM电容器的沟槽和用于金属互连的通孔；从用于MIM电容器的沟槽有选择地除去绝缘材料；在包括用于MIM电容器的沟槽的整个表面上形成下金属阻挡层和电容器介质膜；在其中形成用于金属互连的通孔的部分中形成用于金属互连的沟槽，该沟槽连接到用于金属互连的通孔；除去在用于金属互连的通孔中剩下的绝缘材料；在包括电容器介质膜的整个表面上、在金属互连的通孔中以及在用于金属互连的沟槽中形成上金属阻挡层；在上金属阻挡层上形成导电膜，以填充用于金属互连的通孔、用于金属互连的沟槽和用于MIM电容器的沟槽；以及通过平面化导电膜形成具有相同深度的MIM电容器和第一互连结构。
在实施例中，一种方法，在形成MIM电容器和第一互连结构之后，还包括下列步骤：在MIM电容器和第一互连结构上形成上金属间绝缘膜；以及在上金属间绝缘膜中以相同深度形成用于连接至MIM电容器的通孔和用于连接至第一互连结构的通孔。
在本发明的实施例中，形成下金属间绝缘膜包括下列步骤：在下金属互连层上形成第一蚀刻停止层；在第一蚀刻停止层上形成第一金属间绝缘膜；在第一金属间绝缘膜上形成第二蚀刻停止层；在第二蚀刻停止层上形成第二金属间绝缘膜；以及在第二金属间绝缘膜上形成缓冲绝缘膜。
蚀刻停止层可以由选自由SiC、SiN、SiCN以及SiCO构成的一组之中的一种材料形成。缓冲绝缘膜可以由选自由FSG和USG构成的一组中之中的一种材料形成。可以按照掩模布局上的网格图形的形式形成用于形成MIM电容器的沟槽图形。填充用于MIM电容器的沟槽和用于金属互连的通孔的绝缘材料可以是SOG。可以使用ALD和CVD之一沿用于形成MIM电容器的沟槽表面形成电容器介质膜。电容器介质膜可以由选自由SiO2膜、Si3N4膜、Ta2O5膜、TiO2膜以及Al2O3膜构成的一组之中的一种膜形成。
在实施例中，下金属互连层和导电膜由铜形成。但是，在其他实施例中，下金属互连层和导电膜也可以由选自由Al、Au、Ag、Ti、Ta、W以及这些金属的合金构成的一组材料的一种材料形成。在实施例中，阻挡金属层可以由选自由Ta层、TaN层、WN层以及具有Ta层/TaN层结构的层构成的一组之中的一个层形成。在实施例中，阻挡层可以阻挡导电膜扩散到金属间绝缘膜中。
附图说明
图1A和1B是包括MIM电容器和互连结构的器件的剖面图。
图2A和2B是包括MIM电容器和互连结构的器件的剖面图。
图3是包括MIM电容器和互连结构的器件的剖面图。
图4是用来形成MIM电容器的掩模的布局。
图5至16是图示制造包含MIM电容器和互连结构的器件的方法的剖面图。
图17至29是图示制造包含MIM电容器和互连结构的器件的方法的剖面图。
具体实施方式
下面，参考附图更完全地描述本发明，附图中示出了本发明的范例性实施例。但是，本发明可以以多种不同的方式体现，不应该认为限于在此阐述的实施例。相反，提供这些实施例以便本公开是彻底的和完全的，并将本发明的原理完全传递给所属领域的技术人员。
图3是根据本发明的实施例制造的器件(例如，半导体器件)的剖面图。在绝缘膜50中的下金属互连层60上以相同的深度形成MIM电容器110a、110b、110c和110d以及互连结构120。器件100包括金属间绝缘层102、104、106以及108。金属间绝缘层102、104、106和108被蚀刻停止层101、103、105、和107隔开。MIM电容器110a包括下电极111a、电容器介质膜112a和上电极113a。下电极111a可以用作阻挡金属层。上电极113a可以用作阻挡金属层且被连接到下金属互连层60。互连结构120包括阻挡金属层121和导电膜124。互连结构120可以连接到下金属互连层60。其他MIM电容器110b，110c和110D也可以具有与MIM电容器110a相似的结构，但是具有不同的宽度。
MIM电容器110a，110b，110c和110d以及互连结构120可以形成为具有基本上相同的深度。通孔137和147(用于连接MIM电容器110a，110b，110c以及110d)和通孔157(用于将互连结构120连接到各个上金属层130，140以及150)形成为具有基本上相同的深度。由此，在实施例中，可以避免由用于互连结构的通孔和用于MIM电容器的通孔的深度差引起的问题(例如，损坏电极)。在MIM电容器110a，110b，110c以及110d上形成的互连结构130和140以及在互连结构120上形成的互连结构150形成为具有基本上相同的深度。
当在半导体器件100上形成MIM电容器和互连结构时，可以使用金属镶嵌方法。例如，在通过干法蚀刻金属间绝缘层102和104以及蚀刻停止层101和103形成MIM电容器和通孔之后，可以形成用于金属互连的沟槽。每个通孔和沟槽可以用金属阻挡层和导电层填充。在实施例中，可以使用双金属镶嵌方法形成互连结构120。
图4是可以用来形成图3所描绘的半导体器件的掩模布局。在掩模中形成相对大的掩模图形400(用于形成MIM电容器的沟槽)和相对小的网格图形的掩模图形500(用于形成多个MIM电容器的沟槽)。在实施例中，通过使用网格图形形成用于MIM电容器的沟槽图形，如图4所示，可以最大化电容量。
本发明的实施例涉及包括MIM电容器和互连结构的半导体器件的制造方法。铜可以用作互连材料，但是铝、金、银、钨(或这些金属的任意一种的合金)也可以用作互连材料。
图5至16是用于描述根据本发明的实施例的半导体器件的制造方法的剖面图。在实施例中，形成用于MIM电容器的沟槽、用于连接的通孔以及用于金属互连的沟槽。
参考图5，在半导体衬底(未示出)上形成的绝缘层50中形成下金属互连层60(例如，由铜形成)。在下金属互连层60上形成金属间绝缘层102和104。在金属互连层60上和金属间绝缘膜102和104之间分别形成由SiC、SiN、SiCN或SiCN制成的蚀刻停止层101和103。在金属间绝缘膜104上形成缓冲绝缘膜70(例如，由掺杂氟的硅玻璃(FSG)或未掺杂的硅玻璃(USG)形成)。在缓冲绝缘层70上形成光致抗蚀剂层图形80，以形成用于MIM电容器的沟槽。
参考图6，通过使用光致抗蚀剂层80作为掩模选择性地蚀刻缓冲绝缘层70、金属间绝缘膜102和104以及蚀刻停止层103形成沟槽151(用于MIM电容器)。参考图7，通过回蚀刻被暴露的部分以除去沟槽151底部剩下的蚀刻停止层101，暴露出下金属互连层60。
参考图8，在包括沟槽151内部的所得到的结构的整个表面上依次淀积金属阻挡层111、电容器介质膜112以及金属阻挡层113。在实施例中，通过化学气相淀积(CVD)或原子层淀积(ALD)沿包括沟槽151的内表面的表面形状淀积电容器介质膜112。金属阻挡层111和113的每个可以是选自由Ta层、TaN层、Wn层以及具有Ta层/TaN层的叠层构成的一组金属层之中的一个金属层。电容器介质膜112可以由SiO2膜、Si3N4膜或高介电常数膜(例如，Ta2O5膜、TiO2膜以及Al2O3膜)构成。上金属阻挡层113可以用作MIM电容器的上电极。下金属阻挡层111可以用作MIM电容器的下电极。
参考图9，在金属阻挡层113上淀积第一导电膜114。第一导电膜114可以是铜。但是，第一导电膜114也可以是Al膜、Au膜、Ag膜、Ti膜、Ta膜、W膜或包括这些材料的任意合金。当第一导电膜114是铜时，可以通过溅射法淀积薄铜籽晶膜(thin copper seed film)，然后通过电镀淀积铜膜。
参考图10，通过平面化(例如，使用化学机械抛光(CMP)工艺)除去部分淀积的第一导电膜114、金属阻挡层111和113以及电容器介质膜112。但是，处在沟槽中的部分第一导电膜114、金属阻挡层111和113以及电容器介质膜112没有被除去。由此，在沟槽151中形成包括上电极113、电容器介质膜112和下电极111的MIM电容器110。
参考图11，淀积蚀刻停止层105。参考图12和13，使用双金属镶嵌工艺形成通孔161(用于金属互连)和沟槽171(用于金属互连)。参考图14，在包括通孔161和沟槽171的图13结构的整个表面上淀积金属阻挡层121之后，淀积第二导电膜124。第二导电膜124可以由铜形成，也可以由Al膜、Au膜、Ag膜、Ti膜、Ta膜、W膜或包括这些材料的合金形成。参考图15，通过使用CMP工艺平面化第二导电膜124和金属阻挡层121暴露出金属间绝缘膜104。形成包括金属阻挡层121和第二导电膜124的互连结构120。平面化之后，MIM电容器110和互连结构120具有相同的深度。
参考图16，在图15所示的结构上形成金属间绝缘膜106和108以及蚀刻停止层105和107之后，形成(使用双金属镶嵌工艺)通孔147和157。由于以相同的深度形成MIM电容器110和互连结构120，因此可以以相同的深度形成将MIM电容器110连接到互连结构140的通孔147和将互连结构120连接到互连结构150的通孔157。因此，在实施例中，当形成通孔157时，可以防止形成通孔147时损坏上电极113和上电极113上的第一导电膜114。可以通过用金属阻挡层和导电膜填充通孔147和157形成上互连结构140和150。
在本发明的实施例中，因为以相同的深度形成MIM电容器110和互连结构120，所以通孔147(将MIM电容器110连接到金属互连层140)和通孔157(将互连结构120连接到金属互连层150)可以形成为相同的深度。因此，可以形成具有相同深度的上互连结构140和150，而不损坏MIM电容器的上电极113或上电极113上的第一导电膜114。而且，在实施例中，当形成第一导电膜114和第二导电膜124时，光致抗蚀剂掩模可以是不必要的。因此，当电镀导电膜114和124时，光致抗蚀剂掩模不会被硫酸溶液损坏。
图17至29是根据本发明的实施例的剖面图。在实施例中，与形成用于MIM电容器的沟槽同时形成与用于MIM电容器的沟槽相同深度的用于金属互连的通孔。
参考图17，在半导体衬底(未示出)上的绝缘膜50中形成下金属互连层60(例如，由铜形成)。在下金属互连层60上和金属间绝缘膜202和204之间形成由SiC、SiN、SiCN或SiCO形成的薄蚀刻停止层201和203。在金属间绝缘膜204上形成缓冲绝缘膜71(例如，由FSG或USG形成)。在缓冲绝缘膜71上形成光致抗蚀剂图形81，以形成用于MIM电容器的沟槽和用于金属互连的通孔。
参考图18，在通过使用光致抗蚀剂层81作为掩模有选择地蚀刻缓冲绝缘膜71、金属间绝缘膜202和204以及蚀刻停止层203同时形成用于MIM电容器的沟槽251和用于金属互连的通孔261。参考图19，沟槽251和通孔261用旋涂玻璃(spin on glass)(SOG)材料填充。参考图20和21，在使用光致抗蚀剂层82作为蚀刻掩模的光蚀刻工艺中仅仅暴露出沟槽251。当从沟槽251除去大部分SOG材料时，通孔261保持用SOG材料280填充。
参考图22，在图21所示的结构(包括开口的沟槽251和SOG材料280的表面)上顺序地形成阻挡金属层211和电容器介质膜212。在沟槽的内表面中淀积(例如，使用CVD或ALD工艺)电容器介质膜212。金属阻挡层211可以是Ta膜、TaN膜、WN膜或具有Ta膜/TaN膜结构的层。电容器介质膜212可以是SiO2膜、Si3N4膜或高介电常数膜(例如，Ta2O5膜，TiO2膜或Al2O3膜)。金属阻挡层211可以用作MIM电容器的下电极层。
参考图23和24，通过使用光致抗蚀剂胶层83作为蚀刻掩模的光蚀刻工艺形成沟槽271(用于形成金属互连层)。可以在沟槽的底部上留下一些SOG材料280。参考图25，通过回蚀留在通孔261和蚀刻停止层201中的SOG露出下金属互连层60。参考图26，在防止下金属互连层60氧化的条件下除去光致抗蚀剂层83。
参考图27，在所得结构的整个表面上淀积金属阻挡层213。在金属阻挡层213上形成导电膜234，完全填充沟槽251、沟槽271和通孔261。金属阻挡层213可以由与下金属阻挡层211相同的材料形成。第二导电膜234可以由铜形成，也可以是Al膜、Au膜、Ag膜、Ti膜、Ta膜、W膜或由包括这些膜的合金的材料形成。
参考图28，通过使用CMP工艺平面化淀积的导电膜234、金属阻挡层211和213以及电容器介质膜212暴露出缓冲绝缘膜71(除沟槽部分251和271之外)。由此，在沟槽251中形成包括上电极213、电容器介质膜212和下电极211的MIM电容器。在通孔261和沟槽271中形成包括导电膜224和金属阻挡层221的互连结构。平面化之后，MIM电容器210和互连结构220可以具有基本上相同的深度。
参考图29，在图28所示的结构上形成金属间绝缘膜206和208以及蚀刻停止层207之后，形成通孔247和257(例如，使用双金属镶嵌工艺)。由于MIM电容器210和互连结构220具有基本上相同的深度，因此可以以基本上相同的深度形成通孔247(将MIM电容器210连接到上互连结构240)和通孔257(将互连结构220连接到上互连结构250)。因此，在实施例中，当形成通孔257时，可以防止通过通孔247损坏MIM电容器的上电极213或上电极213上的导电膜214。可以通过用金属阻挡层和导电膜填充通孔247和257形成上互连结构240和250。
在本发明的实施例中，因为以基本上相同的深度形成MIM电容器210和互连结构220，所以可以以基本上相同的深度形成通孔247(将MIM电容器210连接到上互连结构240)和通孔257(将互连结构220连接到上互连结构250)。因此，在实施例中，可以形成具有基本上相同深度的上互连结构240和250，而不损坏MIM电容器210的上电极213或上电极213上的第一导电膜214。而且，在实施例中，当形成导电膜214和224时，光致抗蚀剂掩模不是必须的。因此，在实施例中，在导电膜214和224的电镀过程中，光致抗蚀剂掩模不会被硫酸溶液损坏。
本发明的实施例涉及半导体器件中的MIM电容器的制造。如参考图3和4所说明，可以用网格图形形成多个MIM电容器(在实施例中)。此外，当通过使用双金属镶嵌工艺形成与MIM电容器110基本上相同深度的互连结构120时，在形成通孔161(用于形成金属互连)之后形成沟槽171(用于形成金属互连)。但是，通孔161可以在沟槽171形成之后形成。
根据本发明的实施例，因为可以容易地形成与互连结构基本上相同深度的MIM电容器，所以可以以基本上相同的深度形成一个通孔(连接上金属互连结构和MIM电容器)和一个通孔(连接互连结构和上金属互连结构)。因此，可以防止损坏上电极或上电极上的导电膜(当形成上互连结构时)。此外，因为不使用光致抗蚀剂掩模形成导电膜，所以MIM电容器和互连结构可以是可靠的。而且，由于沟槽中的MIM电容器具有冠状电极结构，因此MIM电容器(根据本发明的实施例制造的)具有高的电容量。
尽管参考其实施例已经具体展示和描述了本发明，但是对于所属领域的技术人员来说，在不脱离附加权利要求所限定的精神和范围的条件下，当然可以对形式和细节进行各种改变。
Claims (25)
1、一种制造金属-绝缘体-金属电容器的方法，包括：
在一下金属互连层上形成至少一个下绝缘层；
在所述至少一个下绝缘层中形成一第一沟槽，以暴露出所述下金属互连层；
在所述第一沟槽中和在所述至少一个下绝缘层上顺序淀积一下阻挡金属层、一电容器介质膜以及一上阻挡金属层；
在所述上阻挡金属层上形成一第一导电膜；
平面化所述第一导电膜至与所述至少一个下绝缘层平齐；
在所述至少一个下绝缘层中形成一第一通孔和一第二沟槽，借此暴露出所述下金属互连层；
形成一第二导电膜，以填充所述第一通孔和所述第二沟槽；以及
平面化所述第二导电膜至与所述至少一个下绝缘层平齐。
2、根据权利要求1所述的方法，其中还包括，在平面化所述第二导电膜之后：
在所述至少一个下绝缘层上形成至少一个上绝缘层；
在所述至少一个上绝缘层中形成一第二通孔，以暴露出所述第一导电膜；以及
在所述至少一个绝缘层中形成一第三通孔，以暴露出所述第二导电膜，其中所述第二通孔和所述第三通孔基本上具有相同的深度。
3、根据权利要求1所述的方法，其中还包括，在形成所述第二导电膜之前，在所述第一通孔和所述第二沟槽中形成一金属阻挡层。
4、根据权利要求1所述的方法，其中在所述下金属互连层上形成至少一个下绝缘层包括：
在所述下金属互连层上形成一第一蚀刻停止层；
在所述第一蚀刻停止层上形成一第一绝缘膜；
在所述第一绝缘膜上形成一第二蚀刻停止层；
在所述第二蚀刻停止层上形成一第二绝缘膜；以及
在所述第二绝缘膜上形成一缓冲绝缘膜。
5、根据权利要求4所述的方法，其中：
所述蚀刻停止层由选自由SiC、SiN、SiCN以及SiCO构成的一组材料之中的一材料形成；以及
所述缓冲绝缘膜由选自由氟掺杂的硅玻璃和不掺杂的硅玻璃构成的一组材料的一种材料形成。
6、根据权利要求1所述的方法，其中还包括，在形成所述第一通孔和所述第二沟槽之前，在所述被平面化的第一导电膜和所述至少一个绝缘层上形成一蚀刻停止层。
7、根据权利要求1所述的方法，其中所述第一沟槽是一掩模布局上的一网格图形部分。
8、根据权利要求1所述的方法，其中在形成所述第一通孔之后形成所述第二沟槽。
9、根据权利要求1所述的方法，其中在形成所述第二沟槽之后形成所述第一通孔。
10、根据权利要求1所述的方法，其中使用原子层淀积和化学气相淀积之中的一种形成所述电容器介质膜。
11、根据权利要求1所述的方法，其中所述电容器介质膜由选自由SiO2膜、Si3N4膜、Ta2O5膜、TiO2膜以及Al2O3膜构成的一组之中的一种膜形成。
12、根据权利要求1所述的方法，其中所述下金属互连层、所述第一导电膜以及所述第二导电膜由铜形成。
13、根据权利要求1所述的方法，其中所述下金属互连层、所述第一导电膜以及所述第二导电膜由选自由Al、Au、Ag、Ti、Ta、W以及包括Al、Au、Ag、Ti、Ta和W的至少一种的合金构成的一组材料之中的一种材料形成。
14、根据权利要求1所述的方法，其中所述下阻挡金属层和所述上阻挡金属层由选自由Ta层、TaN层、WN层以及具有Ta层/TaN层结构的层构成的一组之中的一个层形成。
15、一种制造金属-绝缘体-金属电容器的方法，包括：
在一下金属互连层上形成至少一个下绝缘层；
在所述至少一个下绝缘层中形成一第一沟槽和一第一通孔，以暴露出所述下金属互连层，其中所述第一通孔和所述第一沟槽基本上具有相同的深度；
用一绝缘材料填充所述第一沟槽和所述第一通孔；
从所述第一沟槽有选择地除去所述绝缘材料；
在所述第一沟槽中和在所述至少一个下绝缘层上形成一下金属阻挡层和一电容器介质膜；
在重叠于所述第一通孔之上的所述至少一个下绝缘层中形成一第二沟槽；
除去所述第一通孔中的所述绝缘材料；
在所述第一通孔和所述第二沟槽中，在所述电容器介质膜上的所述至少一个下绝缘层之上，形成一上金属阻挡层；
在所述上金属阻挡层上形成一导电膜，以填充所述第一通孔、用于金属互连的所述第二沟槽以及所述第一沟槽；以及
平面化所述导电膜至与所述至少一个下绝缘层平齐。
16、根据权利要求15所述的方法，其中还包括，在平面化所述导电膜之后：
在所述至少一个下绝缘层上形成至少一个上绝缘层；
在所述第一沟槽之上，在所述至少一个上绝缘层中形成一第二通孔，以暴露出所述导电膜；以及
在所述第二沟槽之上，在所述至少一个上绝缘层中形成一第三通孔，以暴露出所述导电膜，其中所述第二通孔和所述第三通孔基本上具有相同的深度。
17、根据权利要求15所述的方法，其中用于形成所述下绝缘层的工序包括：
在所述下金属互连层上形成一第一蚀刻停止层；
在所述第一蚀刻停止层上形成一第一绝缘膜；
在所述第一绝缘膜上形成一第二蚀刻停止层；
在所述第二蚀刻停止层上形成一第二绝缘膜；以及
在所述第二绝缘膜上形成一缓冲绝缘膜。
18、根据权利要求17所述的方法，其中
所述蚀刻停止层由选自由SiC、SiN、SiCN以及SiCO构成的一组材料之中的一种材料形成；以及
所述缓冲绝缘膜由选自由氟掺杂的硅玻璃和不掺杂的硅玻璃构成的一组材料之中的一种材料形成。
19、根据权利要求15所述的方法，其中所述第一沟槽是一掩模局上的一网格图形部分。
20、根据权利要求15所述的方法，其中填充所述第一沟槽和所述第一通孔的所述绝缘材料是旋涂玻璃。
21、根据权利要求15所述的方法，其中使用原子层淀积和化学气相淀积其中之一在所述第一沟槽中形成所述电容器介质膜。
22、根据权利要求15所述的方法，其中所述电容器介质膜由选自由SiO2膜、Si3N4膜、Ta2O5膜、TiO2膜以及Al2O3膜构成的一组之中的一种薄膜形成。
23、根据权利要求15所述的方法，其中所述下金属互连层和所述导电膜是铜。
24、根据权利要求15所述的方法，其中所述下金属互连层和所述导电膜由选自由Al、Au、Ag、Ti、Ta、W以及包括Al、Au、Ag、Ti、Ta和W的至少一种的合金构成的一组材料之中的一种材料形成。
25、根据权利要求15所述的方法，其中所述下阻挡金属层和所述上阻挡金属层由选自由Ta层、TaN层、WN层以及具有Ta层/TaN层结构的层构成的一组之中的一个层形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR52398/2003 | 2003-07-29 | ||
| KR10-2003-0052398A KR100532455B1 (ko) | 2003-07-29 | 2003-07-29 | Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법 |
| KR52398/03 | 2003-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1599028A true CN1599028A (zh) | 2005-03-23 |
| CN100431098C CN100431098C (zh) | 2008-11-05 |
Family
ID=34101759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100849490A Expired - Fee Related CN100431098C (zh) | 2003-07-29 | 2004-07-29 | 金属-绝缘体-金属电容器及互连结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7220652B2 (zh) |
| JP (1) | JP2005051247A (zh) |
| KR (1) | KR100532455B1 (zh) |
| CN (1) | CN100431098C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315932B (zh) * | 2007-05-31 | 2011-12-28 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
| CN102420107A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
| CN101826560B (zh) * | 2009-03-04 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 用于片上系统技术的金属-绝缘体-金属结构 |
| CN102487058A (zh) * | 2010-12-01 | 2012-06-06 | 海力士半导体有限公司 | 半导体芯片、半导体封装件以及半导体芯片的制造方法 |
| US9224794B2 (en) | 2008-09-30 | 2015-12-29 | Intel Corporation | Embedded memory device having MIM capacitor formed in excavated structure |
| TWI616931B (zh) * | 2013-10-21 | 2018-03-01 | 三星電子股份有限公司 | 製造半導體元件的方法以及形成圖案的方法 |
| CN111446222A (zh) * | 2020-05-19 | 2020-07-24 | 上海先方半导体有限公司 | 一种晶圆级rdl金属线结构及其制备方法 |
| CN114038832A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
| CN114639655A (zh) * | 2022-05-18 | 2022-06-17 | 合肥新晶集成电路有限公司 | 半导体器件结构及其制备方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641070B1 (ko) * | 2004-07-06 | 2006-10-31 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7223654B2 (en) * | 2005-04-15 | 2007-05-29 | International Business Machines Corporation | MIM capacitor and method of fabricating same |
| JP5165868B2 (ja) * | 2005-08-10 | 2013-03-21 | 三星電子株式会社 | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌｍｉｍｃａｐａｃｉｔｏｒｓ）を形成する方法 |
| KR100731138B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 형성방법 |
| JP5055768B2 (ja) * | 2006-01-16 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20070173029A1 (en) * | 2006-01-26 | 2007-07-26 | International Business Machines Corporation | Method for fabricating high performance metal-insulator-metal capacitor (MIMCAP) |
| US7422954B2 (en) * | 2006-03-14 | 2008-09-09 | United Microelectronics Corp. | Method for fabricating a capacitor structure |
| KR100764741B1 (ko) * | 2006-06-08 | 2007-10-08 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| KR100853092B1 (ko) * | 2006-08-29 | 2008-08-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 제조 방법 |
| US7601604B2 (en) | 2006-10-12 | 2009-10-13 | Atmel Corporation | Method for fabricating conducting plates for a high-Q MIM capacitor |
| KR100864927B1 (ko) * | 2006-11-13 | 2008-10-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 엠아이엠 형성 방법 |
| KR100834238B1 (ko) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법 |
| CN101246910B (zh) * | 2007-02-13 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘-金属型电容器及其制作方法 |
| JP2008277546A (ja) * | 2007-04-27 | 2008-11-13 | Rohm Co Ltd | 半導体装置 |
| JPWO2009122496A1 (ja) * | 2008-03-31 | 2011-07-28 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5609196B2 (ja) * | 2010-03-24 | 2014-10-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US20120223413A1 (en) * | 2011-03-04 | 2012-09-06 | Nick Lindert | Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer |
| CN102420101B (zh) * | 2011-05-26 | 2013-08-07 | 上海华力微电子有限公司 | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 |
| CN102420106B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 |
| WO2013109239A2 (en) * | 2011-12-21 | 2013-07-25 | Intel Corporation | Atomic layer deposition (ald) of taalc for capacitor integration |
| CN103839877B (zh) * | 2012-11-27 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9780025B2 (en) * | 2014-12-30 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
| US9666661B2 (en) * | 2015-09-08 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Coplanar metal-insulator-metal capacitive structure |
| US10269701B2 (en) * | 2015-10-02 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with ultra thick metal and manufacturing method thereof |
| US11545544B2 (en) | 2020-08-26 | 2023-01-03 | Microchip Technology Incorporated | Three-dimensional metal-insulator-metal (MIM) capacitor |
| US20230069830A1 (en) * | 2021-09-07 | 2023-03-09 | Globalfoundries Singapore Pte. Ltd. | Metal-insulator-metal capacitor (mimcap) and methods of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346454B1 (en) | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| JP2001177076A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 半導体装置およびその製造方法 |
| US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
| US6399495B1 (en) * | 2000-11-06 | 2002-06-04 | Ling-Hsu Tseng | Copper interconnections for metal-insulator-metal capacitor in mixed mode signal process |
| US6524926B1 (en) * | 2000-11-27 | 2003-02-25 | Lsi Logic Corporation | Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same |
| US6803306B2 (en) * | 2001-01-04 | 2004-10-12 | Broadcom Corporation | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process |
| KR100531419B1 (ko) | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| KR100422597B1 (ko) * | 2001-11-27 | 2004-03-16 | 주식회사 하이닉스반도체 | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 |
| KR100428789B1 (ko) * | 2001-12-05 | 2004-04-28 | 삼성전자주식회사 | 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법 |
-
2003
- 2003-07-29 KR KR10-2003-0052398A patent/KR100532455B1/ko not_active IP Right Cessation
-
2004
- 2004-07-29 US US10/901,239 patent/US7220652B2/en not_active Expired - Fee Related
- 2004-07-29 JP JP2004222512A patent/JP2005051247A/ja active Pending
- 2004-07-29 CN CNB2004100849490A patent/CN100431098C/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315932B (zh) * | 2007-05-31 | 2011-12-28 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
| US9224794B2 (en) | 2008-09-30 | 2015-12-29 | Intel Corporation | Embedded memory device having MIM capacitor formed in excavated structure |
| CN101826560B (zh) * | 2009-03-04 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 用于片上系统技术的金属-绝缘体-金属结构 |
| CN102487058B (zh) * | 2010-12-01 | 2016-05-18 | 海力士半导体有限公司 | 半导体芯片、半导体封装件以及半导体芯片的制造方法 |
| CN102487058A (zh) * | 2010-12-01 | 2012-06-06 | 海力士半导体有限公司 | 半导体芯片、半导体封装件以及半导体芯片的制造方法 |
| CN102420107B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
| CN102420107A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
| TWI616931B (zh) * | 2013-10-21 | 2018-03-01 | 三星電子股份有限公司 | 製造半導體元件的方法以及形成圖案的方法 |
| CN111446222A (zh) * | 2020-05-19 | 2020-07-24 | 上海先方半导体有限公司 | 一种晶圆级rdl金属线结构及其制备方法 |
| CN114038832A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
| CN114038832B (zh) * | 2022-01-07 | 2022-04-05 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
| CN114639655A (zh) * | 2022-05-18 | 2022-06-17 | 合肥新晶集成电路有限公司 | 半导体器件结构及其制备方法 |
| CN114639655B (zh) * | 2022-05-18 | 2022-09-13 | 合肥新晶集成电路有限公司 | 半导体器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050024979A1 (en) | 2005-02-03 |
| US7220652B2 (en) | 2007-05-22 |
| KR100532455B1 (ko) | 2005-11-30 |
| CN100431098C (zh) | 2008-11-05 |
| KR20050013823A (ko) | 2005-02-05 |
| JP2005051247A (ja) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN2741192Y (zh) | 具有高品质因子的电感 | |
| CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
| US8450200B2 (en) | Method for stacked contact with low aspect ratio | |
| CN1581476A (zh) | 无孔隙金属互连结构及其形成方法 | |
| CN1933124A (zh) | 制造半导体器件的方法 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN1832159A (zh) | 半导体元件 | |
| CN1685475A (zh) | 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法 | |
| CN1783476A (zh) | 集成电路的内连线结构 | |
| CN1531755A (zh) | 利用牺牲材料的半导体构造及其制造方法 | |
| CN1835206A (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| CN1722427A (zh) | 用于半导体器件的互连结构及其形成方法 | |
| CN1127123C (zh) | 形成半导体器件接触塞的方法 | |
| CN101064295A (zh) | 半导体器件及其制造方法 | |
| CN1324677C (zh) | 改善蚀刻中止层与金属导线间的粘着性的工艺与结构 | |
| CN1707787A (zh) | 半导体装置 | |
| CN1913158A (zh) | 半导体器件及其制造方法 | |
| CN1707788A (zh) | 半导体器件及其制造方法 | |
| US7629690B2 (en) | Dual damascene process without an etch stop layer | |
| CN1466190A (zh) | 形成铜金属线的方法 | |
| CN1750249A (zh) | 集成电路中的半导体装置及其制造方法 | |
| CN1617326A (zh) | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 | |
| CN1199266C (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081105 Termination date: 20150729 |
|
| EXPY | Termination of patent right or utility model |